專利名稱：數(shù)據(jù)處理裝置及數(shù)據(jù)接收處理裝置的制作方法
技術領域：
本發(fā)明涉及對發(fā)送數(shù)據(jù)進行擾碼處理的數(shù)據(jù)處理裝置及對接收數(shù)據(jù)進行解擾處理的數(shù)據(jù)接收處理裝置，特別是涉及采用自同步型的擾碼方式及解擾方式的數(shù)據(jù)處理裝置及數(shù)據(jù)接收處理裝置。
本案以于2002年10月31日在日本國申請的日本專利申請?zhí)枮?002-318579的專利為基礎主張優(yōu)先權，通過參照該申請，將其援用于本案。
背景技術：
為了對成為傳送對象的數(shù)據(jù)加密，或提高抗干擾特性等，以防止在傳送數(shù)據(jù)中反復產生相同的數(shù)據(jù)模式等為目的，對成為傳送對象的數(shù)據(jù)進行擾碼或解擾的通信方式廣泛使用于各種各樣的通信系統(tǒng)中。為了使用該擾碼或解擾方式，對于成為傳送對象的任意數(shù)據(jù)，必須力圖使發(fā)送裝置中進行擾碼作用的數(shù)據(jù)與接收裝置中進行解擾作用的數(shù)據(jù)匹配，即必須在發(fā)送裝置與接收裝置之間取得同步。作為取得同步的方法可使用預先規(guī)定擾碼模式(解擾模式)的方法、或將規(guī)定擾碼模式的信息配置在傳送數(shù)據(jù)的規(guī)定位置并進行傳送的方法等。
特別是，在為了防止傳送數(shù)據(jù)內反復產生相同的數(shù)據(jù)模式而使用擾碼及解擾方式時，多數(shù)使用通用PN系列作為擾碼模式。
圖1是輸出PN系列的數(shù)據(jù)擾碼器的一個例子的示意圖。在圖1中，101是4位數(shù)的移位寄存器，102是3位數(shù)的移位寄存器，103是輸入二進制數(shù)據(jù)X7和二進制數(shù)據(jù)X4并實施異或(以下，稱為EXOR)運算的模數(shù)2的加法器，104是輸入加法器103的輸出數(shù)據(jù)和成為擾碼(解擾)對象的數(shù)據(jù)并實施EXOR運算的模數(shù)2的加法器。另外，加法器103的輸出數(shù)據(jù)向移位寄存器101輸入，移位寄存器101的輸出數(shù)據(jù)向移位寄存器102輸入。即，構成將來自移位寄存器101和移位寄存器102的加法器103的輸出數(shù)據(jù)逐次移位的7位數(shù)的移位寄存器。由于有這樣的構成，因此圖1所示的數(shù)據(jù)擾碼器以127(27-1)位數(shù)的周期輸出隨機的二進制數(shù)據(jù)串，作為偽隨機數(shù)發(fā)生電路而動作。
在使用如上所述那樣輸出PN系列的數(shù)據(jù)擾碼器、實施擾碼及解擾方式時，一般，作為設置在發(fā)送裝置的擾碼器和設置在接收裝置的解擾器使用基本上具有相同結構的圖1這樣的數(shù)據(jù)擾碼器。由于將擾碼器和解擾器形成相同的結構，從而通過將規(guī)定擾碼模式的信息包含在傳送數(shù)據(jù)中，能夠比較容易地構筑取得發(fā)送裝置和接收裝置的同步的自同步型通信系統(tǒng)。例如，鑒于二進制數(shù)據(jù)X與“0”的EXOR運算值等于二進制數(shù)據(jù)X本身，對于擾碼器連續(xù)規(guī)定的位數(shù)輸入“0”，同時控制通信系統(tǒng)，使得向設置在解擾器內的規(guī)定位數(shù)的移位寄存器逐次輸出擾碼器輸出數(shù)據(jù)。由此，由于在構成擾碼器的規(guī)定位數(shù)的移位寄存器和構成解擾器的規(guī)定位數(shù)的移位寄存器中將相同的二進制數(shù)據(jù)逐次連續(xù)輸入規(guī)定位數(shù)，因此在擾碼器中連續(xù)規(guī)定位數(shù)輸入“0”之后，在擾碼器的移位寄存器和解擾器的移位寄存器中存儲相同的二進制數(shù)據(jù)串，能在發(fā)送裝置與接收裝置之間取得同步。
圖2是現(xiàn)有的解擾器的結構的示意圖。還有，在圖2中，對與圖1通用的構成單元標上相同的標號，詳細說明省略。
在圖2中，105是將輸入到解擾器的數(shù)據(jù)和加法器103的輸出數(shù)據(jù)進行輸入、并向移位寄存器101選擇輸出其中之一數(shù)據(jù)的開關。關于該開關105，在傳送通過在擾碼器中連續(xù)7位數(shù)輸入“0”、并對該數(shù)據(jù)實施擾碼處理而得到的數(shù)據(jù)的期間，實施轉換控制，使得輸入到解擾器的傳送數(shù)據(jù)向移位寄存器101輸入。這時，相對于輸入到擾碼器的7位數(shù)的“0”分別得到的擾碼器的輸出數(shù)據(jù)、即擾碼器內的加法器103的輸出數(shù)據(jù)，則向解擾器的移位寄存器101進行逐次輸入。由此，在與第7位數(shù)的“0”相對應的擾碼器的輸出數(shù)據(jù)向解擾器的移位寄存器101輸入的時刻，擾碼器內的7位數(shù)的移位寄存器中存儲的二進制數(shù)據(jù)串與解擾器內的7位數(shù)的移位寄存器中存儲的二進制數(shù)據(jù)串相等，能取得同步。然后，轉換開關105，使得加法器103輸出的數(shù)據(jù)輸入到移位寄存器101。在取得同步之后，對于成為傳送對象的數(shù)據(jù)，在擾碼器和解擾器中，由于相同的擾碼模式起作用，因此使用擾碼及解擾方式能實施數(shù)據(jù)傳送。
但是，在作為實現(xiàn)無線局域網的分組發(fā)送等的標準化時用的標準所提供的IEEE802.11中，規(guī)定為了使接收裝置的解擾器與發(fā)送裝置的擾碼器同步，應采用在分組的首部中連續(xù)規(guī)定位數(shù)向擾碼器中輸入“0”的結構。圖3是IEEE802.11規(guī)定的幀結構的示意圖。在圖3中，“PCLP Preamble”字段用于取得幀同步、“SIGNAL”字段用于通知傳送速度或調制方式等、“SERVICE”字段用于使解擾器與擾碼器同步。在“SERVICE”字段中，由前一半的7位數(shù)組成的“Scramble Initialization”為了取得擾碼器與解擾器的同步，全部取“0”值。另外，關于由后一半的9位數(shù)組成的“Reserved SERVICE Bits”，預料將來要使用，而現(xiàn)在將其保留。關于基于IEEE802.11生成的幀數(shù)據(jù)，是通過使用圖1所示的擾碼器和圖2所示的解擾器，根據(jù)“Scrambler Initialization”，適當?shù)貙嵤┫蚪鈹_器輸入的傳送數(shù)據(jù)的輸出轉換等的各種控制，從而能夠確立擾碼器與解擾器的同步。還有，關于使用PN系列的擾碼及解擾方式的技術，有例如特開平8-204613號公報中所述的技術。
如上所述，在從預測將來用于各種范疇的通信系統(tǒng)的IEEE802.11為標準的通信系統(tǒng)中為了取得擾碼器與解擾器的同步，規(guī)定在幀內的規(guī)定位置有連續(xù)規(guī)定位數(shù)的“0”，并向發(fā)送裝置的擾碼器進行輸出。在這期間，從發(fā)送裝置向接收裝置，傳送通過對“0”進行擾碼處理所得到的數(shù)據(jù)。然后，若將該發(fā)送裝置輸出的同步用傳送數(shù)據(jù)與使用一般的數(shù)據(jù)字段傳送的數(shù)據(jù)進行比較，則盡管是根據(jù)幀上的位置已確定而能賦各種各樣的屬性的具有優(yōu)勢的數(shù)據(jù)，但由于除了確立同步以外不會使用，因此問題是作為通信系統(tǒng)缺乏數(shù)據(jù)的效率。

發(fā)明內容
本發(fā)明的目的在于提供一種能夠解決如上所述的現(xiàn)有技術具有的技術問題的新穎的數(shù)據(jù)處理裝置及數(shù)據(jù)接收處理裝置。
本發(fā)明的目的還在于提供一種在例如以IEEE802.11為標準的通用通信系統(tǒng)中、能夠力圖有效利用傳送數(shù)據(jù)的數(shù)據(jù)處理裝置及數(shù)據(jù)接收處理裝置。
為了達到上述目的提出來的本發(fā)明是對發(fā)送數(shù)據(jù)進行擾碼處理的數(shù)據(jù)處理裝置，包括擾碼運算處理單元，上述擾碼運算處理單元具有多級段移位寄存器和循環(huán)運算處理電路，上述循環(huán)運算處理電路根據(jù)該移位寄存器的規(guī)定級的保持值和上述發(fā)送數(shù)據(jù)進行規(guī)定的運算處理，生成已完成擾碼處理的數(shù)據(jù)，同時將該已完成擾碼處理的數(shù)據(jù)依次輸入到上述移位寄存器的輸入級；生成規(guī)定模式的二進制數(shù)據(jù)的數(shù)據(jù)發(fā)生單元；以及轉換單元，對上述轉換單元輸入上述已完成擾碼處理的數(shù)據(jù)和上述數(shù)據(jù)發(fā)生單元生成的規(guī)定模式的二進制數(shù)據(jù)，在發(fā)送數(shù)據(jù)的同步處理時選擇上述規(guī)定模式的二進制數(shù)據(jù)，在不進行發(fā)送數(shù)據(jù)的同步處理時選擇上述已完成擾碼處理的數(shù)據(jù)，這樣作為擾碼輸出數(shù)據(jù)進行輸出。
構成該數(shù)據(jù)處理裝置的數(shù)據(jù)發(fā)生單元是這樣構成，即在發(fā)送數(shù)據(jù)的同步處理時，將規(guī)定模式的二進制數(shù)據(jù)裝入到移位寄存器中。
本發(fā)明的其它的數(shù)據(jù)處理裝置是對發(fā)送數(shù)據(jù)進行擾碼處理的數(shù)據(jù)處理裝置，包括生成以規(guī)定周期循環(huán)的二進制數(shù)據(jù)串的循環(huán)碼生成單元；對上述發(fā)送數(shù)據(jù)將上述循環(huán)二進制數(shù)據(jù)串依次進行EXOR運算并輸出已完成擾碼處理的數(shù)據(jù)的EXOR運算單元；生成規(guī)定模式的二進制數(shù)據(jù)的數(shù)據(jù)發(fā)生單元；以及轉換單元，對上述轉換單元輸入上述已完成擾碼處理的數(shù)據(jù)和上述數(shù)據(jù)發(fā)生單元生成的規(guī)定模式的二進制數(shù)據(jù)，在發(fā)送數(shù)據(jù)的同步處理時選擇上述規(guī)定模式的二進制數(shù)據(jù)，在不進行發(fā)送數(shù)據(jù)的同步處理時選擇上述已完成擾碼處理的數(shù)據(jù)，這樣作為擾碼輸出數(shù)據(jù)進行輸出。
這里，本發(fā)明的數(shù)據(jù)處理裝置所用的轉換單元是這樣構成，即在將為了取得與上述發(fā)送信號同步而在上述發(fā)送數(shù)據(jù)中插入的規(guī)定同步模式數(shù)據(jù)插入到上述發(fā)送數(shù)據(jù)中的情況下，選擇上述規(guī)定模式的二進制數(shù)據(jù)，并將其作為擾碼輸出數(shù)據(jù)進行輸出。
另外，數(shù)據(jù)發(fā)生單元是這樣構成，即生成分配預先規(guī)定信息的規(guī)定模式的二進制數(shù)據(jù)。
另外，本發(fā)明是對接收數(shù)據(jù)進行解擾處理的數(shù)據(jù)接收處理裝置，包括從上述接收數(shù)據(jù)中檢測同步用的規(guī)定模式的二進制數(shù)據(jù)的檢測單元；和解擾運算處理單元，上述解擾運算處理單元具有多級移位寄存器和循環(huán)運算處理電路、上述循環(huán)運算處理電路根據(jù)該移位寄存器的規(guī)定級的保持值和上述接收數(shù)據(jù)進行規(guī)定的運算處理，生成已完成解擾處理的數(shù)據(jù)，同時將該已完成解擾處理的數(shù)據(jù)依次輸入到上述移位寄存器的輸入級。上述檢測單元在檢測到上述規(guī)定模式的二進制數(shù)據(jù)的情況下，將該規(guī)定模式的二進制數(shù)據(jù)裝入上述移位寄存器中。
該數(shù)據(jù)接收處理裝置所用的檢測單元是這樣構成，即確定在規(guī)定模式的二進制數(shù)據(jù)中分配的信息。
本發(fā)明的其它目的及通過本發(fā)明得到的具體的優(yōu)點可從參照以下附圖所說明的實施方式的說明中弄得更明白。


圖1是表示輸出PN系列的數(shù)據(jù)擾碼器的一個例子的方框圖。
圖2是表示現(xiàn)有的擾碼器結構的方框圖。
圖3是IEEE802.11規(guī)定的幀結構的示意圖。
圖4是表示本發(fā)明適用的擾碼器結構的方框圖。
圖5是表示本發(fā)明適用的解擾器結構的方框圖。
圖6是表示本發(fā)明適用的擾碼器變形例的方框圖。
圖7是表示本發(fā)明適用的擾碼器其它例子的方框圖。
圖8是表示本發(fā)明適用的擾碼器另一個其它例子的方框圖。
具體實施例方式
以下，參照

本發(fā)明的具體實施方式
。
首先，說明本發(fā)明適用的擾碼器。
本發(fā)明適用的擾碼器包括圖4所示的結構。在圖4中，1是4位數(shù)的移位寄存器，2是輸入部與移位寄存器1的輸出部連接的3位數(shù)的移位寄存器，3是輸入移位寄存器1的輸出數(shù)據(jù)即二進制數(shù)據(jù)X4和移位寄存器2的輸出數(shù)據(jù)即二進制數(shù)據(jù)X7并實施EXOR運算的模數(shù)2的加法器。然后，4是輸入加法器3的輸出數(shù)據(jù)和輸入到擾碼器的發(fā)送數(shù)據(jù)并實施EXOR運算的加法器，5是具有向由移位寄存器1和移位寄存器2構成的7位數(shù)的移位寄存器并行輸出二進制數(shù)據(jù)的多個并行輸出部和另外串行輸出二進制數(shù)據(jù)的串行輸出部的數(shù)據(jù)發(fā)生器，6是輸入加法器4的輸出數(shù)據(jù)和數(shù)據(jù)發(fā)生器5的輸出數(shù)據(jù)并選擇輸出其中之一作為擾碼器輸出數(shù)據(jù)的開關。加法器3的輸出數(shù)據(jù)也向移位寄存器1輸入。另外，由移位寄存器1、移位寄存器2、以及加法器3構成以規(guī)定周期輸出隨機的二進制數(shù)據(jù)串的隨機數(shù)發(fā)生單元。
還有，在以下說明中，將向擾碼器輸入的數(shù)據(jù)稱為〔發(fā)送數(shù)據(jù))，將由擾碼器輸出向解擾器輸入的數(shù)據(jù)稱為〔傳送數(shù)據(jù)〕，將由解擾器輸出的數(shù)據(jù)稱為〔接收數(shù)據(jù)〕，通過這樣來適當識別這些數(shù)據(jù)。
圖5是本發(fā)明適用的解擾器結構的示意圖。在圖5中，11是4位數(shù)的移位寄存器，12是3位數(shù)的移位寄存器，13是輸入二進制數(shù)據(jù)X4和二進制數(shù)據(jù)X7并實施EXOR運算的模數(shù)2的加法器。然后，14是輸入加法器13的輸出數(shù)據(jù)和輸入到解擾器的傳送數(shù)據(jù)并實施EXOR運算的加法器，15是將加法器13的輸出數(shù)據(jù)和輸入到解擾器的傳送數(shù)據(jù)選擇其中之一向移位寄存器中11輸出的開關。還有，為了對傳送數(shù)據(jù)不進行解擾并取出，設置另外取出傳送數(shù)據(jù)的線路。另外，由移位寄存器11、移位寄存器12、以及加法器13構成以規(guī)定周期輸出隨機的二進制數(shù)據(jù)串的隨機數(shù)發(fā)生單元。
接著，說明其動作。在本發(fā)明適用的接收裝置中，當為了取得發(fā)送裝置的擾碼器與接收裝置的解擾器的同步而向擾碼器輸入由連續(xù)7位數(shù)的“0”組成的數(shù)據(jù)，即“Scrambler Initialization”時，使用發(fā)送裝置內的CPU(控制單元)，實施開關6的轉換轉換，將來自數(shù)據(jù)發(fā)生器5的輸出數(shù)據(jù)作為擾碼器輸出數(shù)據(jù)進行輸出。由此，在同步確立用的7位數(shù)的發(fā)送數(shù)據(jù)向擾碼器輸入期間，將來自數(shù)據(jù)發(fā)生器5的輸出數(shù)據(jù)作為同步確立用的傳送數(shù)據(jù)進行傳送。另外，在完成同步確立用的7位數(shù)的數(shù)據(jù)輸入之后，將與來自數(shù)據(jù)發(fā)生器5的經開關6傳送的7位數(shù)的二進制數(shù)據(jù)串一樣的二進制數(shù)據(jù)串向移位寄存器1和移位寄存器2并行輸出并存儲。這時，經開關6按時序輸出的各個二進制數(shù)據(jù)依次成為二進制數(shù)據(jù)X7～二進制數(shù)據(jù)X1，這樣輸出二進制數(shù)據(jù)串。接著，實施開關6的轉換控制，使得將加法器4的輸出數(shù)據(jù)作為擾碼器輸出數(shù)據(jù)進行輸出。通過如上動作，關于在同步確立用的發(fā)送數(shù)據(jù)之后向擾碼器輸入的發(fā)送數(shù)據(jù)，是從發(fā)送裝置傳送對該數(shù)據(jù)實施擾碼處理而得到的數(shù)據(jù)。
本發(fā)明適用的接收裝置中，在使用接收裝置內的CPU(控制單元)向解擾器輸入同步確立用的7位數(shù)的傳送數(shù)據(jù)期間，實施開關15的轉換控制，使得傳送數(shù)據(jù)向移位寄存器11輸入。這時，向由移位寄存器11和移位寄存器12構成的7位數(shù)的移位寄存器逐次輸入同步確立用的7位數(shù)的傳送數(shù)據(jù)。由此，在第7位數(shù)的同步確立用的二進制數(shù)據(jù)向移位寄存器11進行輸入的時刻，存儲在擾碼器內的7位數(shù)的移位寄存器中的二進制數(shù)據(jù)串和存儲在解擾器內的7位數(shù)的移位寄存器中的二進制數(shù)據(jù)串相等，能取得同步。接著，實施開關15的轉換控制，使得加法器13輸出的數(shù)據(jù)向移位寄存器11進行輸入。當取得同步之后，在擾碼器和解擾器中，對于分別對應的發(fā)送數(shù)據(jù)和傳送數(shù)據(jù)，由于同樣的擾碼模式在起作用，因此能夠實施使用擾碼及解擾方式的數(shù)據(jù)傳送。另外，關于同步確立用的7位數(shù)的傳送數(shù)據(jù)，經開關15不僅向移位寄存器11輸出，還經另外設置的信號線取出傳送數(shù)據(jù)。所以，由于能夠在接收裝置中取出擾碼器內的數(shù)據(jù)發(fā)生器5輸出的同步確立用的傳送數(shù)據(jù)，因此能夠通過CPU解析這些數(shù)據(jù)，以得到例如傳送特性等的信息。由于作為同步確立用的傳送數(shù)據(jù)能夠使用7位數(shù)全部是“0”的數(shù)據(jù)以外的任意數(shù)據(jù)，因此能夠容易地將數(shù)據(jù)發(fā)生器5輸出的數(shù)據(jù)用于同步確立以外的用途。
如上所述，本發(fā)明適用的通信裝置由于如下所述那樣構成，即使用具有由移位寄存器1和移位寄存器2構成的7位數(shù)的移位寄存器、加法器3、加法器4、對移位寄存器能進行數(shù)據(jù)裝入，同時能輸出與另外裝入移位寄存器的二進制數(shù)據(jù)串一樣的二進制數(shù)據(jù)串而構成的數(shù)據(jù)發(fā)生器5、以及選擇輸出加法器4的輸出數(shù)據(jù)和數(shù)據(jù)發(fā)生器5的輸出數(shù)據(jù)的其中之一作為擾碼器輸出數(shù)據(jù)的開關6而構成的擾碼器，在同步確立用的發(fā)送數(shù)據(jù)向擾碼器輸入期間，轉換控制開關6，使得輸出數(shù)據(jù)發(fā)生器5的輸出數(shù)據(jù)作為擾碼器輸出數(shù)據(jù)，因此傳送數(shù)據(jù)發(fā)生器5輸出的數(shù)據(jù)作為同步確立用的傳送數(shù)據(jù)，故能將同步確立用的數(shù)據(jù)用于同步確立以外的用途，在以例如IEEE802.11為標準的通用通信系統(tǒng)中，能夠實現(xiàn)有效地利用傳送的數(shù)據(jù)。
另外，在本發(fā)明適用的接收裝置中，取出同步確立用的傳送數(shù)據(jù)，同時只要在同步確立用的傳送數(shù)據(jù)中包含表示傳送特性等信息的二進制數(shù)據(jù)串，則由于其構成是對它進行解析而得到信息，因此能將同步確立用的數(shù)據(jù)用于同步確立以外的用途，在以例如IEEE802.11為標準的通用通信系統(tǒng)中能夠實現(xiàn)有效地利用傳送的數(shù)據(jù)。
還有，在具有上述的擾碼器的發(fā)送裝置中，由于對數(shù)據(jù)發(fā)生器5輸出的同步確立用的傳送數(shù)據(jù)不進行擾碼處理，因此作為向擾碼器輸入的同步確立用的發(fā)送數(shù)據(jù)，不一定必須使用連續(xù)規(guī)定位數(shù)為“0”的數(shù)據(jù)，能夠向擾碼器輸入具有任意位數(shù)模式的同步確立用的發(fā)送數(shù)據(jù)，所以能適用于以具有與IEEE802.11不同的幀格式的其它各種標準為基準的通信系統(tǒng)。另外，在實施方式1中是這樣控制，即在向擾碼器輸入同步確立用的連續(xù)7位數(shù)的“0”的期間，輸出數(shù)據(jù)發(fā)生器5的輸出數(shù)據(jù)，作為擾碼器輸出數(shù)據(jù)，但也能這樣控制，即在發(fā)送裝置內的擾碼器和接收裝置內的解擾器中存儲一樣的二進制數(shù)據(jù)串、并在開始擾碼及解擾處理之前的期間，也傳送數(shù)據(jù)發(fā)生器5的輸出數(shù)據(jù)。
另外，由于對數(shù)據(jù)發(fā)生器5的輸出數(shù)據(jù)不進行擾碼處理，因此雖也能認為對有意義的信息直接傳送，但為了防止信息泄漏等，也能夠傳送對有意義的信息按照規(guī)定方式進行加密而得到的數(shù)據(jù)。
進一步，在上述例子中，由移位寄存器中1和移位寄存器2構成的移位寄存器是采用7位數(shù)，但這只是與IEEE802.11規(guī)定的幀格式的“Scrambler Initialization”為7位數(shù)相對應而已，只要構成能產生PN系列，就能根據(jù)輸入的發(fā)送數(shù)據(jù)的幀格式適當?shù)剡x定移位寄存器中1和移位寄存器2的位數(shù)。進一步，在實施方式1中，是使用2個移位寄存器1、2和1個加法器3構成產生PN系列的電路，但也能夠采用具有以規(guī)定周期輸出隨機的二進制數(shù)據(jù)串的功能的其它各種方式的電路結構。
圖6是本發(fā)明的上述擾碼器的變形例子的示意圖。在圖6中，關于與圖4所示的通用的結構，標上相同的標號，詳細說明省略。
在圖6中，21是具有串行輸出二進制數(shù)據(jù)的串行數(shù)據(jù)部的數(shù)據(jù)發(fā)生器，22是輸入加法器3的輸出數(shù)據(jù)和數(shù)據(jù)發(fā)生器21的輸出數(shù)據(jù)的其中之一并向移位寄存器1選擇輸出的開關。
接著，說明圖6所示的擾碼器的動作。在本發(fā)明適用的通信裝置中，在向擾碼器輸入取得擾碼器與解擾器的同步用的“Scrambler Initialization”的期間，利用發(fā)送裝置內的CPU實施開關6和開關22的轉換控制，將數(shù)據(jù)發(fā)生器21的輸出數(shù)據(jù)作為擾碼器輸出數(shù)據(jù)輸出，同時向移位寄存器1輸出。由此，數(shù)據(jù)發(fā)生器21的輸出數(shù)據(jù)向移位寄存器1逐次輸入，同時從發(fā)送裝置傳送。接著，利用發(fā)送裝置內的CPU6，實施開關6的轉換控制，將加法器4的輸出數(shù)據(jù)作為擾碼器輸出數(shù)據(jù)進行輸出，同時實施開關22的轉換控制，將加法器3的輸出數(shù)據(jù)向移位寄存器1進行輸出。由此，關于在“Scrambler Initialization”之后向擾碼器輸入的數(shù)據(jù)，是從發(fā)送裝置傳送對該數(shù)據(jù)進行擾碼處理得到的數(shù)據(jù)。還有，關于接收裝置的動作，由于與上述例子相同，因此能參照該說明，詳細說明省略。
通過使用該圖6所示的擾碼器，能夠起到與上述圖4所示的擾碼器相同的效果，同時由于包括輸入數(shù)據(jù)發(fā)生器21的串行輸出數(shù)據(jù)和加法器3的輸出數(shù)據(jù)并將其中之一向移位寄存器1選擇輸出的開關22而構成，因此在數(shù)據(jù)發(fā)生器21中只要設置一個串行輸出二進制數(shù)據(jù)的輸出部即可，通過使用具有簡易結構的數(shù)據(jù)發(fā)生器，能夠簡化整個擾碼器的電路結構。。
接著，參照圖7說明本發(fā)明的其它例子的擾碼器。
在圖7中，對與圖4所示的例子通用的部分標上通用的標號，詳細說明省略。
在圖7中，31是具有對于由移位寄存器1和移位寄存器2構成的7位數(shù)的移位寄存器并行輸出二進制數(shù)據(jù)的多個并行輸出部的數(shù)據(jù)發(fā)生部。還有，圖7所示的擾碼器與圖4所示的擾碼器相比較，將來自數(shù)據(jù)發(fā)生器31的輸出數(shù)據(jù)作為擾碼器輸出數(shù)據(jù)進行輸出用的開關6省略。另外，關于解擾器，由于使用與上述的解擾器相同的電路，因此省略其說明。
接著，說明其動作。在本發(fā)明適用的發(fā)送裝置中，在向擾碼器輸入為了取得擾碼器與解擾器同步的“Scrambler Initialization”之前，根據(jù)發(fā)送裝置內的CPU的控制，從數(shù)據(jù)發(fā)生器31向移位寄存器1和移位寄存器2并行輸出二進制數(shù)據(jù)串，并將該二進制數(shù)據(jù)串作為初始數(shù)據(jù)存儲到移位寄存器1和移位寄存器2中。在“Scrambler Initialization”向擾碼器輸入期間，加法器4將作為發(fā)送數(shù)據(jù)提供的“0”與加法器3的輸出數(shù)據(jù)實施EXOR運算，逐次輸出運算數(shù)據(jù)。由于成為EXOR運算對象的一方的二進制數(shù)據(jù)為“0”，因此該運算數(shù)據(jù)與加法器3的輸出數(shù)據(jù)相等。
由于該例的擾碼器如上所述那樣動作，因此通過使用例如參照表，設定初始數(shù)據(jù)，使得7位數(shù)的傳送數(shù)據(jù)成為所希望的二進制數(shù)據(jù)串，因此能將擾碼器輸出的同步確立用的傳送數(shù)據(jù)用于同步確立以外的用途。還有，由于關于接收裝置內的解擾器的動作與上述例子相同，因此省略其說明。
如上所述，本發(fā)明其它例子的發(fā)送裝置由于使用具有由移位寄存器1和移位寄存器2構成的7位數(shù)的移位寄存器、加法器3、加法器4、構成能向移位寄存器裝入數(shù)據(jù)的數(shù)據(jù)發(fā)生器31而構成的擾碼器，并進行控制，使得在同步確立用發(fā)送數(shù)據(jù)向擾碼器輸入之前，輸出來自數(shù)據(jù)發(fā)生器31的二進制數(shù)據(jù)串，將該二進制數(shù)據(jù)串存儲到移位寄存器1和移位寄存器2中，因此通過適當?shù)卦O定從數(shù)據(jù)發(fā)生器31向移位寄存器1和移位寄存器2輸出的初始數(shù)據(jù)，使得加法器3輸出的7位數(shù)數(shù)據(jù)成為所希望的傳送數(shù)據(jù)，就能夠將同步確立用的傳送數(shù)據(jù)用于同步確立以外的用途。所以，在以例如IEEE802.11為標準的通用通信系統(tǒng)中，能夠實現(xiàn)傳送數(shù)據(jù)的有效使用。還有，與上述例子相同，關于產生PN系列的電路，能夠采用各種各樣的方式。
接著，說明本發(fā)明的擾碼器的另外一個其它例子。該擾碼器包括圖8所示的結構，對與上述的圖4所示的擾碼器通用的部分，標上相同的標號，詳細說明省略。
在圖8中，41是具有串行輸出二進制數(shù)據(jù)的串行輸出部的數(shù)據(jù)發(fā)生器，42是輸入加法器3的輸出數(shù)據(jù)和數(shù)據(jù)發(fā)生器41的輸出數(shù)據(jù)并將其中之一向移位寄存器1和加法器4選擇輸出的開關。還有，關于解擾器，由于使用與上述的解擾器相同的電路，其說明省略。
接著，說明其動作。在本發(fā)明適用的發(fā)送裝置中，在向擾碼器輸入為了取得擾碼器與解擾器同步的“Scrambler Initialization”期間，利用發(fā)送裝置內的CPU，實施開關42的轉換控制，將來自數(shù)據(jù)發(fā)生器41的輸出數(shù)據(jù)向移位寄存器1和加法器4進行輸出。由此，數(shù)據(jù)發(fā)生器41輸出的二進制數(shù)據(jù)串向由移位寄存器1和移位寄存器2構成的7位數(shù)的移位寄存器輸入，同時基于如上所述使二進制數(shù)據(jù)X與“0”的EXOR運算值成為二進制數(shù)據(jù)X，將該二進制數(shù)據(jù)串從擾碼器進行傳送，并向接收裝置內的7位數(shù)的移位寄存器輸入。
如上所述，在本發(fā)明另外一個其它例子的發(fā)送裝置中，也由于使用具有由移位寄存器1和移位寄存器2構成的7位數(shù)的移位寄存器、加法器3、加法器4、串行輸出二進制數(shù)據(jù)的數(shù)據(jù)發(fā)生器41、將加法器3的輸出數(shù)據(jù)和數(shù)據(jù)發(fā)生器41的輸出數(shù)據(jù)進行轉換的開關42而構成的擾碼器，在將同步確立用的發(fā)送數(shù)據(jù)向擾碼器輸入期間，實施開關42的轉換控制，使得來自數(shù)據(jù)發(fā)生器41的輸出數(shù)據(jù)向移位寄存器1和加法器4輸入，因此通過將來自數(shù)據(jù)發(fā)生器41的輸出數(shù)據(jù)作為同步確立用的傳送數(shù)據(jù)進行傳送，能將同步確立用的數(shù)據(jù)用于同步確立以外的用途，在以例如IEEE802.11為標準的通用通信系統(tǒng)中，能夠起到實現(xiàn)傳送數(shù)據(jù)的有效使用的效果。
還有，本例也與上述例子的擾碼器相同，關于產生PN系列的電路，能夠采用各種各樣的方式。
上述的本發(fā)明適用的各個擾碼器、發(fā)送裝置及接收裝置，不是限定本發(fā)明的，只要不脫離本發(fā)明的宗旨，能夠進行各種各樣的變更、置換或采用與其同等的裝置。
工業(yè)上的實用性本發(fā)明的數(shù)據(jù)處理裝置，由于輸入已完成擾碼處理的數(shù)據(jù)和數(shù)據(jù)發(fā)生單元生成的規(guī)定格式的二進制數(shù)據(jù)，在發(fā)送數(shù)據(jù)的同步處理時，選擇規(guī)定格式的二進制數(shù)據(jù)，在此以外選擇已完成擾碼處理的數(shù)據(jù)，作為擾碼器輸出數(shù)據(jù)進行輸出，因此不影響經過擾碼處理的發(fā)送數(shù)據(jù)的位模式，能將數(shù)據(jù)發(fā)生單元輸出的數(shù)據(jù)作為同步確立用的傳送數(shù)據(jù)進行傳送，從而能將同步確立用的數(shù)據(jù)用于同步確立以外的用途，在具有規(guī)定在幀內規(guī)定的位置對同步確立用的數(shù)據(jù)進行擾碼處理的數(shù)據(jù)傳送格式的通用通信系統(tǒng)中，能夠實現(xiàn)傳送數(shù)據(jù)的有效使用。
另外，本發(fā)明的數(shù)據(jù)接收處理裝置，由于在從接收數(shù)據(jù)中檢測到同步用的規(guī)定模式的二進制數(shù)據(jù)的情況下，將該規(guī)定模式的二進制數(shù)據(jù)裝入移位寄存器中，因此能將同步確立用的數(shù)據(jù)用于同步確立以外的用途，在具有規(guī)定在幀內的規(guī)定位置將同步確立用的數(shù)據(jù)輸入到解擾器的數(shù)據(jù)傳送模式的通用通信系統(tǒng)中，能夠實現(xiàn)傳送數(shù)據(jù)的有效使用。
權利要求
1.一種數(shù)據(jù)處理裝置，其特征在于是對發(fā)送數(shù)據(jù)進行擾碼處理的數(shù)據(jù)處理裝置，包括擾碼運算處理單元，所述擾碼運算處理單元具有多級移位寄存器和循環(huán)運算處理電路，所述循環(huán)運算處理電路根據(jù)該移位寄存器的規(guī)定級的保持值和所述發(fā)送數(shù)據(jù)進行規(guī)定的運算處理，生成已完成擾碼處理的數(shù)據(jù)，同時將該已完成擾碼處理的數(shù)據(jù)依次輸入到所述移位寄存器的輸入級；生成規(guī)定模式的二進制數(shù)據(jù)的數(shù)據(jù)發(fā)生單元；以及轉換單元，對所述轉換單元輸入所述已完成擾碼處理的數(shù)據(jù)和所述數(shù)據(jù)發(fā)生單元生成的規(guī)定模式的二進制數(shù)據(jù)，在發(fā)送數(shù)據(jù)的同步處理時選擇所述規(guī)定模式的二進制數(shù)據(jù)，在不進行發(fā)送數(shù)據(jù)的同步處理時選擇所述已完成擾碼處理的數(shù)據(jù)，這樣作為擾碼輸出數(shù)據(jù)進行輸出。
2.如權利要求1所述的數(shù)據(jù)處理裝置，其特征在于，所述數(shù)據(jù)發(fā)生單元是這樣構成，即在發(fā)送數(shù)據(jù)的同步處理時，將所述規(guī)定模式的二進制數(shù)據(jù)裝入到所述移位寄存器。
3.如權利要求1或2所述的數(shù)據(jù)處理裝置，其特征在于，所述轉換單元是這樣構成，即在將為了取得與所述發(fā)送數(shù)據(jù)同步而在所述發(fā)送數(shù)據(jù)中插入的規(guī)定同步模式數(shù)據(jù)插入到所述發(fā)送數(shù)據(jù)中的情況下，選擇所述規(guī)定模式的二進制數(shù)據(jù)，并將其作為擾碼輸出數(shù)據(jù)進行輸出。
4.如權利要求1所述的數(shù)據(jù)處理裝置，其特征在于，所述數(shù)據(jù)發(fā)生單元是這樣構成，即生成分配預先規(guī)定信息的規(guī)定模式的二進制數(shù)據(jù)。
5.一種數(shù)據(jù)處理裝置，其特征在于，是對發(fā)送數(shù)據(jù)進行擾碼處理的數(shù)據(jù)處理裝置，包括生成從規(guī)定周期循環(huán)的二進制數(shù)據(jù)串的循環(huán)碼生成單元；對所述發(fā)送數(shù)據(jù)將所述循環(huán)二進制數(shù)據(jù)串依次進行EXOR運算并輸出已完成擾碼處理的數(shù)據(jù)的EXOR運算單元；生成規(guī)定模式的二進制數(shù)據(jù)的數(shù)據(jù)發(fā)生單元；以及轉換單元，對所述轉換單元輸入所述已完成擾碼處理的數(shù)據(jù)和所述數(shù)據(jù)發(fā)生單元生成的規(guī)定模式的二進制數(shù)據(jù)，在發(fā)送數(shù)據(jù)的同步處理時選擇所述規(guī)定模式的二進制數(shù)據(jù)，在不進行發(fā)送數(shù)據(jù)的同步處理時選擇所述已完成擾碼處理的數(shù)據(jù)，這樣作為擾碼輸出數(shù)據(jù)進行輸出。
6.如權利要求5所述的數(shù)據(jù)處理裝置，其特征在于，所述轉換單元是這樣構成，即在將為了取得與所述發(fā)送信號同步而在所述發(fā)送數(shù)據(jù)中插入的規(guī)定同步模式數(shù)據(jù)插入到所述發(fā)送數(shù)據(jù)中的情況下，選擇所述規(guī)定模式的二進制數(shù)據(jù)，并將其作為擾碼輸出數(shù)據(jù)進行輸出。
7.如權利要求5所述的數(shù)據(jù)處理裝置，其特征在于，所述數(shù)據(jù)發(fā)生單元是這樣構成，即生成分配預先規(guī)定信息的規(guī)定模式的二進制數(shù)據(jù)。
8.一種數(shù)據(jù)接收處理裝置，其特征在于，是對接收數(shù)據(jù)進行解擾處理的數(shù)據(jù)接收處理裝置，包括從所述接收數(shù)據(jù)中檢測同步用的規(guī)定模式的二進制數(shù)據(jù)的檢測單元；和解擾運算處理單元，所述解擾運算處理單元具有多級移位寄存器和循環(huán)運算處理電路，所述循環(huán)運算處理電路根據(jù)該移位寄存器的規(guī)定級的保持值和所述接收數(shù)據(jù)進行規(guī)定的運算處理，生成已完成解擾處理的數(shù)據(jù)，同時將該已完成解擾處理的數(shù)據(jù)依次輸入到所述移位寄存器的輸入級，所述檢測單元是這樣構成，即在檢測到所述規(guī)定模式的二進制數(shù)據(jù)的情況下，將該規(guī)定模式的二進制數(shù)據(jù)裝入所述移位寄存器中。
9.如權利要求8所述的數(shù)據(jù)接收處理裝置，其特征在于，所述檢測單元是這樣構成，即確保在規(guī)定模式的二進制數(shù)據(jù)中分配的信息。
全文摘要
本發(fā)明是對發(fā)送數(shù)據(jù)進行擾碼處理的數(shù)據(jù)處理裝置，包括生成以規(guī)定周期循環(huán)的二進制數(shù)據(jù)串的循環(huán)碼生成單元；對發(fā)送數(shù)據(jù)將循環(huán)二進制數(shù)據(jù)串依次進行EXOR運算并輸出已完成擾碼處理的數(shù)據(jù)的EXOR運算單元；生成規(guī)定模式的二進制數(shù)據(jù)的數(shù)據(jù)發(fā)生單元；以及轉換單元，對該轉換單元輸入已完成擾碼處理的數(shù)據(jù)和數(shù)據(jù)發(fā)生單元生成的規(guī)定模式的二進制數(shù)據(jù)，在發(fā)送數(shù)據(jù)的同步處理時選擇規(guī)定模式的二進制數(shù)據(jù)，在不進行發(fā)送數(shù)據(jù)的同步處理時選擇已完成擾碼處理的數(shù)據(jù)，這樣作為擾碼輸出數(shù)據(jù)進行輸出。
文檔編號H04L25/03GK1708943SQ20038010221
公開日2005年12月14日 申請日期2003年10月21日 優(yōu)先權日2002年10月31日
發(fā)明者伊藤鎮(zhèn) 申請人:索尼株式會社