一種單穩(wěn)態(tài)觸發(fā)器的制造方法
【專利摘要】本發(fā)明公開一種單穩(wěn)態(tài)觸發(fā)器，是基于反相器延時鏈的單穩(wěn)態(tài)觸發(fā)器電路，包括基本單穩(wěn)觸發(fā)模塊、延時復位模塊；基本單穩(wěn)觸發(fā)模塊是脈寬電流可調(diào)單穩(wěn)觸發(fā)器電路；基本單穩(wěn)觸發(fā)模塊與延時復位模塊組合，構(gòu)成脈寬電流可調(diào)且可重復觸發(fā)的單穩(wěn)觸發(fā)器電路；基本單穩(wěn)觸發(fā)模塊包括觸發(fā)器DFF1、延時鏈1和延時鏈2、與非門、反相器；延時復位模塊包括觸發(fā)器DFF2、延時鏈3和數(shù)字邏輯門。各觸發(fā)器均是帶復位功能的D觸發(fā)器。本發(fā)明電路僅由反相器構(gòu)成的延時鏈、觸發(fā)器和數(shù)字邏輯門構(gòu)成，無電阻、電容、放大器和比較器，且兼容標準數(shù)字工藝和設(shè)計流程，易實現(xiàn)單穩(wěn)脈寬電流可控和可重復觸發(fā)，相比現(xiàn)有單穩(wěn)態(tài)觸發(fā)器，具有低成本、低功耗、兼容性強和通用性強等優(yōu)點。
【專利說明】
一種單穩(wěn)態(tài)觸發(fā)器
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及一種單穩(wěn)態(tài)觸發(fā)器，具體涉及一種基于延時鏈的脈寬可調(diào)、且可重復 觸發(fā)的單穩(wěn)態(tài)觸發(fā)器電路，可廣泛應(yīng)用于脈沖整形、延時及定時電路中，屬集成電路設(shè)計技 術(shù)領(lǐng)域。
【背景技術(shù)】
[0002] 單穩(wěn)態(tài)觸發(fā)器或者觸發(fā)定時器用于提供由輸入時鐘觸發(fā)的、脈寬固定的脈沖信 號，它主要用于脈沖整形、延時以及定時等領(lǐng)域，在通信系統(tǒng)、數(shù)字系統(tǒng)和信號處理系統(tǒng)中 有著廣泛應(yīng)用，是現(xiàn)代集成電路設(shè)計不可或缺的電路模塊。
[0003] 傳統(tǒng)的單穩(wěn)態(tài)觸發(fā)器基于電容、電阻定時電路，當施加輸入觸發(fā)信號時，采用由定 時電阻決定的充電電流對定時電容進行充電，當定時電容兩端的電壓達到閾值時，比較器 的輸出發(fā)生改變，進而觸發(fā)數(shù)字觸發(fā)器或者開關(guān)使其狀態(tài)發(fā)生改變，輸出正的或者負的脈 沖信號。傳統(tǒng)單穩(wěn)態(tài)觸發(fā)器包括無源電阻、電容、有源比較器等器件，其輸出單穩(wěn)信號的脈 沖寬度直接由定時電阻、電容的RC時間常數(shù)決定。
[0004] 附圖1所示為傳統(tǒng)的基于電阻、電容定時的單穩(wěn)態(tài)觸發(fā)器原理圖，圖1中，當輸入觸 發(fā)信號無輸入觸發(fā)脈沖時，電路處于鎖定狀態(tài)d為邏輯高，i?為邏輯低，^邏輯低，# 為邏輯高，輸出單穩(wěn)信號漢/r保持為低。當輸入信號變高也即出現(xiàn)觸發(fā)脈沖后， 比較器的輸出^為邏輯低，#點變?yōu)檫壿嫺撸瑥亩功優(yōu)檫壿嫷?，漢/Γ也相應(yīng)變 高；與此同時，由于Λ為邏輯低，開關(guān)將斷開，電源VDD通過定時電阻7?對定時電容C進行充 電，當電容0W端電壓大于時，比較器CoffiA輸出」變低，若此時回到邏輯低，則5 也為邏輯高，因而#點變低、Λ/點變高，輸出從新回到邏輯低，Λ/點變高后，開關(guān)導 通，尤點被拉至邏輯低，從而使I變?yōu)檫壿嫺?，這樣一來d和席卩為邏輯高，鎖存器處于鎖存狀 態(tài)，輸出保持為低?？梢钥闯觯瑐鹘y(tǒng)基于定時器的單穩(wěn)態(tài)觸發(fā)器輸出脈沖寬度為：
由上式可知：當選取較大的電阻R和電容C后，傳統(tǒng)單穩(wěn)態(tài)觸發(fā)器能夠提供單穩(wěn)脈寬較 寬的輸出脈沖，反之則輸出脈寬變窄。然而該種傳統(tǒng)單穩(wěn)態(tài)觸發(fā)器存在的不足之處主要表 現(xiàn)在:①所采用的無源電阻和電容器件面積較大，且需要采用有源比較器或者運算放大器， 且參考電壓需要由單獨的電壓產(chǎn)生模塊提供，電路復雜，功耗較高;②由于單穩(wěn)脈寬由 RC決定，但電路中R、C值無法通過調(diào)節(jié)電流可調(diào)效果，因此傳統(tǒng)的單穩(wěn)態(tài)觸發(fā)器無法實現(xiàn)單 穩(wěn)脈寬電流可調(diào)的功能;③需采用比較器、電阻、電容等器件或模塊，無法通過數(shù)字電路實 現(xiàn)，因此不能完全兼容芯片的數(shù)字設(shè)計流程。
[0005] 綜上所述，一種可避免使用電阻和電容等面積較大的無源器件，以及比較器或放 大器等功耗較高的有源電路模塊，同時實現(xiàn)輸出單穩(wěn)脈寬的電流可調(diào)且可重復觸發(fā)，并兼 容數(shù)字電路設(shè)計流程的單穩(wěn)態(tài)觸發(fā)器成為必需。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明針對【背景技術(shù)】提出問題，設(shè)計一種單穩(wěn)態(tài)觸發(fā)器，是基于反相器延時鏈的 單穩(wěn)態(tài)觸發(fā)器電路，它只包括由反相器構(gòu)成的延時鏈、觸發(fā)器和相應(yīng)的數(shù)字邏輯門，不需要 電阻、電容、放大器和比較器，且兼容標準數(shù)字工藝和設(shè)計流程，易實現(xiàn)單穩(wěn)脈寬電流可控 和可重復觸發(fā)，相比現(xiàn)有單穩(wěn)態(tài)觸發(fā)器，具有低成本、低功耗、兼容性強和通用性強等優(yōu)點。
[0007] 為了達到上述目的，本發(fā)明采用以下方案： 一種單穩(wěn)態(tài)觸發(fā)器，其特征在于:包括:基本單穩(wěn)觸發(fā)模塊、延時復位模塊； 所述基本單穩(wěn)觸發(fā)模塊是基于延時鏈的脈寬電流可調(diào)單穩(wěn)觸發(fā)器電路;所述基本單穩(wěn) 觸發(fā)模塊與延時復位模塊組合，構(gòu)成基于延時鏈的脈寬電流可調(diào)且可重復觸發(fā)的單穩(wěn)觸發(fā) 器電路； 所述基本單穩(wěn)觸發(fā)模塊包括:觸發(fā)器DFF1、延時鏈1和延時鏈2、與非門、反相器； 所述延時復位模塊包括:觸發(fā)器DFF2、延時鏈3和數(shù)字邏輯門；所述觸發(fā)器DFF1和觸發(fā) 器DFF2是帶復位功能的D觸發(fā)器； 所述基本單穩(wěn)觸發(fā)模塊中，延時鏈1對由輸入觸發(fā)信號TR觸發(fā)的觸發(fā)器DFF1的輸出信 號Q進行tdl延時，得到延時信號Qdl;所述延時鏈2對Qdl進行t d2延時，得到延時信號Qd2;當由 輸入觸發(fā)信號TR引起Q的變化傳遞至(^時，對觸發(fā)器DFF1進行復位，使Q復位為觸發(fā)之前的 狀態(tài)，進一步地，當由輸入觸發(fā)信號TR引起的Q的變化傳遞至Q d2時，釋放復位信號，從而獲得 單穩(wěn)脈寬為tdl、觸發(fā)恢復時間為td2的輸出單穩(wěn)信號;所述復位信號由Qd2的反相信號和Qdl進 行"與非"運算得到； 所述延時復位模塊中，輸入觸發(fā)信號TR連接至觸發(fā)器DFF2的觸發(fā)時鐘端，觸發(fā)器DFF2 的輸出信號Qrs經(jīng)過反相后得到輸出復位信號RST，所述復位信號RST經(jīng)過延時鏈3的延時后 得到總延時時間為td3的延時信號;所述延時信號再與所述觸發(fā)器DFF1輸出信號Q進行"與" 運算，作為觸發(fā)器DFF2的低有效復位信號RS_RT。
[0008] 如上所述一種單穩(wěn)態(tài)觸發(fā)器，其特征在于:所述延時鏈1或延時鏈2包括至少二個 串接延時單元，單個延時單元包括級聯(lián)的兩級反相器;通過改變延時單元的總個數(shù)或單個 延時單元的延時值，獲取不同的延時鏈總延時時間，進而獲取不同的單穩(wěn)脈寬和觸發(fā)恢復 時間。
[0009] 如上所述一種單穩(wěn)態(tài)觸發(fā)器，其特征在于:通過對所述延時單元中反相器的偏置 電流icm進行調(diào)整，實現(xiàn)反相器延時的電流可調(diào)，進而實現(xiàn)輸出單穩(wěn)信號脈寬的電流可調(diào)。
[0010] 如上所述一種單穩(wěn)態(tài)觸發(fā)器，其特征在于:在當前單穩(wěn)周期內(nèi)輸入觸發(fā)信號TR再 次發(fā)生觸發(fā)時，通過對獲取(^的延時鏈1中的所有延時單元輸入信號進行復位，實現(xiàn)單穩(wěn)態(tài) 觸發(fā)器的可重復觸發(fā)； 所述用于對延時鏈1中所有延時單元輸入信號進行復位的復位信號產(chǎn)生過程是:將復 位信號RST與延時鏈1中的每個延時單元的原始輸入信號進行"與"運算，再將運算后得到的 信號連接至延時鏈1中各延時單元輸入端。
[0011] 本發(fā)明的有益效果是： 本發(fā)明提出的基于延時鏈的單穩(wěn)態(tài)觸發(fā)器電路只包括由反相器構(gòu)成的延時鏈和相應(yīng) 的數(shù)字邏輯門，不需要電阻、電容、放大器和比較器，兼容標準數(shù)字工藝和設(shè)計流程。易實現(xiàn) 單穩(wěn)脈寬電流可調(diào)和可重復觸發(fā)，只需對延時鏈的偏置電流進行調(diào)整就可以實現(xiàn)單穩(wěn)脈寬 電流可調(diào)，只需對每個延時單元的輸入信號進行復位就可以實現(xiàn)可重復觸發(fā)。相比于現(xiàn)有 的方法具有低成本、低功耗、兼容性強、脈寬電流可調(diào)和可重復觸發(fā)等優(yōu)點。
【附圖說明】
[0012] 圖1是傳統(tǒng)基于RC定時電路的單穩(wěn)態(tài)觸發(fā)器示意圖； 圖2是本發(fā)明基于延時鏈的脈寬電流可調(diào)單穩(wěn)態(tài)觸發(fā)器電路原理圖； 圖3是本發(fā)明一種單穩(wěn)態(tài)觸發(fā)器波形圖； 圖4是基本反相器原理圖； 圖5是電流饑餓型反相器原理圖； 圖6是本發(fā)明基于延時鏈的脈寬電流可調(diào)且可重復觸發(fā)單穩(wěn)態(tài)觸發(fā)器電路原理圖。
【具體實施方式】
[0013] 以下結(jié)合附圖對本發(fā)明一種單穩(wěn)態(tài)觸發(fā)器具體實施例作進一步說明： 本發(fā)明一種單穩(wěn)態(tài)觸發(fā)器包括:基本單穩(wěn)觸發(fā)模塊、延時復位模塊;所述基本單穩(wěn)觸發(fā) 模塊是基于延時鏈的脈寬電流可調(diào)單穩(wěn)觸發(fā)器電路;所述基本單穩(wěn)觸發(fā)模塊與延時復位模 塊組合，構(gòu)成基于延時鏈的脈寬電流可調(diào)且可重復觸發(fā)的單穩(wěn)觸發(fā)器電路。亦可解釋為:采 用本發(fā)明技術(shù)方案，既可構(gòu)成一種基于延時鏈的脈寬電流可調(diào)單穩(wěn)態(tài)觸發(fā)器，另一方面，通 過基本單穩(wěn)觸發(fā)模塊與延時復位模塊組合，也可構(gòu)成基于延時鏈的脈寬電流可調(diào)且可重復 觸發(fā)的單穩(wěn)態(tài)觸發(fā)器。以下分二個實施例分別說明： 實施例一:基于延時鏈的脈寬電流可調(diào)單穩(wěn)態(tài)觸發(fā)器 參見附圖2,本發(fā)明提出的基于延時鏈的脈寬電流可調(diào)單穩(wěn)態(tài)觸發(fā)器，是基本單穩(wěn)觸發(fā) 模塊，包括:一個帶復位功能的D觸發(fā)器DFF1、一個與非門、一個反相器、以及兩個基于反相 器的延時鏈(延時鏈1和延時鏈2)，不包括任何電阻、電容、放大器和比較器。與傳統(tǒng)單穩(wěn)態(tài) 觸發(fā)器利用RC充電定時不同，該新型單穩(wěn)態(tài)觸發(fā)器的基本原理是利用兩個延時鏈對D觸發(fā) 器DFF1的輸出信號Q進行tdi和（tdi+td2)延時，分別得到兩個延時信號Qdi和Qd2,再通過對Qdi 和Qd 2進行邏輯運算獲得D觸發(fā)器DFF1的復位信號RS，RS復位信號將對D觸發(fā)器DFF1進行復 位，從而獲得脈寬為Qdi和Q之間延時(也即tdi)的輸出單穩(wěn)態(tài)脈沖。
[0014] 圖2所示基于延時鏈的脈寬電流可調(diào)單穩(wěn)態(tài)觸發(fā)器的具體原理如下： D觸發(fā)器以及整個單穩(wěn)態(tài)觸發(fā)器由輸入觸發(fā)信號TR的上升沿(或者下降沿)觸發(fā)。為了 獲得D觸發(fā)器的復位信號，延時鏈1對D觸發(fā)器的輸出Q延時tdl獲得Qdl信號，延時鏈2對〇 (11延 時td2獲得Qd2信號。然后，對Qd2進行反相得到瓦;，(^和瓦：進一步進行"與非"運算獲得復位 信號RS。圖3是圖2所述電路中，對應(yīng)于TR信號波形，其它各點Q、Q dl、Qd2、RS的波形圖，由圖3 可看出，當D觸發(fā)器為上升沿觸發(fā)時，在觸發(fā)信號TR變高后，Q立即變高，而Q dl經(jīng)過tdl后才變 高，再經(jīng)過td2后，Qd2變高，此時，與非門的輸出RS變低，從而使D觸發(fā)器復位并使Q變低。RS持 續(xù)為低的時間為t d2,隨后，RS變高，如果TR上升沿再次到來，電路重復上述步驟。因此可以看 出，該數(shù)字單穩(wěn)態(tài)觸發(fā)器輸出脈沖的寬度為t dl，當前觸發(fā)結(jié)束并過td2時間后，電路可以重 新觸發(fā)，也即恢復時間為td2，I CTRL是偏置電流。
[0015] 圖2中，延時鏈1或延時鏈2包括至少二個串接延時單元，單個延時單元包括級聯(lián)的 兩級反相器，反相器的原理圖如圖4所示。整個延時鏈延時時間的調(diào)整可以通過改變延時單 元的個數(shù)或者改變每個延時單元的傳輸延時值(亦即反相器的傳輸延時值)來實現(xiàn)。若通過 對反相器的傳輸延時進行電流調(diào)整，即采用如圖5所示的電流饑餓型反相器，該電流饑餓型 反相器的單穩(wěn)態(tài)觸發(fā)器，可實現(xiàn)觸發(fā)器的輸出單穩(wěn)脈寬電流可調(diào)，輸出單穩(wěn)脈寬與偏置電 流Icm的關(guān)系為：
公式1中，足為正比于C· VDD的常數(shù)，C為反相器輸出節(jié)點漢/Γ所有的寄生電容，k為基 本反相器(也即Icm為無限大時）的延時，Μ為延時鏈1所包含延時單元的個數(shù)。
[0016] 實施例二:基于延時鏈的脈寬電流可調(diào)且可重復觸發(fā)的單穩(wěn)態(tài)觸發(fā)器 參見附圖2和附圖6,通過對圖2中延時鏈1中每個延時單元的輸入信號進行復位，即將 圖2與延時復位模塊組合，本發(fā)明提出技術(shù)方案就是:基于延時鏈的脈寬電流可調(diào)且可重復 觸發(fā)的單穩(wěn)態(tài)觸發(fā)器。圖6中，用于產(chǎn)生負脈沖延時復位信號RST的延時復位模塊仍然只由 帶復位的D觸發(fā)器DFF2、反相器、與門和延時鏈3等數(shù)字邏輯門構(gòu)成，在正常情況也即無重復 觸發(fā)時，觸發(fā)器DFF2輸出信號Q RS信號復位為低，輸出RST信號為高，不影響單穩(wěn)態(tài)觸發(fā)器電 路;而當當前單穩(wěn)周期尚未結(jié)束而又再次出現(xiàn)輸入觸發(fā)時，也即重復觸發(fā)發(fā)生時，Qrs立即變 為高，輸出RST信號為低。經(jīng)過t d3后，RS_RT也變?yōu)榈停瑥亩鴮RS復位為低，輸出RST重新變?yōu)?高，由此可得到負脈沖持續(xù)時間為t d3的延遲復位信號RST。
[0017] 結(jié)合實施例一和附圖6,對基于延時鏈的脈寬電流可調(diào)且可重復觸發(fā)的單穩(wěn)態(tài)觸 發(fā)器的原理說明如下： 當在現(xiàn)有單穩(wěn)周期內(nèi)輸入觸發(fā)信號再次出現(xiàn)觸發(fā)信號沿時，延時復位模塊將產(chǎn)生脈寬 為延時鏈3延時td3的負脈沖復位信號RST，該負脈沖信號RST與每個延時單元的原始輸入信 號相"與"，得到的信號再作為延時單元的新的輸入信號。復位信號RST將清除前一觸發(fā)產(chǎn)生 的延時，從而使自重復觸發(fā)發(fā)生始，仍需經(jīng)過^:的時間段Q的上升沿才會傳輸至Q dl，因此， 輸出單穩(wěn)脈沖延長了兩次觸發(fā)之間的間隔時間，實現(xiàn)了可重復觸發(fā)。
[0018] 可以看出，與現(xiàn)有技術(shù)相比，本發(fā)明提出的基于延時鏈的單穩(wěn)態(tài)觸發(fā)器電路只包 括由反相器構(gòu)成的延時鏈和相應(yīng)的數(shù)字邏輯門，不需要電阻、電容、放大器和比較器，兼容 標準數(shù)字工藝和設(shè)計流程。且易實現(xiàn)單穩(wěn)脈寬電流可調(diào)和可重復觸發(fā)，只需對延時鏈的偏 置電流進行控制就可以實現(xiàn)單穩(wěn)脈寬電流可調(diào)，只需對每個延時單元的輸入信號進行復位 就可以實現(xiàn)可重復觸發(fā)。相比于現(xiàn)有的方法，本發(fā)明提出的基于延時鏈的單穩(wěn)態(tài)觸發(fā)器具 有低成本、低功耗、兼容性強、脈寬電流可調(diào)和可重復觸發(fā)等優(yōu)點。
[0019] 以上僅為本發(fā)明的實施例，但并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之 內(nèi)所做的任何修改、等同替換或改進等，均應(yīng)包含在本發(fā)明的權(quán)利要求范圍之內(nèi)。
【主權(quán)項】
1. 一種單穩(wěn)態(tài)觸發(fā)器，其特征在于:包括:基本單穩(wěn)觸發(fā)模塊、延時復位模塊； 所述基本單穩(wěn)觸發(fā)模塊是基于延時鏈的脈寬電流可調(diào)單穩(wěn)觸發(fā)器電路;所述基本單穩(wěn) 觸發(fā)模塊與延時復位模塊組合，構(gòu)成基于延時鏈的脈寬電流可調(diào)且可重復觸發(fā)的單穩(wěn)觸發(fā) 器電路； 所述基本單穩(wěn)觸發(fā)模塊包括:觸發(fā)器DFFl、延時鏈1和延時鏈2、與非門、反相器； 所述延時復位模塊包括:觸發(fā)器DFF2、延時鏈3和數(shù)字邏輯門；所述觸發(fā)器DFFl和觸發(fā) 器DFF2是帶復位功能的D觸發(fā)器；所述基本單穩(wěn)觸發(fā)模塊中，延時鏈1對由輸入觸發(fā)信號TR觸發(fā)的觸發(fā)器DFFl的輸出信 號Q進行tdl延時，得到延時信號Qd1;所述延時鏈2對Qdl進行t d2延時，得到延時信號Qd2;當由 輸入觸發(fā)信號TR引起Q的變化傳遞至(^時，對觸發(fā)器DFFl進行復位，使Q復位為觸發(fā)之前的 狀態(tài)，進一步地，當由輸入觸發(fā)信號TR引起的Q的變化傳遞至Q d2時，釋放復位信號，從得 單穩(wěn)脈寬為tdl、觸發(fā)恢復時間為td2的輸出單穩(wěn)信號;所述復位信號由Qd2的反相信號 和 Qd1進行"與非"運算得到； 所述延時復位模塊中，輸入觸發(fā)信號TR連接至觸發(fā)器DFF2的觸發(fā)時鐘端，觸發(fā)器DFF2 的輸出信號Qrs經(jīng)過反相后得到輸出復位信號RST，所述復位信號RST經(jīng)過延時鏈3的延時后 得到總延時時間為td3的延時信號;所述延時信號再與所述觸發(fā)器DFFl輸出信號Q進行"與" 運算，作為觸發(fā)器DFF2的低有效復位信號RS_RT。2. 如權(quán)利要求1所述一種單穩(wěn)態(tài)觸發(fā)器，其特征在于:所述延時鏈1或延時鏈2包括至少 二個串接延時單元，單個延時單元包括級聯(lián)的兩級反相器;通過改變延時單元的總個數(shù)或 單個延時單元的延時值，獲取不同的延時鏈總延時時間，進而獲取不同的單穩(wěn)脈寬和觸發(fā) 恢復時間。3. 如權(quán)利要求1所述一種單穩(wěn)態(tài)觸發(fā)器，其特征在于:通過對所述延時單元中反相器的 偏置電流行調(diào)整，實現(xiàn)反相器延時的電流可調(diào)，進而實現(xiàn)輸出單穩(wěn)信號脈寬的電流 可調(diào)。4. 如權(quán)利要求1所述一種單穩(wěn)態(tài)觸發(fā)器，其特征在于:在當前單穩(wěn)周期內(nèi)輸入觸發(fā)信號 TR再次發(fā)生觸發(fā)時，通過對獲取(^的延時鏈1中的所有延時單元輸入信號進行復位，實現(xiàn)單 穩(wěn)態(tài)觸發(fā)器的可重復觸發(fā)； 所述用于對延時鏈1中所有延時單元輸入信號進行復位的復位信號產(chǎn)生過程是：將復 位信號RST與延時鏈1中的每個延時單元的原始輸入信號進行"與"運算，再將運算后得到的 信號連接至延時鏈1中各延時單元輸入端。
【文檔編號】H03K3/0232GK106026982SQ201610540981
【公開日】2016年10月12日
【申請日】2016年7月11日
【發(fā)明人】萬美琳, 顧豪爽
【申請人】湖北大學