觸發(fā)器裝置及觸發(fā)器的制造方法
【專利摘要】本發(fā)明提供一種觸發(fā)器裝置及觸發(fā)器。觸發(fā)器裝置包括：第一觸發(fā)器，接收運(yùn)作所需的第一時(shí)鐘信號(hào)以及第二時(shí)鐘信號(hào)；以及時(shí)鐘控制器，接收時(shí)鐘源信號(hào)，并根據(jù)所述時(shí)鐘源信號(hào)產(chǎn)生所述第一時(shí)鐘信號(hào)以及所述第二時(shí)鐘信號(hào)，其中，所述第二時(shí)鐘信號(hào)與所述第一時(shí)鐘信號(hào)是反相的，且所述第二時(shí)鐘信號(hào)比所述第一時(shí)鐘信號(hào)延遲預(yù)定時(shí)間段。本發(fā)明提供的觸發(fā)器裝置及觸發(fā)器，由于不包含用于時(shí)鐘反相的內(nèi)置反相器，因此，可以有效減少整體電路的功耗。
【專利說明】
觸發(fā)器裝置及觸發(fā)器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明關(guān)于電子技術(shù)領(lǐng)域，特別關(guān)于一種觸發(fā)器裝置及觸發(fā)器。
【【背景技術(shù)】】
[0002]傳統(tǒng)的觸發(fā)器包括內(nèi)置反相器以及兩個(gè)鎖存電路。此內(nèi)置反相器用于反相時(shí)鐘信號(hào)，反相的時(shí)鐘信號(hào)被觸發(fā)器所接收，作為一個(gè)反相時(shí)鐘信號(hào)。然而，內(nèi)置反相器常常被觸發(fā)(toggled)并消耗大量的電力。當(dāng)電子裝置包括多個(gè)傳統(tǒng)的觸發(fā)器，對(duì)于電子裝置的省電來說，觸發(fā)器的功耗是一個(gè)缺點(diǎn)。
【
【發(fā)明內(nèi)容】
】
[0003]為了解決上述問題，本發(fā)明提出了一種觸發(fā)器裝置及觸發(fā)器。
[0004]根據(jù)本發(fā)明的第一方面，提供一種觸發(fā)器裝置，包括:第一觸發(fā)器，接收運(yùn)作所需的第一時(shí)鐘信號(hào)以及第二時(shí)鐘信號(hào)；以及時(shí)鐘控制器，接收時(shí)鐘源信號(hào)，并根據(jù)所述時(shí)鐘源信號(hào)產(chǎn)生所述第一時(shí)鐘信號(hào)以及所述第二時(shí)鐘信號(hào)，其中，所述第二時(shí)鐘信號(hào)與所述第一時(shí)鐘信號(hào)是反相的，且所述第二時(shí)鐘信號(hào)比所述第一時(shí)鐘信號(hào)延遲預(yù)定時(shí)間段。
[0005]據(jù)本發(fā)明的第二方面，提供一種觸發(fā)器裝置，包括:第一觸發(fā)器，接收運(yùn)作所需的第一時(shí)鐘信號(hào)以及第二時(shí)鐘信號(hào)；以及時(shí)鐘控制器，接收時(shí)鐘源信號(hào)，并根據(jù)所述時(shí)鐘源信號(hào)產(chǎn)生所述第一時(shí)鐘信號(hào)以及所述第二時(shí)鐘信號(hào)，其中，所述第一時(shí)鐘信號(hào)以及所述第二時(shí)鐘信號(hào)中的每一個(gè)于第一電壓電平以及第二電壓電平之間切換，其中，對(duì)于所述第一時(shí)鐘信號(hào)以及所述第二時(shí)鐘信號(hào)中的每一個(gè)，所述第一電壓電平的周期短于所述第二電壓電平的周期，以及其中，所述第一時(shí)鐘信號(hào)的所述第一電壓電平的周期以及所述所述第二時(shí)鐘信號(hào)的所述第一電壓電平的周期是不重疊的。
[0006]根據(jù)本發(fā)明的第三方面，提供一種觸發(fā)器，用于產(chǎn)生輸出信號(hào)，其特征在于，所述觸發(fā)器包括:第一時(shí)鐘輸入端子，接收第一時(shí)鐘信號(hào)；第二時(shí)鐘輸入端子，接收第二時(shí)鐘信號(hào)；輸入端子，接收輸入信號(hào)；第一鎖存電路，接收所述輸入信號(hào)以及所述第一時(shí)鐘信號(hào)，并根據(jù)所述輸入信號(hào)以及所述第一時(shí)鐘信號(hào)產(chǎn)生鎖存信號(hào)；以及第二鎖存電路，接收所述鎖存信號(hào)以及所述第二時(shí)鐘信號(hào)，并根據(jù)所述鎖存信號(hào)以及所述第二時(shí)鐘信號(hào)產(chǎn)生所述輸出信號(hào)。
[0007]本發(fā)明提供的觸發(fā)器裝置及觸發(fā)器，由于不包含用于時(shí)鐘反相的內(nèi)置反相器，因此，可以有效減少整體電路的功耗。
【【附圖說明】】
[0008]圖1為本發(fā)明實(shí)施例提供的觸發(fā)器的示意圖。
[0009]圖2為本發(fā)明實(shí)施例提供的觸發(fā)器的詳細(xì)電路示意圖。
[0010]圖3為本發(fā)明實(shí)施例提供的觸發(fā)器裝置的示意圖。
[0011]圖4為本發(fā)明實(shí)施例提供的時(shí)鐘信號(hào)的波形及時(shí)序示意圖。
[0012]圖5為本發(fā)明實(shí)施例提供的用于產(chǎn)生圖4所示的時(shí)鐘信號(hào)的時(shí)鐘控制器。
[0013]圖6為本發(fā)明另一實(shí)施例提供的時(shí)鐘信號(hào)的波形及時(shí)序示意圖。
[0014]圖7為本發(fā)明再一實(shí)施例提供的時(shí)鐘信號(hào)的波形及時(shí)序示意圖。
【【具體實(shí)施方式】】
[0015]下面的描述是實(shí)施本發(fā)明的較佳預(yù)期模式。這種描述是為了說明本發(fā)明的一般原理的目的，而不應(yīng)被理解成具有限制性的意義。本發(fā)明的保護(hù)范圍當(dāng)以所附的權(quán)利要求所界定者為準(zhǔn)。
[0016]本發(fā)明是關(guān)于不包含用于時(shí)鐘反相(clock invers1n)的內(nèi)置反相器的觸發(fā)器(flip-flop)，更特別地，涉及一種內(nèi)部具有共享時(shí)鐘信號(hào)的多個(gè)觸發(fā)器的觸發(fā)器裝置。
[0017]本發(fā)明提供一種接收兩個(gè)外部時(shí)鐘信號(hào)，且內(nèi)部不具有用于時(shí)鐘反相的反相器的觸發(fā)器，并且，所提供的多個(gè)觸發(fā)器能夠共享兩個(gè)外部時(shí)鐘信號(hào)，以此減少整體電路的功耗。
[0018]圖1為本發(fā)明實(shí)施例提供的觸發(fā)器的示意圖。參考圖1，觸發(fā)器I包括輸入端子10，兩個(gè)時(shí)鐘輸入端子11以及12，以及輸出端子13。在實(shí)施例中，觸發(fā)器I可以由上升沿觸發(fā)的觸發(fā)器(rising edge-triggered flip-flop)或下降沿觸發(fā)的觸發(fā)器(fallingedge-triggered flip-flop)來實(shí)現(xiàn)。觸發(fā)器I通過輸入端子10接收輸入信號(hào)IN。另外，觸發(fā)器分別通過時(shí)鐘輸入端子11以及12接收兩個(gè)外部時(shí)鐘信號(hào)CKT以及CKB。根據(jù)輸入信號(hào)IN以及時(shí)鐘信號(hào)CKT和CKB，觸發(fā)器I于輸出端子13產(chǎn)生輸出信號(hào)OUT。圖2為本發(fā)明實(shí)施例提供的觸發(fā)器的詳細(xì)電路示意圖。觸發(fā)器I的詳細(xì)電路如圖2所示。如圖2所示，觸發(fā)器I包括兩個(gè)鎖存電路(latch circuit) 20以及21。鎖存電路20接收輸入信號(hào)IN以及時(shí)鐘信號(hào)CKT，并根據(jù)輸入信號(hào)IN以及時(shí)鐘信號(hào)CKT產(chǎn)生鎖存信號(hào)S20。鎖存電路21接收鎖存信號(hào)S20以及時(shí)鐘信號(hào)CKB，且根據(jù)鎖存信號(hào)S20以及時(shí)鐘信號(hào)CKB產(chǎn)生輸出信號(hào)OUT。在圖1以及圖2所示的實(shí)施例中，觸發(fā)器I不包括任何用于時(shí)鐘反相的反相器。然而，觸發(fā)器I直接通過時(shí)鐘輸入端子11以及12接收兩個(gè)外部時(shí)鐘信號(hào)CKT以及CKB。SP，觸發(fā)器I運(yùn)作所需的時(shí)鐘信號(hào)CKT以及CKB是由位于觸發(fā)器I外部的電路或裝置來提供。時(shí)鐘信號(hào)CKT以及CKB都不是由觸發(fā)器I自身產(chǎn)生的。如以上所描述的，觸發(fā)器I中并沒有內(nèi)置反相器。因此，可以消除每個(gè)現(xiàn)有的觸發(fā)器由于內(nèi)置反相器的經(jīng)常觸發(fā)所導(dǎo)致的功耗，這樣一來，觸發(fā)器I的功耗就減小了。
[0019]圖3為本發(fā)明實(shí)施例提供的觸發(fā)器裝置的示意圖。參考圖3，觸發(fā)器裝置3包括:時(shí)鐘控制器30以及多個(gè)觸發(fā)器。在圖3所示的實(shí)施例中，以三個(gè)觸發(fā)器31、32、33為例進(jìn)行說明。觸發(fā)器31、32、33中的每一個(gè)都具有與圖1中所示的觸發(fā)器I相同的結(jié)構(gòu)。換句話說，觸發(fā)器31、32、33中的每一個(gè)都不包括任何用于時(shí)鐘反相的內(nèi)置反相器，而是直接接收兩個(gè)外部時(shí)鐘信號(hào)以進(jìn)行運(yùn)作。時(shí)鐘控制器30接收時(shí)鐘源信號(hào)CKF，并根據(jù)時(shí)鐘源信號(hào)CKF產(chǎn)生時(shí)鐘信號(hào)CKT以及CKB。因?yàn)槊總€(gè)觸發(fā)器運(yùn)作所需的時(shí)鐘信號(hào)CKT以及CKB是由外部提供，觸發(fā)器31、32、33可以共享時(shí)鐘控制器30產(chǎn)生的時(shí)鐘信號(hào)CKT以及CKB。如圖3所示，所有的觸發(fā)器31、32、33均接收時(shí)鐘信號(hào)CKT以及CKB。根據(jù)輸入信號(hào)IN以及時(shí)鐘信號(hào)CKT和CKB，觸發(fā)器31、32、33中的每一個(gè)于其輸出端子13產(chǎn)生對(duì)應(yīng)的輸出信號(hào)OUT。因?yàn)橛|發(fā)器31、32、33運(yùn)作所需的時(shí)鐘信號(hào)CKT以及CKB是由時(shí)鐘控制器30產(chǎn)生，對(duì)于觸發(fā)器31、32、33中的每一個(gè)來說，用于時(shí)鐘反相的內(nèi)置反相器是非必要的。因此，于每個(gè)現(xiàn)有觸發(fā)器中由于內(nèi)置反相器的經(jīng)常觸發(fā)所導(dǎo)致的功耗就不會(huì)再發(fā)生，由此，可以降低整個(gè)觸發(fā)器裝置3的功耗。
[0020]圖4為本發(fā)明實(shí)施例提供的時(shí)鐘信號(hào)CKT以及CKB的波形及時(shí)序示意圖。圖4所示的是當(dāng)觸發(fā)器31、32、33中的每一個(gè)是上升沿觸發(fā)的觸發(fā)器時(shí)，時(shí)鐘信號(hào)CKT以及CKB的波形及時(shí)序，如圖4所示，每個(gè)時(shí)鐘信號(hào)CKT以及CKB是于高電壓電平LH以及低電壓電平LL之間切換，其中，低電壓電平LL低于高電壓電平LH。時(shí)鐘信號(hào)CKB與時(shí)鐘信號(hào)CKT是反相的，且進(jìn)一步的，時(shí)鐘信號(hào)CKB比時(shí)鐘信號(hào)CKT延遲了預(yù)定時(shí)間段(predetermined timeper1d)PT。圖5為本發(fā)明實(shí)施例提供的用于產(chǎn)生具有圖4所示的波形以及時(shí)序的時(shí)鐘信號(hào)CKT以及CKB的時(shí)鐘控制器30。請(qǐng)參考圖5，時(shí)鐘控制器30包括:延遲電路50以及反相器電路51。延遲電路50接收時(shí)鐘源信號(hào)CKF，且進(jìn)一步將時(shí)鐘源信號(hào)CKF延遲預(yù)定時(shí)間段PT，以產(chǎn)生延遲時(shí)鐘信號(hào)S50。反相器電路51耦接于延遲電路50，以接收延遲時(shí)鐘信號(hào)S50。接著，反相器電路51將延遲時(shí)鐘信號(hào)S50反相以產(chǎn)生時(shí)鐘信號(hào)CKB。此外時(shí)鐘控制器50將所接收的時(shí)鐘源信號(hào)CKF輸出到其輸出端子，以作為時(shí)鐘信號(hào)CKT。換句話說，時(shí)鐘信號(hào)CKT的時(shí)序與時(shí)鐘源信號(hào)CKF的時(shí)序相同。由于預(yù)定時(shí)間段的延遲，時(shí)鐘信號(hào)CKT的高電壓電平LH的周期(per1d)與時(shí)鐘信號(hào)CKB的高電壓電平LH的周期部分地重疊(overlap)。在圖4以及圖5所示的實(shí)施例中，預(yù)定時(shí)間段PT短于觸發(fā)器31、32、33中的每一個(gè)的內(nèi)部延遲時(shí)間(internal delay time)。在本實(shí)施例中，參考圖2，每個(gè)觸發(fā)器的內(nèi)部延遲時(shí)間是鎖存電路20以及21之間的信號(hào)延遲。
[0021]圖6為本發(fā)明另一實(shí)施例提供的時(shí)鐘信號(hào)CKT以及CKB的波形及時(shí)序示意圖。圖6所示的是當(dāng)觸發(fā)器31、32、33中的每一個(gè)是上升沿觸發(fā)的觸發(fā)器時(shí)，時(shí)鐘信號(hào)CKT以及CKB的波形及時(shí)序示意圖。如圖6所示，時(shí)鐘信號(hào)CKT以及CKB的每一個(gè)于高電壓電平LH以及低電壓電平LL之間切換，其中，低電壓電平LL低于高電壓電平LH。對(duì)于時(shí)鐘信號(hào)CKT，高電壓電平LH的周期PHT短于低電壓電平LL的周期PLT。類似地，對(duì)于時(shí)鐘信號(hào)CKB，高電壓電平LH的周期PHB短于低電壓電平LL的周期PLB。時(shí)鐘信號(hào)CKT的高電壓電平LH的周期PHT等于時(shí)鐘信號(hào)CKB的高電壓電平LH的周期PHB，且時(shí)鐘信號(hào)CKT的低電壓電平LL的周期PLT等于時(shí)鐘信號(hào)CKB的低電壓電平LL的周期PLB。需要注意的是，時(shí)鐘信號(hào)CKT的高電壓電平LH的周期PHT以及時(shí)鐘信號(hào)CKB的高電壓電平LH的周期PHB是不重疊(non-overlapping)的。對(duì)于上升沿觸發(fā)的觸發(fā)器31、32、33，因?yàn)闀r(shí)鐘信號(hào)CKT的高電壓電平LH的周期PHT與時(shí)鐘信號(hào)CKB的高電壓電平LH的周期PHB是不重疊的，所以不會(huì)發(fā)生直寫(write-through)的問題，這樣一來，觸發(fā)器裝置3的觸發(fā)器31、32、33就能夠正確地產(chǎn)生對(duì)應(yīng)輸出信號(hào)OUT。
[0022]圖7為本發(fā)明另一實(shí)施例提供的時(shí)鐘信號(hào)CKT以及CKB的波形及時(shí)序示意圖。圖7所示的是當(dāng)觸發(fā)器31、32、33中的每一個(gè)是下降沿觸發(fā)的觸發(fā)器時(shí)，時(shí)鐘信號(hào)CKT以及CKB的波形及時(shí)序示意圖。如圖7所示，時(shí)鐘信號(hào)CKT以及CKB的每一個(gè)于高電壓電平LH以及低電壓電平LL之間切換，其中，低電壓電平LL低于高電壓電平LH。對(duì)于時(shí)鐘信號(hào)CKT，低電壓電平LL的周期PLT短于高電壓電平LH的周期PHT。類似地，對(duì)于時(shí)鐘信號(hào)CKB低電壓電平LL的周期PLB短于高電壓電平LH的周期PHB。時(shí)鐘信號(hào)CKT的高電壓電平LH的周期PHT等于時(shí)鐘信號(hào)CKB的高電壓電平LH的周期PHB，且時(shí)鐘信號(hào)CKT的低電壓電平LL的周期PLT等于時(shí)鐘信號(hào)CKB的低電壓電平LL的周期PLB。需要注意的是，時(shí)鐘信號(hào)CKT的低電壓電平LL的周期PLT以及時(shí)鐘信號(hào)CKB的低電壓電平LL的周期PLB是不重疊的。對(duì)于下降沿觸發(fā)的觸發(fā)器31、32、33，因?yàn)闀r(shí)鐘信號(hào)CKT的低電壓電平LL的周期PLT與時(shí)鐘信號(hào)CKB的低電壓電平LL的周期PLB是不重疊的，所以不會(huì)發(fā)生直寫的問題，這樣一來，觸發(fā)器裝置3的觸發(fā)器31、32、33就能夠正確地產(chǎn)生對(duì)應(yīng)輸出信號(hào)OUT。
[0023]本發(fā)明雖以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明的范圍，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種觸發(fā)器裝置，其特征在于，包括: 第一觸發(fā)器，接收運(yùn)作所需的第一時(shí)鐘信號(hào)以及第二時(shí)鐘信號(hào)；以及 時(shí)鐘控制器，接收時(shí)鐘源信號(hào)，并根據(jù)所述時(shí)鐘源信號(hào)產(chǎn)生所述第一時(shí)鐘信號(hào)以及所述第二時(shí)鐘信號(hào)， 其中，所述第二時(shí)鐘信號(hào)與所述第一時(shí)鐘信號(hào)是反相的，且所述第二時(shí)鐘信號(hào)比所述第一時(shí)鐘信號(hào)延遲預(yù)定時(shí)間段。2.如權(quán)利要求1所述的觸發(fā)器裝置，其特征在于，所述第一時(shí)鐘信號(hào)以及所述第二時(shí)鐘信號(hào)中的每一個(gè)于第一電壓電平以及第二電壓電平之間切換，所述第一時(shí)鐘信號(hào)的所述第一電壓電平的周期與所述第二時(shí)鐘信號(hào)的所述第一電壓電平的周期部分地重疊。3.如權(quán)利要求2所述的觸發(fā)器裝置，其特征在于，所述第一時(shí)鐘信號(hào)的時(shí)序與所述時(shí)鐘源信號(hào)的時(shí)序相同。4.如權(quán)利要求1所述的觸發(fā)器裝置，其特征在于，所述時(shí)鐘控制器包括: 延遲電路，接收所述時(shí)鐘源信號(hào)，并將所述時(shí)鐘源信號(hào)延遲所述預(yù)定時(shí)間段以產(chǎn)生延遲時(shí)鐘信號(hào)；以及 反相器電路，接收所述延遲時(shí)鐘信號(hào)，且將所述延遲時(shí)鐘信號(hào)反相以產(chǎn)生所述第二時(shí)鐘信號(hào)， 其中，所述時(shí)鐘控制器傳送所述時(shí)鐘源信號(hào)以作為所述第一時(shí)鐘信號(hào)。5.如權(quán)利要求1所述的觸發(fā)器裝置，其特征在于，所述預(yù)定時(shí)間段短于所述第一觸發(fā)器的內(nèi)部延遲時(shí)間。6.如權(quán)利要求1所述的觸發(fā)器裝置，其特征在于，還包括: 第二觸發(fā)器，接收運(yùn)作所需的所述第一時(shí)鐘信號(hào)以及所述第二時(shí)鐘信號(hào)。7.一種觸發(fā)器裝置，其特征在于，包括: 第一觸發(fā)器，接收運(yùn)作所需的第一時(shí)鐘信號(hào)以及第二時(shí)鐘信號(hào)；以及 時(shí)鐘控制器，接收時(shí)鐘源信號(hào)，并根據(jù)所述時(shí)鐘源信號(hào)產(chǎn)生所述第一時(shí)鐘信號(hào)以及所述第二時(shí)鐘信號(hào)， 其中，所述第一時(shí)鐘信號(hào)以及所述第二時(shí)鐘信號(hào)中的每一個(gè)于第一電壓電平以及第二電壓電平之間切換， 其中，對(duì)于所述第一時(shí)鐘信號(hào)以及所述第二時(shí)鐘信號(hào)中的每一個(gè)，所述第一電壓電平的周期短于所述第二電壓電平的周期，以及 其中，所述第一時(shí)鐘信號(hào)的所述第一電壓電平的周期以及所述所述第二時(shí)鐘信號(hào)的所述第一電壓電平的周期是不重疊的。8.如權(quán)利要求7所述的觸發(fā)器裝置，其特征在于，所述第一觸發(fā)器是上升沿觸發(fā)的觸發(fā)器，且所述第一電壓電平高于所述第二電壓電平。9.如權(quán)利要求7所述的觸發(fā)器裝置，其特征在于，所述第一觸發(fā)器為下降沿觸發(fā)的觸發(fā)器，且所述第一電壓電平低于所述第二電壓電平。10.如權(quán)利要求7所述的觸發(fā)器裝置，其特征在于，還包括: 第二觸發(fā)器，接收運(yùn)作所需的所述第一時(shí)鐘信號(hào)以及所述第二時(shí)鐘信號(hào)。11.一種觸發(fā)器，用于產(chǎn)生輸出信號(hào)，其特征在于，所述觸發(fā)器包括: 第一時(shí)鐘輸入端子，接收第一時(shí)鐘信號(hào)； 第二時(shí)鐘輸入端子，接收第二時(shí)鐘信號(hào)； 輸入端子，接收輸入信號(hào)； 第一鎖存電路，接收所述輸入信號(hào)以及所述第一時(shí)鐘信號(hào)，并根據(jù)所述輸入信號(hào)以及所述第一時(shí)鐘信號(hào)產(chǎn)生鎖存信號(hào)；以及 第二鎖存電路，接收所述鎖存信號(hào)以及所述第二時(shí)鐘信號(hào)，并根據(jù)所述鎖存信號(hào)以及所述第二時(shí)鐘信號(hào)產(chǎn)生所述輸出信號(hào)。12.如權(quán)利要求11所述的觸發(fā)器，其特征在于，所述第二時(shí)鐘信號(hào)比所述第一時(shí)鐘信號(hào)延遲預(yù)定時(shí)間段。13.如權(quán)利要求12所述的觸發(fā)器，其特征在于，所述第一時(shí)鐘信號(hào)以及所述第二時(shí)鐘信號(hào)中的每一個(gè)于第一電壓電平以及第二電壓電平之間切換，且所述第一時(shí)鐘信號(hào)的所述第一電壓電平的周期與所述第二時(shí)鐘信號(hào)的所述第一電壓電平的周期部分地重疊。14.如權(quán)利要求13所述的觸發(fā)器，其特征在于，所述第一時(shí)鐘信號(hào)的時(shí)序與所述時(shí)鐘源信號(hào)的時(shí)序相同。15.如權(quán)利要求11所述的觸發(fā)器，其特征在于: 所述第一時(shí)鐘信號(hào)以及所述第二時(shí)鐘信號(hào)中的每一個(gè)于第一電壓電平以及第二電壓電平之間切換， 對(duì)于所述第一時(shí)鐘信號(hào)以及所述第二時(shí)鐘信號(hào)中的每一個(gè)，所述第一電壓電平的周期短于所述第二電壓電平的周期，以及 所述第一時(shí)鐘信號(hào)的所述第一電壓電平的所述周期與所述第二時(shí)鐘信號(hào)的所述第一電壓電平的所述周期是不重疊的。16.如權(quán)利要求15所述的觸發(fā)器，其特征在于，所述觸發(fā)器是下降沿觸發(fā)的觸發(fā)器，且所述第一電壓電平低于所述第二電壓電平。17.如權(quán)利要求15所述的觸發(fā)器，其特征在于，所述觸發(fā)器是上升沿觸發(fā)的觸發(fā)器，且所述第一電壓電平高于所述第二電壓電平。
【文檔編號(hào)】H03K3/012GK105846795SQ201510859989
【公開日】2016年8月10日
【申請(qǐng)日】2015年11月30日
【發(fā)明人】彭孟晨, 黃睿夫
【申請(qǐng)人】聯(lián)發(fā)科技股份有限公司