一種基于fpga高速串行總線的納秒級(jí)數(shù)字同步機(jī)的制作方法
【專利摘要】本發(fā)明公開了一種基于FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)，所述數(shù)字同步機(jī)包括依次電連接的出發(fā)信號(hào)模塊、信號(hào)隔離模塊、FPGA控制時(shí)序模塊、信號(hào)轉(zhuǎn)換模塊和脈沖信號(hào)輸出模塊，所述FPGA控制時(shí)序模塊通過(guò)422串口模塊與上位機(jī)相連接，該技術(shù)方案實(shí)現(xiàn)了多路延時(shí)精度為1ns的脈沖同步觸發(fā)和脈寬調(diào)制，體積小，延時(shí)范圍寬，脈沖寬度可調(diào)，滿足了多臺(tái)大型物理裝置的同步觸發(fā)的不同需求。
【專利說(shuō)明】
一種基于FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及數(shù)字控制技術(shù)領(lǐng)域，特別涉及一種基于FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)。
【背景技術(shù)】
[0002]在大型的高能物理科學(xué)實(shí)驗(yàn)中，由于受到安裝位置、運(yùn)行環(huán)境、等因素的影響，并且每路同步觸發(fā)信號(hào)的傳輸線纜長(zhǎng)度各不同，造成每路觸發(fā)信號(hào)存在延時(shí)，無(wú)法同步到達(dá)，為解決多臺(tái)物理實(shí)驗(yàn)裝置或者多個(gè)通道的高精度的同步觸發(fā)，需要研制多路數(shù)字同步機(jī)。
[0003]目前存在的延時(shí)同步機(jī)存在以下問(wèn)題:(I)通過(guò)人為調(diào)節(jié)每路信號(hào)的傳輸電纜長(zhǎng)度實(shí)現(xiàn)，這種方法比較繁瑣，精度不高，而且不能實(shí)現(xiàn)自動(dòng)地控制調(diào)節(jié)延時(shí)；(2)2007年12月的《用于超短激光脈沖技術(shù)的高精度數(shù)字同步機(jī)的研究》，采用的是8253計(jì)數(shù)器和模擬內(nèi)插延時(shí)技術(shù)的方式實(shí)現(xiàn)延時(shí)精度為Ins的高精度延時(shí)，輸出脈沖晃動(dòng)值< 500ps，采用計(jì)數(shù)器法實(shí)現(xiàn)Ins的延時(shí)精度，其操作過(guò)程太過(guò)復(fù)雜。
[0004]CN 201893762.U的實(shí)用新型的延時(shí)精度均為1ns，但從實(shí)現(xiàn)的技術(shù)方案來(lái)看，CN201893762.U的實(shí)用新型是采用FPGA+高精度的數(shù)字延遲線的方法來(lái)實(shí)現(xiàn)，其裝置的面積較大，并且延時(shí)范圍窄。
[0005]因此需要提供一種新型的數(shù)字同步機(jī)來(lái)避免上述缺陷。

【發(fā)明內(nèi)容】

[0006]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明的目的是提供一種基于FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)，實(shí)現(xiàn)輕便體積小、精度高延時(shí)范圍寬的數(shù)字同步機(jī)，滿足多臺(tái)設(shè)備之間延時(shí)同步和脈寬調(diào)制。
[0007]一種基于FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)，所述數(shù)字同步機(jī)包括依次電連接的觸發(fā)信號(hào)模塊、信號(hào)隔離模塊、FPGA控制時(shí)序模塊、信號(hào)轉(zhuǎn)換模塊和脈沖信號(hào)輸出模塊，所述FPGA控制時(shí)序模塊通過(guò)422串口模塊與上位機(jī)相連接。
[0008]優(yōu)選地，所述上位機(jī)通過(guò)應(yīng)用軟件設(shè)置各個(gè)通道產(chǎn)生觸發(fā)脈沖的延時(shí)和脈寬。
[0009]優(yōu)選地，所述基于FPGA高速串行總線的數(shù)字同步機(jī)輸出多路ns級(jí)延時(shí)同步信號(hào)。
[0010]優(yōu)選地，所述基于FPGA高速串行總線的數(shù)字同步機(jī)的工作模式包括外同步和自同步觸發(fā)兩種。
[0011 ]優(yōu)選地，工作模式為外同步觸發(fā)時(shí)，外部輸入一路觸發(fā)信號(hào)為基準(zhǔn)，其他所有通道的輸出脈沖在輸入觸發(fā)信號(hào)脈沖的上升沿觸發(fā)。
[0012]優(yōu)選地，工作模式為自同步觸發(fā)時(shí)，由FPGA芯片的內(nèi)部時(shí)鐘產(chǎn)生一路上升沿觸發(fā)多路延遲脈沖。
[0013]優(yōu)選地?cái)?shù)字同步機(jī)內(nèi)部的FPGA接收到串口參數(shù)后，下發(fā)控制每路延時(shí)輸出電路的延時(shí)時(shí)間和脈沖寬度參數(shù)。
[0014]優(yōu)選地，所述FPGA控制時(shí)序模塊包括依次電連接串口收發(fā)模塊、處理控制模塊、并串轉(zhuǎn)換模塊和高速串行差分輸出引腳，所述處理控制模塊還與觸發(fā)接收模塊相連接。
[0015]優(yōu)選地，所述串口收發(fā)模塊接收到串口傳輸來(lái)的脈沖延時(shí)參數(shù)、脈沖寬度參數(shù)以及觸發(fā)模式，發(fā)送給所述處理控制模塊，所述處理控制模塊完成對(duì)觸發(fā)模塊的設(shè)置，并根據(jù)每路脈沖的數(shù)據(jù)參數(shù)計(jì)算和設(shè)置所述并串轉(zhuǎn)換模塊參數(shù)的，控制所述并串轉(zhuǎn)換模塊，通過(guò)FPGA專業(yè)高速串行差分輸出引腳輸出4GHz高速串行差分延時(shí)同步脈沖信號(hào)。
[0016]本發(fā)明的技術(shù)方案具有以下有益效果:
本發(fā)明提供一種基于FPGA尚速串彳丁總線的納秒級(jí)數(shù)字同步機(jī)，具有以下優(yōu)點(diǎn):
(1)極大的減少了裝置的體積。這種方法實(shí)現(xiàn)的電路板所用元器件少，主要器件就是FPGA芯片，外圍電路元器件極少，這樣實(shí)現(xiàn)的電路板體積很小，尤其是對(duì)多路(多通道)的同步機(jī)的實(shí)現(xiàn)具有很大的優(yōu)勢(shì)，同時(shí)對(duì)安裝空間有要求的設(shè)備特別適用；
(2)延時(shí)范圍很寬?？梢詮腛到分鐘量級(jí)，而且延時(shí)精度不發(fā)生變化，達(dá)到的技術(shù)指標(biāo)為1ns，延時(shí)范圍為O—分鐘量級(jí)，可以任意設(shè)置，設(shè)置的延時(shí)可用上位機(jī)軟件通過(guò)數(shù)字同步機(jī)的串口通信設(shè)置延時(shí)參數(shù)。
[0017](3)每路輸出的脈沖寬度可以改變，脈寬的變化范圍從20ns?分鐘量級(jí)，實(shí)際設(shè)置到脈寬到幾十分鐘量級(jí)沒(méi)問(wèn)題?？梢赃m用于對(duì)不同脈沖寬度有要求的設(shè)備中，進(jìn)行脈寬調(diào)試。脈寬參數(shù)可通過(guò)用上位機(jī)軟件通過(guò)數(shù)字同步機(jī)的串口通信設(shè)置延時(shí)參數(shù)。
[0018](4)本發(fā)明的數(shù)字同步機(jī)有兩種工作方式:自觸發(fā)和外觸發(fā)方式。自觸發(fā)是數(shù)字同步機(jī)內(nèi)部的FPGA產(chǎn)生基準(zhǔn)觸發(fā)脈沖，其他脈沖以此脈沖為基準(zhǔn)按照不同的延時(shí)產(chǎn)生;外觸發(fā)方式是數(shù)字同步機(jī)內(nèi)部的FPGA接收外部的觸發(fā)脈沖作為基準(zhǔn)，然后按照設(shè)置的延時(shí)依次觸發(fā)其他脈沖。
[0019](5)在有強(qiáng)福射、強(qiáng)電磁干擾環(huán)境下，輸出通道可米用全光纖傳輸。
【附圖說(shuō)明】
[0020]下面通過(guò)附圖和實(shí)施例，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
[0021]圖1是本發(fā)明基于FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)的結(jié)構(gòu)框圖；
圖2是本發(fā)明基于FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)的FPGA內(nèi)部結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0022]為了清楚了解本發(fā)明的技術(shù)方案，將在下面的描述中提出其詳細(xì)的結(jié)構(gòu)。顯然，本發(fā)明實(shí)施例的具體施行并不足限于本領(lǐng)域的技術(shù)人員所熟悉的特殊細(xì)節(jié)。本發(fā)明的優(yōu)選實(shí)施例詳細(xì)描述如下，除詳細(xì)描述的這些實(shí)施例外，還可以具有其他實(shí)施方式。
[0023]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步詳細(xì)說(shuō)明。
[0024]本發(fā)明是針對(duì)多臺(tái)裝置在很寬的延時(shí)范圍內(nèi)高精度同步及脈寬調(diào)制而提供的一種基于FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)，結(jié)合圖1，所述數(shù)字同步機(jī)包括依次電連接的觸發(fā)信號(hào)模塊、信號(hào)隔離模塊、FPGA控制時(shí)序模塊、信號(hào)轉(zhuǎn)換模塊和脈沖信號(hào)輸出模塊，所述FPGA控制時(shí)序模塊通過(guò)422串口模塊與上位機(jī)相連接，該數(shù)字同步機(jī)通過(guò)串行通信口RS422與外部計(jì)算機(jī)(上位機(jī))通信，外部計(jì)算機(jī)通過(guò)應(yīng)用軟件設(shè)置各個(gè)通道產(chǎn)生觸發(fā)脈沖的延時(shí)和脈寬?；贔PGA高速串行總線的ns高精度延時(shí)電路可以輸出多路ns級(jí)延時(shí)同步信號(hào)。
[0025]工作方式可以采用外同步和自同步觸發(fā)兩種工作模式，在外同步觸發(fā)工作模式，外部輸入一路觸發(fā)信號(hào)作為基準(zhǔn)，其他所有通道的輸出脈沖在輸入觸發(fā)信號(hào)脈沖的上升沿觸發(fā);而在自同步觸發(fā)工作模式，由FPGA芯片的內(nèi)部時(shí)鐘產(chǎn)生一路上升沿觸發(fā)多路延遲脈沖。
[0026]數(shù)字同步機(jī)內(nèi)部的FPGA接收到串口參數(shù)后，下發(fā)控制每路延時(shí)輸出電路的延時(shí)時(shí)間和脈沖寬度參數(shù)。根據(jù)每路脈沖的數(shù)據(jù)參數(shù)計(jì)算和設(shè)置并串轉(zhuǎn)換模塊參數(shù)，控制并串轉(zhuǎn)換模塊輸出4G高速串行差分延時(shí)同步脈沖信號(hào)，然后通過(guò)信號(hào)轉(zhuǎn)換模塊轉(zhuǎn)換為單端信號(hào)，輸出多路延時(shí)同步脈沖。
[0027]在FPGA控制時(shí)序模塊內(nèi)部，結(jié)合圖2，所述FPGA控制時(shí)序模塊包括依次電連接的串口收發(fā)模塊、處理控制模塊、并串轉(zhuǎn)換模塊和專業(yè)高速串行差分輸出引腳，所述處理控制模塊還與觸發(fā)接收模塊相連接。串口模塊接收到串口傳輸來(lái)的脈沖延時(shí)參數(shù)、脈沖寬度參數(shù)以及觸發(fā)模式，發(fā)送給處理控制模塊，處理控制模塊完成對(duì)觸發(fā)模塊的設(shè)置，并根據(jù)每路脈沖的數(shù)據(jù)參數(shù)計(jì)算和設(shè)置并串轉(zhuǎn)換模塊參數(shù)，控制并串轉(zhuǎn)換模塊，通過(guò)FPGA專業(yè)高速串行差分輸出弓I腳輸出4GHz高速串行差分延時(shí)同步脈沖信號(hào)。
[0028]采用上述技術(shù)方案，極大的減少了裝置的體積。這種方法實(shí)現(xiàn)的電路板所用元器件少，主要器件就是FPGA芯片，外圍電路元器件極少，這樣實(shí)現(xiàn)的電路板體積很小，尤其是對(duì)多路(多通道)的同步機(jī)的實(shí)現(xiàn)具有很大的優(yōu)勢(shì)，同時(shí)對(duì)安裝空間有要求的設(shè)備特別適用;延時(shí)范圍很寬:可以從O到分鐘量級(jí)，而且延時(shí)精度不發(fā)生變化，達(dá)到的技術(shù)指標(biāo)為1ns，延時(shí)范圍為O—分鐘量級(jí)，可以任意設(shè)置，設(shè)置的延時(shí)可用上位機(jī)軟件通過(guò)數(shù)字同步機(jī)的串口通信設(shè)置延時(shí)參數(shù);每路輸出的脈沖寬度可以改變，脈寬的變化范圍從20ns?分鐘量級(jí)，實(shí)際設(shè)置到脈寬到幾十分鐘量級(jí)沒(méi)問(wèn)題?？梢赃m用于對(duì)不同脈沖寬度有要求的設(shè)備中，進(jìn)行脈寬調(diào)試。脈寬參數(shù)可通過(guò)用上位機(jī)軟件通過(guò)數(shù)字同步機(jī)的串口通信設(shè)置延時(shí)參數(shù);本發(fā)明的數(shù)字同步機(jī)有兩種工作方式:自同步觸發(fā)和外同步觸發(fā)方式。自同步觸發(fā)是數(shù)字同步機(jī)內(nèi)部的FPGA產(chǎn)生基準(zhǔn)觸發(fā)脈沖，其他脈沖以此脈沖為基準(zhǔn)按照不同的延時(shí)產(chǎn)生；外同步觸發(fā)方式是數(shù)字同步機(jī)內(nèi)部的FPGA接收外部的觸發(fā)脈沖作為基準(zhǔn)，然后按照設(shè)置的延時(shí)依次觸發(fā)其他脈沖;在有強(qiáng)輻射、強(qiáng)電磁干擾環(huán)境下，輸出通道可采用全光纖傳輸。
[0029]最后應(yīng)當(dāng)說(shuō)明的是:以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案而非對(duì)其限制，盡管參照上述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，所屬領(lǐng)域的普通技術(shù)人員依然可以對(duì)本發(fā)明的【具體實(shí)施方式】進(jìn)行修改或者等同替換，這些未脫離本發(fā)明精神和范圍的任何修改或者等同替換，均在申請(qǐng)待批的權(quán)利要求保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)，其特征在于，所述數(shù)字同步機(jī)包括依次電連接的觸發(fā)信號(hào)模塊、信號(hào)隔離模塊、FPGA控制時(shí)序模塊、信號(hào)轉(zhuǎn)換模塊和脈沖信號(hào)輸出模塊，所述FPGA控制時(shí)序模塊通過(guò)422串口模塊與上位機(jī)相連接。2.根據(jù)權(quán)利要求1所述的FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)，其特征在于，所述上位機(jī)通過(guò)應(yīng)用軟件設(shè)置各個(gè)通道產(chǎn)生觸發(fā)脈沖的延時(shí)和脈寬。3.根據(jù)權(quán)利要求2所述的FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)，其特征在于，所述基于FPGA高速串行總線的數(shù)字同步機(jī)輸出多路ns級(jí)延時(shí)同步信號(hào)。4.根據(jù)權(quán)利要求1所述的FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)，其特征在于，所述基于FPGA高速串行總線的數(shù)字同步機(jī)的工作模式包括外同步觸發(fā)和自同步觸發(fā)兩種。5.根據(jù)權(quán)利要求4所述的FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)，其特征在于，工作模式為外同步觸發(fā)時(shí)，外部輸入一路觸發(fā)信號(hào)為基準(zhǔn)，其他所有通道的輸出脈沖在輸入觸發(fā)信號(hào)脈沖的上升沿觸發(fā)。6.根據(jù)權(quán)利要求4所述的FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)，其特征在于，工作模式為自同步觸發(fā)時(shí)，由FPGA芯片的內(nèi)部時(shí)鐘產(chǎn)生一路上升沿觸發(fā)多路延遲脈沖。7.根據(jù)權(quán)利要求5或者6所述的FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)，其特征在于，所述數(shù)字同步機(jī)內(nèi)部的FPGA接收到串口參數(shù)后，下發(fā)控制每路延時(shí)輸出電路的延時(shí)時(shí)間和脈沖寬度參數(shù)。8.根據(jù)權(quán)利要求7所述的FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)，其特征在于，所述FPGA控制時(shí)序模塊包括依次電連接的串口收發(fā)模塊、處理控制模塊、并串轉(zhuǎn)換模塊和專業(yè)高速串行差分輸出引腳，所述處理控制模塊還與觸發(fā)接收模塊相連接。9.根據(jù)權(quán)利要求8述的FPGA高速串行總線的納秒級(jí)數(shù)字同步機(jī)，其特征在于，所述串口收發(fā)模塊接收到串口傳輸來(lái)的脈沖延時(shí)參數(shù)、脈沖寬度參數(shù)以及觸發(fā)模式，發(fā)送給所述處理控制模塊，所述處理控制模塊完成對(duì)觸發(fā)模塊的設(shè)置，并根據(jù)每路脈沖的數(shù)據(jù)參數(shù)計(jì)算和設(shè)置所述并串轉(zhuǎn)換模塊參數(shù)的，控制所述并串轉(zhuǎn)換模塊，通過(guò)FPGA專業(yè)高速串行差分輸出弓I腳輸出4GHz高速串行差分延時(shí)同步脈沖信號(hào)。
【文檔編號(hào)】H03K5/131GK105827222SQ201610330118
【公開日】2016年8月3日
【申請(qǐng)日】2016年5月18日
【發(fā)明人】卓紅艷, 劉志強(qiáng), 孟凡寶, 胡進(jìn)光, 葛成良, 彭文, 張家如
【申請(qǐng)人】中國(guó)工程物理研究院應(yīng)用電子學(xué)研究所