數(shù)據(jù)再生電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種在進行伺服單元等單元之間的通信時，為了消除各單元的控制時鐘的頻率偏差的影響，而分離疊加于通信數(shù)據(jù)上的時鐘，并進行數(shù)據(jù)的采樣的數(shù)據(jù)再生電路(data recovery circuit)。
【背景技術(shù)】
[0002]在進行單元之間的通信時，為了消除各單元的控制時鐘的頻率偏差的影響，有時使用如下時鐘數(shù)據(jù)再生電路:分離疊加于通信數(shù)據(jù)上的時鐘并進行數(shù)據(jù)的采樣的數(shù)據(jù)再生電路。在 ASIC (applicat1n specific integrated circuit，專用集成電路)中包括時鐘數(shù)據(jù)再生電路的情況下，時鐘數(shù)據(jù)再生電路是由ASIC供應商專有設(shè)計。因此，在生成通信頻率不同的新ASIC的情況下，需要重新設(shè)計時鐘數(shù)據(jù)再生電路，從而開發(fā)時間變長。另外，ASIC是特定用途的集成電路，因此是設(shè)計專門成對某用途發(fā)揮功能的集成電路(1C)。
[0003]作為解決該問題的手段，例如可以考慮使用日本特開2006-262165號公報所公開的過采樣型(oversampling type)數(shù)據(jù)再生電路。在這樣的數(shù)據(jù)再生電路中，錯開相位地準備多個比串行數(shù)據(jù)的傳輸速率低頻率的時鐘，通過在各個時鐘對串行數(shù)據(jù)進行采樣成為并行數(shù)據(jù)，能夠使所使用的時鐘的頻率下降，由此使數(shù)據(jù)再生電路的設(shè)計變得容易。
[0004]在這樣的過采樣型數(shù)據(jù)再生電路中，對于串行通信的串行數(shù)據(jù)1位(bit)，過采樣次數(shù)越多，越能夠細致地調(diào)整用于再生串行數(shù)據(jù)的采樣位置，從而能夠提高再生的精度。
[0005]然而，在上述日本特開2006-262165號公報所公開的過采樣型數(shù)據(jù)再生電路中，為了使對串行數(shù)據(jù)進行過采樣而得的并行數(shù)據(jù)的邊緣位置不從上次的邊緣位置發(fā)生大變化，需要使串行通信的數(shù)據(jù)速率相對于過采樣電路輸出的并行數(shù)據(jù)的頻率是整數(shù)倍(例如，對串行通信的2位進行過采樣而輸出為1次并行數(shù)據(jù))。因此存在如下問題:在決定了并行數(shù)據(jù)的位數(shù)的情況下，會限制能夠使用的過采樣頻率數(shù)，而不能使過采樣次數(shù)為最大。
[0006]圖9是說明以往的數(shù)據(jù)再生電路的圖。數(shù)據(jù)再生電路30具備過采樣部31、邊緣檢測部32、采樣時鐘選擇部33、相位比較部34以及數(shù)據(jù)采樣部35。
[0007]過采樣部31將通過串行通信接收到的數(shù)據(jù)以比串行數(shù)據(jù)的通信速率高頻的時鐘進行采樣，輸出η位的并行數(shù)據(jù)(pdata)和所述時鐘的I/η頻率的時鐘(rclk)。
[0008]在圖10所示的例子中，過采樣部31以串行通信的數(shù)據(jù)速率6倍的頻率進行過采樣，將串行通信數(shù)據(jù)的2位輸出為12位的并行數(shù)據(jù)(pdata)。
[0009]邊緣檢測部32檢測過采樣部31輸出的并行數(shù)據(jù)(pdata)的邊緣位置。采樣時鐘選擇部33根據(jù)相位比較部34輸出的相位控制信號(cntdn、cntup)，從預先準備的smpl_clkl?smpl_clk6中選擇采樣時鐘。在沒有相位控制信號(表示相位變化(增加)的信號cntdn、表不相位變化(減少)的信號cntup)的輸入的情況下，輸出與上次相同的米樣時鐘，另一方面，在輸入了相位控制信號(cntdn、cntup)的情況下，與該輸入的信號對應地輸出大一個或小一個的采樣時鐘。
[0010]相位比較部34比較由邊緣檢測部32實際檢測出的邊緣位置(edgdata)與當前的采樣時鐘(smple_clk)的邊緣位置，輸出相位控制信號(cntdn、cntup)。
[0011]在數(shù)據(jù)采樣部35中，使用由過采樣部31輸出的并行數(shù)據(jù)(pdata)和由采樣時鐘選擇部33輸出的采樣時鐘(smple_Clk)來提取再生數(shù)據(jù)并進行輸出。
[0012]在數(shù)據(jù)再生電路30中，為了使采樣時鐘選擇部33選擇采樣時鐘，而需要不會過采樣部31輸出的并行數(shù)據(jù)(pdata)的邊緣位置從上次的邊緣位置發(fā)生較大變化。因此，需要使串行通信的數(shù)據(jù)速率成為由過采樣部31輸出的并行數(shù)據(jù)的頻率的整數(shù)倍。在并行數(shù)據(jù)(pdata)為12位的情況下，在過采樣時鐘中最高可以使用串行通信的數(shù)據(jù)速率的12倍頻率。但是，在因設(shè)置保持時間(setup hold time)等問題而導致無法以該頻率構(gòu)成過采樣部31的電路時，過采樣時鐘(elk)就會為串行通信的數(shù)據(jù)速率6倍的頻率，并且在即使這樣也無法構(gòu)成的情況下，就會為4倍的頻率，從而存在無法自由選擇過采樣時鐘(elk)頻率的問題。
[0013]另一方面，在ASIC或FPGA (FPGA為制造后可以由購買者或設(shè)計者設(shè)定結(jié)構(gòu)的集成電路)中準備了一般普及的吉比特以太網(wǎng)(Gigabit Ethernet，注冊商標)等高速通信的IP核，具有簡單容易地增加過采樣次數(shù)的手段。

【發(fā)明內(nèi)容】

[0014]因此，本發(fā)明是鑒于上述以往技術(shù)的問題點而提出的，其目的是提供一種數(shù)據(jù)再生電路，能夠在串行數(shù)據(jù)的通信速率與由過采樣電路輸出的并行數(shù)據(jù)的頻率之間沒有依存性地、通過使過采樣時鐘為最大頻率來提高電路的精度。
[0015]為了達成上述目的，本發(fā)明通過高速通信IP對通過串行通信接收到的數(shù)據(jù)進行過采樣，根據(jù)得到的并行數(shù)據(jù)檢測邊緣位置，并預測下個邊緣何時出現(xiàn)，比較該預測出的邊緣位置與實際接收的邊緣位置，進行并行數(shù)據(jù)的采樣位置的調(diào)整。
[0016]本發(fā)明的數(shù)據(jù)再生電路是對串行數(shù)據(jù)進行采樣來再生數(shù)據(jù)的電路，該數(shù)據(jù)再生電路具備:過采樣部，其將通過串行通信接收到的串行數(shù)據(jù)以如下時鐘進行采樣，輸出η位的并行數(shù)據(jù)和所述時鐘的I/η頻率的時鐘，其中，η為2以上的整數(shù)，所述時鐘具有比所述串行數(shù)據(jù)的通信速率高的頻率；邊緣檢測部，其檢測所述并行數(shù)據(jù)的邊緣位置，并將檢測出的邊緣位置作為邊緣數(shù)據(jù)來輸出；邊緣位置計算部，其根據(jù)由相位比較部輸出的相位控制信號預測由所述過采樣部輸出的下個所述并行數(shù)據(jù)的邊緣位置，并將該預測出的下個邊緣位置作為邊緣預測位置數(shù)據(jù)來輸出，并且將從所述邊緣預測位置數(shù)據(jù)偏移了半相位的數(shù)據(jù)作為采樣位置數(shù)據(jù)來輸出；相位比較部，其比較由所述邊緣檢測部輸出的所述邊緣數(shù)據(jù)與由所述邊緣位置計算部輸出的所述邊緣預測位置數(shù)據(jù)，并輸出相位控制信號；以及數(shù)據(jù)采樣部，其使用由所述邊緣位置計算部輸出的所述采樣位置數(shù)據(jù)的信息，從由所述過采樣部輸出的并行數(shù)據(jù)中提取數(shù)據(jù)，并將提取出的數(shù)據(jù)作為再生數(shù)據(jù)與表示該再生數(shù)據(jù)的有效性的數(shù)據(jù)使能一起輸出。
[0017]根據(jù)本發(fā)明，即使串行數(shù)據(jù)的通信速率相對于由過采樣電路輸出的并行數(shù)據(jù)的頻率不是整數(shù)倍，也能夠進行串行數(shù)據(jù)的再生，因此能夠使過采樣時鐘為最大頻率，提高數(shù)據(jù)再生電路的精度。
[0018]所述數(shù)據(jù)再生電路可以在該過采樣部中使用高速通信的IP核。根據(jù)該實施方式，在以高頻率動作，且很難調(diào)整定時的過采樣電路中使用既設(shè)計的高速通信的IP，因此使ASIC的開發(fā)變得容易。
[0019]根據(jù)本發(fā)明，串行數(shù)據(jù)的通信速率相對于由過采樣電路輸出的并行數(shù)據(jù)的頻率可以不是整數(shù)倍，因此能夠提供一種能夠使過采樣時鐘為最大頻率，提高電路的精度的數(shù)據(jù)再生電路。
【附圖說明】
[0020]參照附圖對以下的實施例進行說明，從而使本發(fā)明的上述以及其他目的和特征變得更加明確。
[0021]圖1是說明本發(fā)明的數(shù)據(jù)再生電路的一方式的框圖。
[0022]圖2是說明圖1的數(shù)據(jù)再生電路中的過采樣部的動作例的圖。
[0023]圖3是說明圖1的數(shù)據(jù)再生電路中的邊緣檢測部的動作例的圖。
[0024]圖4是表示圖1的數(shù)據(jù)再生電路中的邊緣位置計算部在邊緣位置的計算中所使用的環(huán)形緩沖區(qū)的圖。
[0025]圖5是說明圖1的數(shù)據(jù)再生電路中的邊緣位置計算部的動作例的圖。
[0026]圖6是表示圖1的相位比較部為了執(zhí)行相位比較而使用的兩個邏輯電路和計數(shù)器的圖。
[0027]圖7是說明圖1的數(shù)據(jù)再生電路中的相位比較部的動作例的圖。
[0028]圖8是說明圖1的數(shù)據(jù)再生電路中的數(shù)據(jù)采樣部的動作例的圖。
[0029]圖9是說明以往的數(shù)據(jù)再生電路的框圖。
[0030]圖10是說明圖9的數(shù)據(jù)再生電路中的過采樣部的動作的圖。
【具體實施方式】
[0031]使用圖1說明本發(fā)明的數(shù)據(jù)再生電路的一方式。
[0032]數(shù)據(jù)再生電路10具備過采樣部11、邊緣檢測部12、邊緣位置計算部13、相位比較部14以及數(shù)據(jù)采樣部15。
[0033]過采樣部11將通過串行通信接收到的數(shù)據(jù)(sdata)以比串行數(shù)據(jù)的通信速率高頻率的時鐘即過采樣時鐘(elk)進行采樣，輸出η位的并行數(shù)據(jù)(pdata)和所述時鐘的1/η頻率的時鐘(rclk)。在此，“η”為2以上的整數(shù)。該過采樣部11也可以是ASIC供應商、FPGA制造商所持有的吉比特以太網(wǎng)(注冊商標)等高速通信IP。過采樣部11以外的電路通過過采樣部11輸出的I/η頻率的時鐘(rclk)進行動作。
[0034]邊緣檢測部12檢測過采樣部11