N)確定的計(jì)算規(guī)則，尤其是根據(jù)多項(xiàng)式 函1來獲知控制值序列的控制值（wD，p作 為測(cè)量值序列的其中至少一個(gè)數(shù)字測(cè)量值（Xu)的函數(shù)的函數(shù)值、尤其是線性的函數(shù)的函 數(shù)值。12. 根據(jù)權(quán)利要求11所述的變送器電路，其中，所述微處理器被設(shè)置成用于基于控制 值序列（wD)和電流值序列（iD)，尤其是基于存儲(chǔ)的控制值（Wu)以及存儲(chǔ)的數(shù)字電流值 (Iru)根據(jù)所述電流接口依賴于數(shù)字控制值（Wu)調(diào)節(jié)靜態(tài)電流強(qiáng)度水平時(shí)所依據(jù) 的當(dāng)前的特性曲線函數(shù)校正上述計(jì)算規(guī)則，尤其是以如下方式，即，使當(dāng)前的特性曲線函數(shù) 與之前針對(duì)所述電流接口獲知的特性曲線函數(shù)的偏差被補(bǔ)償。13. 根據(jù)前述權(quán)利要求中任一項(xiàng)所述的變送器電路，其中，所述變送器電路被設(shè)置成用 于基于控制值序列和電流值序列至少有時(shí)檢驗(yàn)靜態(tài)電流強(qiáng)度水平（In)與為之預(yù)定的控制 值（Wu)是否一致，或者靜態(tài)電流強(qiáng)度水平與為之預(yù)定的控制值（Wu)偏差多少。14. 根據(jù)權(quán)利要求11至13中任一項(xiàng)所述的變送器電路，其中，所述微處理器被設(shè)置成 用于有時(shí)，在確定靜態(tài)電流強(qiáng)度水平（IX，P與為之預(yù)定的控制值（Wu)有偏差之后，或者在 確定所述電流接口依賴于數(shù)字控制值（Wu)調(diào)節(jié)靜態(tài)電流強(qiáng)度水平時(shí)所依據(jù)的當(dāng)前 的特性曲線函數(shù)與之前針對(duì)所述電流接口獲知的特性曲線函數(shù)有偏差之后，獲知針對(duì)其中 至少一個(gè)瞬時(shí)有效但仍要替換的系數(shù)（AMG{Ap. ...、AN})的至少一個(gè)替換系數(shù)（A'M)。15. 根據(jù)權(quán)利要求7至14中任一項(xiàng)所述的變送器電路，其中，所述變送器電路被設(shè)置 成用于由于所述變送器電路或者說所述數(shù)字測(cè)量信號(hào)的干擾，并且/或者由于位于測(cè)量范 圍之外的被測(cè)變量，并且/或者由于其中至少一個(gè)靜態(tài)電流強(qiáng)度水平與為之預(yù)定的 控制值（WD，j)的不允許地高的偏差而短時(shí)間地以特殊運(yùn)行模式運(yùn)行，在所述特殊運(yùn)行模式 中，由所述微處理器在控制輸出端上輸出、尤其是僅輸出如下控制值，所述控制值命令所述 電流接口調(diào)節(jié)信號(hào)電流的電流強(qiáng)度Ix，從而使靜態(tài)電流強(qiáng)度水平位于預(yù)定的測(cè)量區(qū) 間AI12之外。16. 根據(jù)權(quán)利要求14和15所述的變送器電路，其中，所述微處理器被設(shè)置成用于在 特殊運(yùn)行模式中獲知替換系數(shù)（A'M)，尤其是以如下方式，S卩，為了獲知至少一個(gè)替換系數(shù) (A'M)，由微處理器輸出至少兩個(gè)彼此不同的控制值，其中至少一個(gè)控制值命令所述電流接 口調(diào)節(jié)信號(hào)電流的電流強(qiáng)度Ix，從而使附屬的靜態(tài)電流強(qiáng)度水平位于兩個(gè)邊界電流強(qiáng)度 Ii、I2中最小的那個(gè)之下，并且/或者其中至少一個(gè)控制值命令所述電流接口調(diào)節(jié)信號(hào)電流 的電流強(qiáng)度Ix，從而使附屬的靜態(tài)電流強(qiáng)度水平位于兩個(gè)邊界電流強(qiáng)度Ip12中最大的那 個(gè)之上。17. 根據(jù)上一權(quán)利要求所述的變送器電路，其中，所述微處理器被設(shè)置成用于尤其是自 動(dòng)地或從外部控制地從正常運(yùn)行模式變換至特殊運(yùn)行模式，以便獲知替換系數(shù)（A'M)，尤其 是以如下方式，即，為了獲知所述至少一個(gè)替換系數(shù)（A'M)，由微處理器輸出至少兩個(gè)彼此 不同的控制值，其中每個(gè)控制值命令所述電流接口調(diào)節(jié)信號(hào)電流的電流強(qiáng)度Ix，從而使相 應(yīng)附屬的靜態(tài)電流強(qiáng)度水平（IX，P位于測(cè)量區(qū)間A112之外。18. 根據(jù)權(quán)利要求15至17中任一項(xiàng)所述的變送器電路，其中，所述變送器電路被設(shè)置 成用于尤其是自動(dòng)地和/或通過微處理器控制地由正常運(yùn)行模式變換至特殊運(yùn)行模式。19. 根據(jù)權(quán)利要求15至18中任一項(xiàng)所述的變送器電路， -其中，所述微處理器被設(shè)置成用于為了獲知所述至少一個(gè)替換系數(shù)（A'M)，在控制輸 出端上輸出如下控制值，所述控制值命令所述電流接口將信號(hào)電流的電流強(qiáng)度一調(diào)節(jié)至位 于測(cè)量區(qū)間的兩個(gè)邊界電流強(qiáng)度中最小的那個(gè)之下的，尤其是為3. 6mA或更小的靜態(tài)電流 強(qiáng)度水平（Id);并且/或者 -其中，所述微處理器被設(shè)置成用于為了獲知所述至少一個(gè)替換系數(shù)（A'M)，在控制輸 出端上輸出如下控制值，所述控制值命令所述電流接口將信號(hào)電流的電流強(qiáng)度一調(diào)節(jié)至位 于測(cè)量區(qū)間的兩個(gè)邊界電流強(qiáng)度中最大的那個(gè)之上的，尤其是為21mA或更大的靜態(tài)電流 強(qiáng)度水平（Ix，j)。20. 根據(jù)權(quán)利要求11至19中任一項(xiàng)所述的變送器電路，其中，所述微處理器被設(shè)置成 用于不僅基于至少一個(gè)在第一時(shí)間點(diǎn)（tp上根據(jù)由上述瞬時(shí)有效的系數(shù)（心......AN)確 定的計(jì)算規(guī)則獲知的、在控制輸出端上輸出的第一控制值（WD，j)以及至少一個(gè)隨 后由所述電流接口在其電流信號(hào)輸出端（IuJ輸出的第一數(shù)字電流值（Iru)，而且還基于 至少一個(gè)在第二時(shí)間點(diǎn)（t#)上根據(jù)由上述瞬時(shí)有效的系數(shù)％......AN)確定的計(jì)算規(guī) 則獲知的、在控制輸出端（I&bJ上輸出的與所述第一控制值（Wu)不同的第二控制值 (WD，j+1)以及至少一個(gè)隨后由所述電流接口在其電流信號(hào)輸出端（ID()Ut)輸出的第二數(shù)字電 流值（Iru+J來獲知針對(duì)其中至少一個(gè)瞬時(shí)有效但仍要替換的系數(shù)（Amg{Ai......AN})的 至少一個(gè)替換系數(shù)（A'M)。21. 根據(jù)上一權(quán)利要求所述的變送器電路，其中，所述微處理器被設(shè)置成用于在使用 所述至少一個(gè)替換系數(shù)（A'M-AM)替代所述要替換的系數(shù)（AM)的情況下生成控制值序列 (wD) 〇22. 根據(jù)權(quán)利要求20或21所述的變送器電路，其中，所述微處理器被設(shè)置成用于 -在使用第一控制值（Wu)和第一數(shù)字電流值（In)的情況下，以及在使用第二控制值 (WmJ和第二數(shù)字電流值（Id，#)的情況下，根據(jù)如下針對(duì)替換系數(shù)的第一計(jì)算規(guī)則獲知 針對(duì)第一要替換的系數(shù)（AiG{Ap....、AN})的替換系數(shù)（A\):以及根據(jù)如下針對(duì)替換系數(shù)的第二計(jì)算規(guī)則獲知針對(duì)第二要替換的系數(shù) (A2g{A:......AJ)的替換系數(shù)（A'2):-并且隨后不僅在使用所述第一替換系數(shù)（A'Ai)替代所述第一要替換的系數(shù)（AJ的情況下，而且在使用所述第二替換系數(shù)（A'2-A2)替代所述第二要替換的系數(shù)（A2)的情 況下，生成控制值序列（wD)。23. 根據(jù)前述權(quán)利要求中任一項(xiàng)所述的變送器電路，其中，所述微處理器被設(shè)置成用 于獲知控制值序列的控制值（Wu)作為測(cè)量值序列的其中一個(gè)數(shù)字測(cè)量值（Xu)的線性函 數(shù)，即基于由正好兩個(gè)預(yù)定的瞬時(shí)有效的系數(shù)（ApA2)確定的多項(xiàng)式次數(shù)為N-l= 1的多項(xiàng) 式函數(shù)24. 根據(jù)權(quán)利要求7至23中任一項(xiàng)所述的變送器電路，其中，所述變送器電路被設(shè)置成 用于以開始運(yùn)轉(zhuǎn)模式運(yùn)行，在所述開始運(yùn)轉(zhuǎn)模式中首先啟動(dòng)所述微處理器。25. 根據(jù)權(quán)利要求24所述的變送器電路，其中，所述微處理器被設(shè)置成用于在所述開 始運(yùn)轉(zhuǎn)模式期間檢驗(yàn)、尤其是自動(dòng)地檢驗(yàn)所述電流接口。26. 根據(jù)權(quán)利要求24所述的變送器電路，其中，所述微處理器被設(shè)置成用于在所述開 始運(yùn)轉(zhuǎn)模式期間檢驗(yàn)、尤其是自動(dòng)地檢驗(yàn)所述電流接口，其方式是，在控制輸出端上輸出帶 電零控制值，即如下控制值，所述控制值命令所述電流接口調(diào)節(jié)信號(hào)電流的電流強(qiáng)度Ix，從 而使附屬的靜態(tài)電流強(qiáng)度水平相應(yīng)于與兩個(gè)邊界電流強(qiáng)度L、12中最小的那個(gè)相當(dāng) 的、尤其是小于4mA并且大于3. 6mA的帶電零值，即將變送器電路的導(dǎo)電零點(diǎn)信號(hào)化的電流 強(qiáng)度。27. 根據(jù)上一權(quán)利要求所述的變送器電路，其中，所述微處理器被設(shè)置成用于在所述開 始運(yùn)轉(zhuǎn)模式下自動(dòng)地檢驗(yàn)所述電流接口，其方式是，尤其是在稍晚的時(shí)間點(diǎn)上，或者說在所 述微處理器已經(jīng)讀入至少一個(gè)與帶電零控制值相當(dāng)?shù)臄?shù)字電流值之后，輸出與所述帶電零 控制值不同的控制值，該控制值命令所述電流接口調(diào)節(jié)信號(hào)電流的電流強(qiáng)度Ix，從而使附 屬的靜態(tài)電流強(qiáng)度水平（In)與位于兩個(gè)邊界電流強(qiáng)度Ii、I2*最小的那個(gè)之上的電流值， 尤其是大于20. 5mA并且小于23mA的警告電流值相當(dāng)。28. 根據(jù)上一權(quán)利要求所述的變送器電路，其中，所述微處理器被設(shè)置成用于在所述開 始運(yùn)轉(zhuǎn)模式期間自動(dòng)地檢驗(yàn)所述電流接口， -其方式是，借助所述帶電零控制值，借助至少一個(gè)與上述帶電零控制值相當(dāng)?shù)臄?shù)字電 流值，借助與所述帶電零控制值不同的控制值以及借助至少一個(gè)與上述控制值相當(dāng)?shù)臄?shù)字 電流值來獲知所述電流接口依賴于數(shù)字控制值（Wu)調(diào)節(jié)靜態(tài)電流強(qiáng)度水平時(shí)所依 據(jù)的當(dāng)前的特性曲線函數(shù)，并且將其與為之預(yù)定的特性曲線函數(shù)進(jìn)行比較，并且/或者 -其方式是，借助微計(jì)算機(jī)不僅獲知所述帶電零控制值與所述附屬的數(shù)字電流值之間 的偏差，而且還獲知其他與所述帶電零控制值不同的控制值與所述附屬的數(shù)字電流值之間 的偏差，并且隨后確定這兩個(gè)獲知的偏差中的每一個(gè)是否位于為之預(yù)定的、代表允許的偏 差的公差范圍之內(nèi)或者說之外。29. 根據(jù)前述權(quán)利要求中任一項(xiàng)所述的變送器電路，所述變送器電路還包括持久數(shù)據(jù) 存儲(chǔ)器（EEPROM)。30. 根據(jù)權(quán)利要求29結(jié)合權(quán)利要求14至28中任一項(xiàng)所述的變送器電路，其中，所述微 處理器被設(shè)置成用于將至少一個(gè)替換系數(shù)（A'M)和/或至少一個(gè)控制值（wD，p以及至少一 個(gè)附屬的數(shù)字電流值（Iru)和/或控制值（Wu)與附屬的數(shù)字電流值（Iu)之間的偏差非 易失性地存儲(chǔ)在數(shù)據(jù)存儲(chǔ)器中，尤其是連同與存儲(chǔ)器的時(shí)間點(diǎn)相對(duì)應(yīng)的時(shí)間值一起非易失 性地存儲(chǔ)在數(shù)據(jù)存儲(chǔ)器中。31. -種測(cè)量設(shè)備，所述測(cè)量設(shè)備包括： -測(cè)量傳感器（MA)，所述測(cè)量傳感器用于檢測(cè)隨時(shí)間改變的、尤其是在預(yù)定的測(cè)量范 圍內(nèi)隨時(shí)間改變的物理和/或化學(xué)被測(cè)變量（x)并且用于生成至少一個(gè)代表上述被測(cè)變量 (x)的時(shí)間變化曲線的模擬測(cè)量信號(hào)；以及 _與所述測(cè)量傳感器電聯(lián)接的、尤其是安裝在電子器件殼體（H)中的測(cè)量設(shè)備電子器 件（ME)，所述測(cè)量設(shè)備電子器件被設(shè)置成用于將所述模擬測(cè)量信號(hào)轉(zhuǎn)換為這種必然代表上 述被測(cè)變量（x)的時(shí)間變化曲線的數(shù)字測(cè)量信號(hào)（xD)，并且所述測(cè)量設(shè)備電子器件具有根 據(jù)權(quán)利要求1至30中任一項(xiàng)所述的變送器電路（Tr)。32. 根據(jù)權(quán)利要求31所述的測(cè)量設(shè)備，其中，所述測(cè)量設(shè)備電子器件具有 _第一聯(lián)接端子（P1)，所述第一聯(lián)接端子被設(shè)置成用于與鋪設(shè)在所述變送器電路之外 的第一聯(lián)接線路（L1)電連接；以及 _第二聯(lián)接端子（P2)，所述第二聯(lián)接端子被設(shè)置成用于與鋪設(shè)在所述變送器電路之外 的第二聯(lián)接線路（L2)電連接。33. 根據(jù)權(quán)利要求32所述的測(cè)量設(shè)備，其中，電流接口的電流輸出端具有兩個(gè)聯(lián)接電 極，在這兩個(gè)聯(lián)接電極中，第一聯(lián)接電極（II)與所述第一聯(lián)接端子（P1)電連接，而第二聯(lián) 接電極（12)與所述第二聯(lián)接端子（P2)電連接。34. 根據(jù)權(quán)利要求32至33中任一項(xiàng)所述的測(cè)量設(shè)備，所述測(cè)量設(shè)備還包括由微處理 器（UC)操控的顯示元件（HMI)，所述顯示元件用于顯示借助所述微處理器生成的測(cè)量值 以及用于顯示借助電流值和控制值形成的值對(duì)和/或電流值與控制值的偏差和/或用于顯 示變送器錯(cuò)誤（Err)。35. 根據(jù)權(quán)利要求32至34中任一項(xiàng)所述的測(cè)量設(shè)備，其中，所述測(cè)量設(shè)備電子器件具 有 _第三聯(lián)接端子（P3)，所述第三聯(lián)接端子被設(shè)置成用于與鋪設(shè)在所述變送器電路之外 的第三聯(lián)接線路（L3)電連接；以及 _第四聯(lián)接端子（P4)，所述第四聯(lián)接端子被設(shè)置成用于與鋪設(shè)在所述變送器電路之外 的第四聯(lián)接線路（L4)電連接。36. 根據(jù)權(quán)利要求31至35中任一項(xiàng)所述的測(cè)量設(shè)備，其中，所述測(cè)量設(shè)備電子器件還 包括具有輸入端和至少一個(gè)輸出端的能量供應(yīng)電路（ EV)，所述能量供應(yīng)電路被設(shè)置成用于 在上述輸出端上提供用于運(yùn)行微處理器（UC)和/或用于運(yùn)行電流接口（DCC)的有效電壓 (UN)〇37. 根據(jù)權(quán)利要求36和35所述的測(cè)量設(shè)備，其中，所述能量供應(yīng)電路的電壓輸入端具 有兩個(gè)聯(lián)接電極，在這兩個(gè)聯(lián)接電極中，第一聯(lián)接電極與所述第三聯(lián)接端子（P3)聯(lián)接，而 第二聯(lián)接電極與所述第四聯(lián)接端子（P4)聯(lián)接。38. 根據(jù)權(quán)利要求36所述的測(cè)量設(shè)備，其中，所述能量供應(yīng)電路（EV)被設(shè)置成用于引 導(dǎo)信號(hào)電流的至少一部分并將其用于提供用于運(yùn)行微處理器（yc)和/或用于運(yùn)行電流接 口（DCC)的有效電壓（uN)。
【專利摘要】變送器電路用于將代表隨時(shí)間改變的物理和/或化學(xué)被測(cè)變量(x)的時(shí)間變化曲線的數(shù)字測(cè)量信號(hào)(xD)轉(zhuǎn)換為依賴于上述數(shù)字測(cè)量信號(hào)的具有信號(hào)電流(ix)的模擬測(cè)量值信號(hào)，該信號(hào)電流的電流強(qiáng)度代表被測(cè)變量的測(cè)量值(X)。為此，變送器電路包括具有控制輸入端(Ictrl_in)、電流信號(hào)輸出端(I1、I2)和電流輸出端(ID_out)的電流接口。此外，變送器電路還包括微處理器，該微處理器具有針對(duì)數(shù)字測(cè)量信號(hào)(xD)的測(cè)量信號(hào)輸入端(xD_in)、與電流接口的電流信號(hào)輸出端(IIST_out)連接的電流信號(hào)輸入端(ID_in)和與電流接口的控制輸入端(Ictrl_in)連接的控制輸出端(Ictrl_out)。電流接口被設(shè)置成用于可以使信號(hào)電流流過電流輸出端，并且在此期間不僅將電流強(qiáng)度調(diào)節(jié)到與瞬時(shí)施加在控制輸入端(Ictrl_in)上的控制值(WD,j)相當(dāng)?shù)撵o態(tài)電流強(qiáng)度水平(Ix)，而且還在電流信號(hào)輸出端(IIST_out)上輸出電流值序列(iD)。此外，微處理器被設(shè)置成用于基于數(shù)字測(cè)量信號(hào)(XD)生成測(cè)量值序列，并且在此基礎(chǔ)上生成控制值序列(wD)并在控制輸出端上將其輸出，以及借助控制值序列(wD)和電流值序列(iD)監(jiān)控和/或檢驗(yàn)電流接口。
【IPC分類】H03M1/66, H03M1/06
【公開號(hào)】CN104956592
【申請(qǐng)?zhí)枴緾N201380072034
【發(fā)明人】安托萬·西蒙, 弗朗索瓦·克萊因
【申請(qǐng)人】恩德斯+豪斯流量技術(shù)股份有限公司
【公開日】2015年9月30日
【申請(qǐng)日】2013年11月25日
【公告號(hào)】DE102013100799A1, EP2936686A1, WO2014095247A1