專利名稱：相位差放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信號(hào)處理領(lǐng)域，更特別涉及檢測(cè)和放大信號(hào)之間的相位差。
在現(xiàn)代電子裝置中，經(jīng)常有必要在不同數(shù)字時(shí)鐘域的電路之間傳送數(shù)據(jù)。雖然在大多數(shù)情況下不同域中的時(shí)鐘完全不相關(guān)，但偶而這些時(shí)鐘由共同的基本時(shí)鐘生成或者具有可能用來定時(shí)數(shù)據(jù)傳送的頻率關(guān)系。在這些情況下，正確地校準(zhǔn)時(shí)鐘的相位以提供用于數(shù)據(jù)傳送的確定時(shí)序關(guān)系經(jīng)常是非常關(guān)鍵的。很遺憾，在高頻系統(tǒng)中精確的相位校準(zhǔn)是困難的，因?yàn)樯踔练浅Ｐ〉臅r(shí)序偏移來源都趨向產(chǎn)生成正比的大的相位誤差。


圖1是現(xiàn)有技術(shù)的存儲(chǔ)系統(tǒng)10的圖，存儲(chǔ)系統(tǒng)10包括相位校準(zhǔn)邏輯，用于保持主機(jī)時(shí)鐘16(HCLK)和存儲(chǔ)器時(shí)鐘17(MEMCLK)之間的相位校準(zhǔn)。基準(zhǔn)時(shí)鐘發(fā)生器12生成基準(zhǔn)時(shí)鐘15并將基準(zhǔn)時(shí)鐘15輸出到存儲(chǔ)控制器25和存儲(chǔ)器時(shí)鐘發(fā)生器14。存儲(chǔ)器時(shí)鐘發(fā)生器14包括將基準(zhǔn)時(shí)鐘15倍增以生成原始的存儲(chǔ)器時(shí)鐘13的倍頻電路21。原始的存儲(chǔ)器時(shí)鐘13傳送到相位調(diào)整電路22，相位調(diào)整電路22逐漸增加地調(diào)整原始的存儲(chǔ)器時(shí)鐘13的相位以生成存儲(chǔ)器時(shí)鐘17。存儲(chǔ)器時(shí)鐘17由輸出緩沖器23從存儲(chǔ)器時(shí)鐘發(fā)生器14中輸出并提供給存儲(chǔ)器組19和存儲(chǔ)控制器25。
存儲(chǔ)控制器25接收基準(zhǔn)時(shí)鐘15并用它生成主機(jī)時(shí)鐘16。存儲(chǔ)控制器25包括由主機(jī)時(shí)鐘16提供時(shí)鐘的主機(jī)側(cè)控制邏輯27和由存儲(chǔ)器時(shí)鐘17提供時(shí)鐘的存儲(chǔ)器側(cè)控制邏輯29。主機(jī)側(cè)控制邏輯27通過向存儲(chǔ)器側(cè)控制邏輯29發(fā)出讀寫存儲(chǔ)器組19的命令來響應(yīng)從外部代理收到的存儲(chǔ)器訪問請(qǐng)求。存儲(chǔ)器側(cè)控制邏輯29通過經(jīng)存儲(chǔ)器接口42向存儲(chǔ)器組19發(fā)出讀寫命令來響應(yīng)來自主機(jī)側(cè)控制邏輯27的命令。寫入存儲(chǔ)器組19的數(shù)據(jù)由外部代理提供并由主機(jī)側(cè)控制邏輯27運(yùn)送到存儲(chǔ)器側(cè)控制邏輯29，存儲(chǔ)器側(cè)控制邏輯29依次傳送該數(shù)據(jù)到存儲(chǔ)器組。從存儲(chǔ)器組19讀出的數(shù)據(jù)由存儲(chǔ)器側(cè)控制邏輯29運(yùn)送到主機(jī)側(cè)控制邏輯27，主機(jī)側(cè)控制邏輯27依次傳送該數(shù)據(jù)到請(qǐng)求的代理。存儲(chǔ)器側(cè)控制邏輯29還包括用于生成分頻版本的存儲(chǔ)器時(shí)鐘43的緩沖器40和除法電路41。因?yàn)樵摲诸l版本的存儲(chǔ)器時(shí)鐘43還進(jìn)一步由其它電路劃分，因此時(shí)鐘信號(hào)43稱作部分分頻的存儲(chǔ)器時(shí)鐘43(PDMEMCLK)。
存儲(chǔ)控制器25還包括齒輪比邏輯31，齒輪比邏輯31包括將主機(jī)時(shí)鐘16和部分分頻的存儲(chǔ)器時(shí)鐘43分別分成各個(gè)時(shí)鐘信號(hào)的分頻器34和36，這些時(shí)鐘信號(hào)具有公共頻率，叫做拍頻。分頻的主機(jī)時(shí)鐘46(HCDIV)和分頻的存儲(chǔ)器時(shí)鐘47(MCDIV)提供到存儲(chǔ)器時(shí)鐘發(fā)生器14中的相位調(diào)整器22。相位調(diào)整器22通過檢測(cè)時(shí)鐘信號(hào)46、47哪一個(gè)超前另一個(gè)和相應(yīng)漸增的前進(jìn)或延遲存儲(chǔ)器時(shí)鐘17的相位來響應(yīng)分頻的時(shí)鐘信號(hào)46、47。利用分頻時(shí)鐘信號(hào)46、47之間的相位差作為反饋，相位調(diào)整器22理想地將主機(jī)時(shí)鐘16和存儲(chǔ)器時(shí)鐘17之間相位差置為零。
如上所述，在高頻系統(tǒng)中精確的時(shí)鐘相位校準(zhǔn)是困難的，因?yàn)樯踔练浅Ｐ〉臅r(shí)序偏移來源都趨向產(chǎn)生成正比的大的相位誤差。例如在圖1的現(xiàn)有技術(shù)系統(tǒng)中，存儲(chǔ)器時(shí)鐘發(fā)生器14典型地以分立的集成電路(IC)來實(shí)現(xiàn)，而不是與存儲(chǔ)控制器25集成在單個(gè)IC上。結(jié)果，從分頻電路34、36到存儲(chǔ)器時(shí)鐘發(fā)生器14的信號(hào)通路相對(duì)較長，而且典型地要求輸出緩沖器37、38在芯片外為存儲(chǔ)器時(shí)鐘發(fā)生器14驅(qū)動(dòng)分頻時(shí)鐘信號(hào)46、47。從分頻器34、36經(jīng)輸出緩沖器37、38到存儲(chǔ)器時(shí)鐘發(fā)生器14的信號(hào)通路中的路由延遲通常必須非常匹配，因?yàn)檫@些延遲的任何偏移都會(huì)導(dǎo)致生成主機(jī)時(shí)鐘16和存儲(chǔ)器時(shí)鐘17之間的相應(yīng)偏移。這對(duì)于存儲(chǔ)控制器IC的布局和信號(hào)線的電路板級(jí)布局具有顯著的約束，該信號(hào)線用于運(yùn)送分頻的時(shí)鐘信號(hào)46、47。另外，輸出緩沖器37、38典型地需要分頻和安靜的接地和供電以避免從相鄰的接口引入開關(guān)噪聲。否則，由于存儲(chǔ)器時(shí)鐘17和主機(jī)時(shí)鐘16之間相位校準(zhǔn)的不確定性，將導(dǎo)致供給相位調(diào)整器22的分頻的時(shí)鐘信號(hào)46、47具有抖動(dòng)。遺憾的是，提供單獨(dú)的供電和接地需要存儲(chǔ)控制器IC上有兩個(gè)額外的引線，該引線經(jīng)常是一種稀少而貴重的資源。因此，需要提供緊密匹配的路由延遲和安靜的供電和接地而增加存儲(chǔ)控制器和電路板級(jí)設(shè)計(jì)的復(fù)雜性和費(fèi)用。另一方面，由于不細(xì)心的信號(hào)路由或不充分的噪聲抑制所產(chǎn)生的分頻時(shí)鐘信號(hào)46、47的定時(shí)偏移可能導(dǎo)致主機(jī)時(shí)鐘和存儲(chǔ)器時(shí)鐘域之間接口的無法接受的定時(shí)空白。
公開了一種表示第一對(duì)信號(hào)之間相位差的方法和裝置。檢測(cè)第一對(duì)信號(hào)的超前信號(hào)，并輸出表示第一對(duì)信號(hào)的哪個(gè)信號(hào)超前另一個(gè)的第二對(duì)信號(hào)。第二對(duì)信號(hào)的第一信號(hào)或者超前第二對(duì)信號(hào)的第二信號(hào)至少第一預(yù)定時(shí)間或者落后于第二對(duì)信號(hào)的第二信號(hào)至少第二預(yù)定時(shí)間，根據(jù)第一對(duì)信號(hào)的哪個(gè)信號(hào)超前另一個(gè)。
從附圖和下面的詳細(xì)描述中本發(fā)明的其它特點(diǎn)和優(yōu)點(diǎn)將很明顯。附圖的簡短描述通過例子而不局限于附圖來說明本發(fā)明，附圖中類似的附圖標(biāo)記表示類似的元件，其中圖1是用于相位校準(zhǔn)一對(duì)時(shí)鐘的現(xiàn)有技術(shù)電路的方框圖；圖2是根據(jù)一實(shí)施例用于相位校準(zhǔn)一對(duì)時(shí)鐘電路的方框圖；圖3是根據(jù)一實(shí)施例移相放大器的方框圖；圖4是說明圖3移相放大器操作的波形圖；圖5是根據(jù)另一實(shí)施例移相放大器的方框圖；和圖6是說明延遲元件的示范性替換結(jié)構(gòu)的圖。
在各種實(shí)施例中公開了用于校準(zhǔn)時(shí)鐘信號(hào)和其它相位調(diào)整信號(hào)的電路。移相放大器用于檢測(cè)輸入時(shí)鐘信號(hào)之間的相位差和通過輸出時(shí)鐘信號(hào)來表示該相位差，輸出的時(shí)鐘信號(hào)具有放大輸入時(shí)鐘信號(hào)之間相位差的相位差。因?yàn)榉糯罅溯敵鰰r(shí)鐘信號(hào)之間的相位差，可以放寬信號(hào)通路布局限制和噪聲抑制要求而不引入要校準(zhǔn)時(shí)鐘之間不希望的相位偏移。從下面的描述中此優(yōu)點(diǎn)和其它優(yōu)點(diǎn)將更明顯。
圖2是存儲(chǔ)器系統(tǒng)50的圖，存儲(chǔ)器系統(tǒng)50包括根據(jù)本發(fā)明一實(shí)施例的相位校準(zhǔn)邏輯。存儲(chǔ)器系統(tǒng)50包括基準(zhǔn)時(shí)鐘發(fā)生器12、存儲(chǔ)器時(shí)鐘發(fā)生器14和存儲(chǔ)器組19，它們的功能通常正如上面參考圖1描述的。存儲(chǔ)器系統(tǒng)50還包括具有主機(jī)側(cè)控制邏輯27和存儲(chǔ)器側(cè)控制邏輯29的存儲(chǔ)控制器53，它們的功能通常正如上面參考圖1描述的。在一實(shí)施例中，由存儲(chǔ)控制器25內(nèi)的時(shí)鐘插入邏輯49從基準(zhǔn)時(shí)鐘15中生成主機(jī)時(shí)鐘16。時(shí)鐘插入邏輯49通過提前基準(zhǔn)時(shí)鐘15的相位生成主機(jī)時(shí)鐘16(例如，利用鎖相環(huán))以消除由于存儲(chǔ)控制器25插入基準(zhǔn)時(shí)鐘15引起的延時(shí)。在另一個(gè)實(shí)施例中，主機(jī)時(shí)鐘16可以與基準(zhǔn)時(shí)鐘15具有不同的相位關(guān)系。另外，在另一個(gè)實(shí)施例中，可以為了存儲(chǔ)器時(shí)鐘發(fā)生器14提供基準(zhǔn)時(shí)鐘15的再分版本(例如REFCLK/2)來代替基準(zhǔn)時(shí)鐘15本身。
存儲(chǔ)控制器53還包括傳動(dòng)比邏輯51，已經(jīng)改變了該傳動(dòng)比邏輯51以包括相位差放大器55。相位差放大器55分別從分頻電路34、36接收分頻的主機(jī)時(shí)鐘信號(hào)46(HCDIV)和分頻的存儲(chǔ)器時(shí)鐘信號(hào)47(MCDIV)，作為響應(yīng)，生成主機(jī)時(shí)鐘反饋信號(hào)56(HCFB)和存儲(chǔ)器時(shí)鐘反饋信號(hào)57(MCFB)，它們具有相對(duì)于分頻主機(jī)時(shí)鐘和分頻存儲(chǔ)器時(shí)鐘信號(hào)46、47之間相位差的放大的相位差。主機(jī)時(shí)鐘反饋和存儲(chǔ)器時(shí)鐘反饋信號(hào)56、57分別通過各自的輸出緩沖器37和38輸出到存儲(chǔ)器時(shí)鐘發(fā)生器中的相位調(diào)整器22。
因?yàn)橄辔徊罘糯笃?5電和物理地接近分頻電路34和36，相位差放大器55在分頻主機(jī)時(shí)鐘和分頻存儲(chǔ)器時(shí)鐘信號(hào)46、47經(jīng)歷顯著的路由延遲之前接收它們。如下所述，相位差放大器55包括用于在早一級(jí)檢測(cè)分頻時(shí)鐘信號(hào)46、47之間的相位差。此與現(xiàn)有技術(shù)的區(qū)別在于分頻的主機(jī)時(shí)鐘信號(hào)46、47通過輸出緩沖器37、38選擇路由并在相位調(diào)整電路22檢測(cè)它們的相位差之前放到外部信號(hào)線。另外，因?yàn)闀r(shí)鐘反饋信號(hào)56、57之間的相位差相對(duì)于分頻時(shí)鐘信號(hào)46、47之間的相位差放大，可以容忍由噪聲和路由延遲引起的實(shí)質(zhì)上更大的相位誤差。結(jié)果，可以顯著地放寬電路板和元件級(jí)的布局約束，并且可以利用現(xiàn)有的芯片內(nèi)的電源和接地源取代需要專用的電源和接地引線來為輸出緩沖器37、38供電。因此通過在早一級(jí)檢測(cè)分頻時(shí)鐘信號(hào)46、47之間的相位差和通過放大該相位差以提供更高的噪聲和路由延遲容忍限度，利用較便宜和較少受限制的設(shè)計(jì)可以獲得精確的相位校準(zhǔn)。
圖3是根據(jù)一實(shí)施例相位差放大器55的方框圖；相位差放大器55包括一復(fù)位/設(shè)置(R/S)觸發(fā)器57，其用作鑒相器并且根據(jù)真值表70工作。參見真值表70，如果檢測(cè)分頻的存儲(chǔ)器時(shí)鐘信號(hào)(MCDIV)的上升沿，同時(shí)分頻的主機(jī)時(shí)鐘信號(hào)(HCDW)為低(真值表中表示HCDIV=0、MCDIV=1)，則叫做H_LATE的信號(hào)將由“與非”門59驅(qū)高。響應(yīng)高的H_LATE信號(hào)和高的MCDIV信號(hào)，“與非”門60將驅(qū)低呼叫M_LATE的信號(hào)。因此，當(dāng)MCDIV信號(hào)超前HCDIV信號(hào)時(shí)，M_LATE驅(qū)低，H_LATE驅(qū)高。另一方面，如果HCDIV信號(hào)超前MCDⅣ信號(hào)，M_LATE驅(qū)高(表示滯后HCDIV)和H_LATE驅(qū)低。在HCDIV和MCDIV都達(dá)到高狀態(tài)之后，R/S觸發(fā)器保持M_LATE和H_LATE信號(hào)在各自的狀態(tài)，這些狀態(tài)由滯后的輸入信號(hào)MCDIV或HCDIV從低到高轉(zhuǎn)換確定。這在真值表70中由一項(xiàng)表示，該項(xiàng)表示HCDIV和MCDIV都為高時(shí)，M_LATEN+1保持M_LATE(即，M_LATEN)的前一個(gè)狀態(tài)。在MCDIV和HCDIV都為低的期間，這里稱作″復(fù)位周期″，M_LATE和H_LATE都復(fù)位到高狀態(tài)。在一實(shí)施例中，H_LATE未在R/S觸發(fā)器外面使用，M_LATE和H_LATE都耦合到各自的輸出緩沖器61、62，因此平衡負(fù)載阻抗被送到邏輯門59、60。
在圖3所示的實(shí)施例中，HCDIV輸入到延遲元件Delay1以生成叫做D1的HCDIV信號(hào)的延遲版本。D1用于開啟接收NI_LATE作為輸入的D觸發(fā)器64。在此布置中，D觸發(fā)器64在HCDIV的每個(gè)上升沿之后的預(yù)定時(shí)間采樣M_LATE，并輸出樣值作為叫做SEL_LATE選擇信號(hào)。如下所述，選擇延遲元件Delay1引入的預(yù)定延遲以提供解決R/S觸發(fā)器57的任何擴(kuò)展亞穩(wěn)態(tài)的時(shí)間。
延遲的HCDIV信號(hào)D1由另一個(gè)延遲元件Delay2進(jìn)一步延遲以生成信號(hào)D2，信號(hào)D2進(jìn)一步由另一個(gè)延遲元件Delay3延遲以生成信號(hào)D3。因?yàn)镈2和D3信號(hào)具有固定預(yù)定相位差(即，等于元件Delay3引入的延遲)，D2和D3信號(hào)可用于表示分頻時(shí)鐘信號(hào)HCDIV和MCDIV之間檢測(cè)的相位差。根據(jù)SEL_LATE信號(hào)的狀態(tài)，選擇D2和D3信號(hào)的其中一個(gè)作為存儲(chǔ)器時(shí)鐘反饋信號(hào)57(MCFB)，D2和D3信號(hào)的另一個(gè)選擇為主機(jī)時(shí)鐘反饋信號(hào)56(HCFB)。為此目的提供復(fù)用器66和68，利用每個(gè)復(fù)用器66、68對(duì)于SEL_LATE信號(hào)的給定狀態(tài)選擇對(duì)應(yīng)的一個(gè)D2和D3。例如，如果SEL_LATE為高，表示主機(jī)時(shí)鐘超前存儲(chǔ)器時(shí)鐘，則SEL_LATE使復(fù)用器68選擇D2作為主機(jī)時(shí)鐘反饋信號(hào)56和SEL_LATE使復(fù)用器66選擇D3作為存儲(chǔ)器時(shí)鐘反饋信號(hào)57。因?yàn)榉诸l時(shí)鐘信號(hào)HCDIV和MCDIV之間的相位差趨向比D2和D3信號(hào)之間的預(yù)定相位差小得多(由于閉環(huán)定相調(diào)整趨向零相位差)，輸出D2和D3信號(hào)以表示分頻時(shí)鐘信號(hào)46、47之間相位差的影響在于放大代表性的反饋信號(hào)56、57的相位差，因此使相位差更不受瞬變事件(例如，噪聲)和系統(tǒng)不精確性(例如，不相等的路由延遲)的影響。
仍然參見圖3，注意，因?yàn)轫憫?yīng)D1的上升沿轉(zhuǎn)換生成SEL_LATE,D1的上升沿轉(zhuǎn)換必須在D2或D3的上升沿轉(zhuǎn)換之前，復(fù)用器66和68的輸入在SEL_LATE信號(hào)的任何轉(zhuǎn)換期間都為低。這防止HCFB和MCFB信號(hào)53、56中的低頻瞬態(tài)干擾，該低頻瞬態(tài)干擾可能由SEL_LATE信號(hào)和復(fù)用器66、68的輸入的同時(shí)轉(zhuǎn)換引起的。
可以對(duì)圖3的相位差放大器55進(jìn)行多種改變，而不偏離本發(fā)明的范圍。例如，可以使用其它的相位檢測(cè)電路來代替R/S觸發(fā)器57，包括，但不局限于交叉連接的D觸發(fā)器、交叉連接的R/S觸發(fā)器和其它的感應(yīng)和持續(xù)電路。另外，R/S觸發(fā)器本身可以被不同地實(shí)現(xiàn)(例如，利用或非門代替“與非”門)。而且，在其它實(shí)施例中，其它類型的存儲(chǔ)元件可以用來代替D觸發(fā)器64。而且，Delay2和Delay3元件可以由不是分頻的主機(jī)時(shí)鐘46得到的時(shí)鐘來提供。例如，可由相位差放大器55輸出主機(jī)時(shí)鐘本身的延遲版本(例如，圖2的信號(hào)16)，代替分頻的主機(jī)時(shí)鐘46。而且，分頻的存儲(chǔ)器時(shí)鐘47或存儲(chǔ)器時(shí)鐘本身(例如圖2的信號(hào)17)可被用于另一實(shí)施例。另外，如下參考圖6所述，不同的延遲元件結(jié)構(gòu)可用來代替圖3所示的結(jié)構(gòu)。也可以改變其它的實(shí)現(xiàn)細(xì)節(jié)而不偏離本發(fā)明的精神和范圍。
圖4是說明根據(jù)圖3所示實(shí)施例的相位差放大器操作的時(shí)序圖。在分頻主機(jī)和存儲(chǔ)器時(shí)鐘(HCDIV和MCDIV)的第一周期(Cycle1)中，HCDIV超前MCDIV。結(jié)果，M_驅(qū)高并在信號(hào)D1的上升沿81稍后的短時(shí)間采樣以使SEL_LATE信號(hào)變高。因?yàn)镾EL_LATE為高，選擇D2信號(hào)為HCFB輸出，選擇更延遲的D3信號(hào)為MCFB輸出。因此，雖然HCDIV和MCDIV之間只存在相對(duì)較小的相位差91，在相位調(diào)整器的輸出有效放大相位差，如MCFB滯后HCFB的相位差101表示，仍然參見圖4所示的MCDIV和HCDIV信號(hào)的第一周期，在HCDIV轉(zhuǎn)換到低電平之后的短暫時(shí)間內(nèi)MCDIV保持高，因此輸入狀態(tài)，M_LATE信號(hào)短暫地走低，然后當(dāng)MCDIV走低時(shí)返回到高電平。這由箭頭111表示。因?yàn)镈1的上升沿81建立的采樣時(shí)間剛好出現(xiàn)在M_LATE短暫的低狀態(tài)111之前，由于HCDIV和MCDIV下降沿之間相位偏移引起的M_LATE的低狀態(tài)111不影響SEL_LATE信號(hào)。
在HCDIV和MCDIV信號(hào)的周期二(Cycle2),HCDIV繼續(xù)超前MCDIV，但現(xiàn)在只超前較小量。這是預(yù)期的，因?yàn)轫憫?yīng)檢測(cè)到MCFB滯后HCFB，存儲(chǔ)器時(shí)鐘發(fā)生器中的相位調(diào)整電路漸增的超前存儲(chǔ)器時(shí)鐘信號(hào)的相位(例如，通過稍微縮短存儲(chǔ)器時(shí)鐘信號(hào)的周期時(shí)間)。因?yàn)镠CDIV在周期二繼續(xù)超前MCDIV,M_LATE信號(hào)驅(qū)高并在D1的上升沿83采樣也使SEL_LATE信號(hào)驅(qū)高。因?yàn)镾EL_LATE信號(hào)為高，選擇D2和D3中更延遲的信號(hào)(即，D3)輸出為MCFB信號(hào)，選擇D2和D3中更超前的信號(hào)(即，D2)輸出為HCFB信號(hào)。因此，雖然MCDIV和HCDIV信號(hào)之間的相位差93變得更小，HCFB仍超前與前一個(gè)事件相同放大的相位差103。
在HCDIV和MCDIV信號(hào)的周期三(Cycle3),MCDIV已經(jīng)提前，因此現(xiàn)在MCDIV稍微超前HCDW信號(hào)。結(jié)果，M_LATE信號(hào)在MCDIV的上升沿降低并保持低電平至少直到在D1上升沿85采樣以生成低SEL_LATE信號(hào)。因?yàn)镾EL_LATE信號(hào)為低，選擇D2和D3中更提前的信號(hào)(即，D2)作為MCFB信號(hào)，選擇D2和D3中更延遲的信號(hào)(即，D3)作為HCFB信號(hào)。因此，MCFB現(xiàn)在超前HCFB，但是MCFB和HCFB信號(hào)之間仍然出現(xiàn)相同放大的相位差，盡管MCDIV和HCDIV信號(hào)之間存在相對(duì)較小的相位差95。
在HCDIV和MCDIV信號(hào)的周期四(Cycle4),MCDIV信號(hào)已經(jīng)稍微延遲，因此MCDIV和HCDIV信號(hào)幾乎完全同相。HCDIV和MCDIV信號(hào)同時(shí)(或接近同時(shí))從低轉(zhuǎn)換到高引起相位差放大器R/S觸發(fā)器的亞穩(wěn)態(tài)。亞穩(wěn)態(tài)本質(zhì)上是一種形成R/S觸發(fā)器的兩個(gè)“與非”門的競爭狀態(tài)，以確定哪個(gè)“與非”門將最終走高或哪個(gè)將走低(當(dāng)兩個(gè)HCDIV和MCDIV輸入都為高時(shí)，兩個(gè)“與非”門的輸出不能停留于相同的狀態(tài))。直到解決競爭狀態(tài)，H_LATE和M_LATE信號(hào)趨于有效邏輯高和有效邏輯低之間的某電壓電平。圖4中M_LATE信號(hào)的陰影區(qū)域112說明了該亞穩(wěn)態(tài)。如果不在D1的上升沿采樣M_LATE之前解決該亞穩(wěn)態(tài)，則在輸出SEL_LATE的D觸發(fā)器可能捕獲M_LATE不正確的狀態(tài)。換句話說，不正確的甚至無效的SEL_LATE信號(hào)可以輸出到復(fù)用器，該復(fù)用器用于將D2和D3信號(hào)選擇路由到相位調(diào)整器。在一實(shí)施例中，防止此情況發(fā)生(至少實(shí)際的干均故障時(shí)間內(nèi))，通過在組成R/S觸發(fā)器的“與非”門(或其它邏輯元件)利用高增益放大器，還通過提供延遲D1上升沿一定時(shí)間的延遲元件Delay1，該時(shí)間比希望亞穩(wěn)態(tài)能夠適度持續(xù)的時(shí)間長得多。另外，R/S觸發(fā)器中的輸出緩沖器(圖3的元件61和62)可以設(shè)計(jì)為具有磁滯現(xiàn)象或預(yù)定的轉(zhuǎn)換門限(例如，作為一施密特觸發(fā)器裝置)，因此緩沖輸入的亞穩(wěn)態(tài)信號(hào)電平不改變緩沖輸出。
仍然參見周期四，亞穩(wěn)態(tài)最終與HCDIV信號(hào)一致，因此M-LATE驅(qū)高。短時(shí)間過后采樣M_LATE信號(hào)以使SEL_LATE信號(hào)驅(qū)高，從而輸出D2為HCFB和D3為MCFB，因此MCFB滯后HCFBD2和D3之間的預(yù)定相位差。
圖5是相位差放大器75的另一實(shí)施例的方框圖。相位差放大器75包括復(fù)位/設(shè)置(R/S)觸發(fā)器57、D觸發(fā)器64和延遲元件Delay1，每個(gè)的功能如同參考圖3所述以生成SEL_LATE信號(hào)。在圖5的實(shí)施例中，當(dāng)HCDIV信號(hào)超前MCDⅣ信號(hào)時(shí)SEL_LATE信號(hào)驅(qū)高，當(dāng)MCDIV信號(hào)超前HCDIV信號(hào)時(shí)SEL_LATE信號(hào)驅(qū)低。如圖所示，信號(hào)D2由Delay2元件輸出并提供給雙輸入多路復(fù)用器66的第一輸入。D2信號(hào)還提供給輸出D3信號(hào)的延遲元件Delay3。D3信號(hào)輸出作為主機(jī)時(shí)鐘反饋信號(hào)HCFB，還提供給輸出D4信號(hào)到復(fù)用器66另一個(gè)輸入的Delay4單元。SEL_LATE用于選擇復(fù)用器輸出D2和D4信號(hào)的哪一個(gè)作為存儲(chǔ)器時(shí)鐘反饋信號(hào)MCFB。如果SEL_LATE是高電平(表示MCDIV滯后HCDIV)，則選擇D2信號(hào)為MCFB信號(hào)。如果SEL_LATE是低電平(表示MCDIV超前HCDIV)，則選擇D2信號(hào)為MCFB信號(hào)。通過利用每個(gè)引入一延遲時(shí)間TDLY的延遲元件Delay3和Delay4，選擇D2或D4信號(hào)的效果在于選擇滯后D3時(shí)間TDLY的信號(hào)(即，D4)或選擇超前D3時(shí)間TDLY的信號(hào)(即，D2)，如圖5中的波形圖71所示。因此，對(duì)比圖3的相位差放大器55，在圖3中，根據(jù)SEL_LATE的狀態(tài)，D3和D4信號(hào)交替選擇為HCFB和MCFB輸出，在圖5的相位差放大器75中，輸出預(yù)定的信號(hào)(即，D3)作為HCFB信號(hào)，SEL_LATE信號(hào)用于在超前或滯后HCFB信號(hào)預(yù)定時(shí)間的信號(hào)之間選擇。在另一個(gè)實(shí)施例中，D3信號(hào)可以輸出為MCFB信號(hào)，SEL_LATE信號(hào)可以用來在超前和滯后信號(hào)之間選擇作為HCFB輸出。而且，不同于HCDIV的一個(gè)信號(hào)可以用作MCFB和HCFB輸出信號(hào)的基本時(shí)鐘源。另外，雖然Delay3和Delay4單元引入的時(shí)延已經(jīng)描述為相等，但不相等的時(shí)延也可用于另一實(shí)施例。而且，可能希望在Delay2元件和復(fù)用器之間引入另外的延遲元件以提供D觸發(fā)器輸出的時(shí)間穩(wěn)定?？梢愿淖冞@些和其它的實(shí)現(xiàn)細(xì)節(jié)而不偏離本發(fā)明的精神和范圍。
圖6說明可用于圖5相位差放大器的其它延遲電路121、123。稱作累積延遲電路的延遲電路121大致上是圖5所示的布置，除了通用時(shí)鐘REFCLK用于為該電路提供時(shí)鐘。REFCLK可以是一特定實(shí)施例中分頻的主機(jī)時(shí)鐘HCDIV。在累積延遲電路121中，通過應(yīng)用元件Delay2和Delay3中的累積延遲從REFCLK中生成信號(hào)D3。類似的，通過應(yīng)用元件Delay2、Delay3和Delay4的累積延遲從REFCLK中生成信號(hào)D4。在稱作非累積延遲電路的延遲電路123中，元件Delay5和Delay6用于分別直接地從REFCLK中生成D3和D4信號(hào)。通過選擇延遲元件Delay5生成生成大致與元件Delay2和Delay3組合得到的相同延遲，通過選擇延遲元件Delay6生成生成大致與元件Delay2、Delay3和Delay4組合得到的相同延遲，非累積延遲電路123提供與累積延遲電路121大致相同的功能?？梢酝瑯拥厥褂梅抢鄯e延遲電路設(shè)計(jì)來代替圖3相位差放大器55中元件Delay3和Delay4的累積延遲結(jié)構(gòu)。利用無源電路組件多個(gè)熟知的基于晶體管的電路(例如，緩沖放大器的級(jí)聯(lián)，具有由放大級(jí)數(shù)確定的延時(shí))實(shí)現(xiàn)延遲元件。
雖然這里的實(shí)施例涉及在存儲(chǔ)器系統(tǒng)的不同的時(shí)鐘域，但不能如此限制本發(fā)明的應(yīng)用。本發(fā)明可以適用于希望校準(zhǔn)兩個(gè)或多個(gè)信號(hào)相位的任何環(huán)境。
在前述的說明中，已經(jīng)參照特定示范性的實(shí)施例描述了本發(fā)明。然而，很明顯可以對(duì)特定示范性的實(shí)施例進(jìn)行各種修改和改變而不偏離所附權(quán)利要求書闡明的本發(fā)明的較寬的精神和范圍。相應(yīng)地，說明書和附圖是說明性的而不是限制的。
權(quán)利要求
1．一種方法，包括檢測(cè)第一對(duì)信號(hào)中的哪個(gè)信號(hào)超前第一對(duì)信號(hào)中的另一個(gè)信號(hào)；和根據(jù)第一對(duì)信號(hào)中的哪個(gè)信號(hào)超前另一個(gè)，輸出表示第一對(duì)信號(hào)中的哪個(gè)信號(hào)超前另一個(gè)的第二對(duì)信號(hào)，包括輸出第二對(duì)信號(hào)的第一信號(hào)或者超前第二對(duì)信號(hào)中的第二信號(hào)至少第一預(yù)定時(shí)間，或者落后第二對(duì)信號(hào)中的第二信號(hào)至少第二預(yù)定時(shí)間。
2．權(quán)利要求1的方法，其中第一預(yù)定時(shí)間大致等于第二預(yù)定時(shí)間。
3．權(quán)利要求1的方法，進(jìn)一步包括通過延遲第一對(duì)信號(hào)中的第一信號(hào)第三預(yù)定時(shí)間來生成第一延遲信號(hào)；和通過延遲第一對(duì)信號(hào)中的第一信號(hào)第四預(yù)定時(shí)間來生成第二延遲信號(hào)，第四預(yù)定時(shí)間長于第三預(yù)定時(shí)間，其中輸出表示第一對(duì)信號(hào)的哪個(gè)信號(hào)超前另一個(gè)的第二對(duì)信號(hào)包括根據(jù)第一對(duì)信號(hào)的哪個(gè)信號(hào)超前另一個(gè)來將第一延遲信號(hào)和第二延遲信號(hào)的其中一個(gè)選為第二對(duì)信號(hào)的第一信號(hào)。
4．權(quán)利要求3的方法，其中輸出表示第一對(duì)信號(hào)中的哪個(gè)信號(hào)超前另一個(gè)的第二對(duì)信號(hào)進(jìn)一步包括將沒有選為第二對(duì)信號(hào)中第一信號(hào)的其中一個(gè)第一延遲信號(hào)和第二延遲信號(hào)選為第二對(duì)信號(hào)的第二信號(hào)。
5．權(quán)利要求3的方法，其中通過第三預(yù)定時(shí)間和第四預(yù)定時(shí)間之間的差值建立第一預(yù)定時(shí)間。
6．權(quán)利要求3的方法，進(jìn)一步包括通過延遲第一對(duì)信號(hào)的第一信號(hào)第五預(yù)定時(shí)間來生成第三延遲信號(hào)，第五預(yù)定時(shí)間長于第三預(yù)定時(shí)間短于第四預(yù)定時(shí)間，和輸出第三延遲信號(hào)作為第二對(duì)信號(hào)的第二信號(hào)。
7．根據(jù)權(quán)利要求6的方法，其中通過第三預(yù)定時(shí)間和第五預(yù)定時(shí)間之間的差值建立第一預(yù)定時(shí)間，通過第四預(yù)定時(shí)間和第五預(yù)定時(shí)間之間的差值建立第二預(yù)定時(shí)間。
8．一種表示第一輸入信號(hào)和第二輸入信號(hào)之間相位差的方法，該方法包括通過延遲基準(zhǔn)信號(hào)第一預(yù)定時(shí)間生成第一延遲信號(hào)；通過延遲基準(zhǔn)信號(hào)第二預(yù)定時(shí)間生成第二延遲信號(hào)，第二預(yù)定時(shí)間長于第一預(yù)定時(shí)間；檢測(cè)第一和第二輸入信號(hào)哪個(gè)超前另一個(gè)；如果第一輸入信號(hào)超前第一輸入信號(hào)，則輸出第一延遲信號(hào)以表示第一輸入信號(hào)，并輸出滯后第一延遲信號(hào)第三預(yù)定時(shí)間的信號(hào)以表示第一輸入信號(hào)；和如果第二輸入信號(hào)超前第一輸入信號(hào)，則輸出第二延遲信號(hào)以表示第一輸入信號(hào)，并輸出超前第二延遲信號(hào)第四預(yù)定時(shí)間的信號(hào)以表示第二輸入信號(hào)。
9．權(quán)利要求8的方法，其中該基準(zhǔn)信號(hào)是第一輸入信號(hào)。
10．權(quán)利要求8的方法，其中輸出第一延遲信號(hào)和滯后第一延遲信號(hào)的信號(hào)包括輸出第一延遲信號(hào)表示第一輸入信號(hào)和輸出第二延遲信號(hào)以表示第二輸入信號(hào)，第三預(yù)定時(shí)間是第一預(yù)定時(shí)間和第二預(yù)定時(shí)間之間的差值。
11．權(quán)利要求10的方法，其中輸出第一延遲信號(hào)和超前第一延遲信號(hào)的信號(hào)包括輸出第一延遲信號(hào)表示第一輸入信號(hào)和輸出第二延遲信號(hào)以表示第二輸入信號(hào)，第四預(yù)定時(shí)間是第一預(yù)定時(shí)間和第二預(yù)定時(shí)間之間的差值。
12．權(quán)利要求8的方法，進(jìn)一步包括生成滯后基準(zhǔn)信號(hào)第五預(yù)定時(shí)間的第三延遲信號(hào)，第五預(yù)定時(shí)間大于第一預(yù)定時(shí)間小于第二預(yù)定時(shí)間；和輸出第三延遲信號(hào)以表示第二輸入信號(hào)，第三預(yù)定時(shí)間是第一預(yù)定時(shí)間和第五預(yù)定時(shí)間之間的差值，第四預(yù)定時(shí)間是第二預(yù)定時(shí)間和第五預(yù)定時(shí)間之間的差值。
13．一種表示第一輸入信號(hào)和第二輸入信號(hào)之間相位差的裝置，該裝置包括一鑒相器，用于檢測(cè)第一和第二輸入信號(hào)的哪個(gè)超前另一個(gè)和輸出具有如果第一輸入信號(hào)超前第二輸入信號(hào)的第一狀態(tài)和如果第二輸入信號(hào)超前第一輸入信號(hào)的第二狀態(tài)的選擇信號(hào)；一第一延遲電路元件，具有接收第一基準(zhǔn)信號(hào)的輸入和輸出滯后第一基準(zhǔn)信號(hào)第一預(yù)定時(shí)間的第一延遲信號(hào)的輸出；一第二延遲電路元件，具有接收第二基準(zhǔn)信號(hào)的輸入和輸出滯后第二基準(zhǔn)信號(hào)第二預(yù)定時(shí)間的第二延遲信號(hào)的輸出；一第一復(fù)用器，包括連接以從鑒相器接收選擇信號(hào)的控制輸入和分別連接以第一和第二延遲電路元件接收第一和第二延遲信號(hào)的第一和第二數(shù)據(jù)輸入，第一復(fù)用器如果選擇信號(hào)在第一狀態(tài)則輸出第一延遲信號(hào)和如果選擇信號(hào)在第二狀態(tài)則輸出第二延遲信號(hào)；和一輸出信號(hào)路徑，當(dāng)選擇信號(hào)在第一狀態(tài)時(shí)輸出滯后第一延遲信號(hào)的信號(hào)和當(dāng)選擇信號(hào)在第二狀態(tài)時(shí)輸出超前第二延遲信號(hào)的信號(hào)。
14．權(quán)利要求13的裝置，進(jìn)一步包括一第三延遲電路元件，具有接收第三基準(zhǔn)信號(hào)的輸入和輸出滯后第一延遲信號(hào)第三預(yù)定時(shí)間而且超前第二延遲信號(hào)第四預(yù)定時(shí)間的第三延遲信號(hào)，其中輸出信號(hào)路徑連接到第三延遲電路以輸出第三延遲信號(hào)。
15．權(quán)利要求14的裝置，其中第二基準(zhǔn)信號(hào)是第三延遲信號(hào)。
16．權(quán)利要求14的裝置，其中第二基準(zhǔn)信號(hào)是第一延遲信號(hào)。
17．權(quán)利要求14的裝置，其中該第一、第二和第三基準(zhǔn)信號(hào)是同一基準(zhǔn)信號(hào)。
18．權(quán)利要求13的裝置，進(jìn)一步包括一第二復(fù)用器，第二復(fù)用器包括連接以從鑒相器接收選擇信號(hào)的控制輸入、分別連接以從第一和第二延遲電路元件接收第一和第二延遲信號(hào)的第一和第二數(shù)據(jù)輸入、和連接到輸出信號(hào)路徑的輸出，第二復(fù)用器如果選擇信號(hào)在第一狀態(tài)則在輸出信號(hào)通路上輸出第二延遲信號(hào)，和如果選擇信號(hào)在第二狀態(tài)則在輸出信號(hào)路徑上輸出第一延遲信號(hào)。
19．權(quán)利要求13的裝置，其中基準(zhǔn)信號(hào)由第一輸入信號(hào)生成。
20．權(quán)利要求13的裝置，其中第一和第二基準(zhǔn)信號(hào)是同一基準(zhǔn)信號(hào)。
21．權(quán)利要求13的裝置，其中第二基準(zhǔn)信號(hào)是第一延遲信號(hào)。
22．權(quán)利要求13的裝置，其中鑒相器包括一鎖存器，當(dāng)?shù)谝惠斎胄盘?hào)在邏輯高電平和第二輸入信號(hào)在邏輯低電平時(shí)鎖存器設(shè)置為第一狀態(tài)，當(dāng)?shù)谝惠斎胄盘?hào)在邏輯低電平和第二輸入信號(hào)在邏輯高電平時(shí)該鎖存器復(fù)位到第二狀態(tài)。
23．權(quán)利要求22的裝置，其中該鎖存器形成部分設(shè)置/復(fù)位觸發(fā)器。
24．一種包括在不同頻率工作的第一和第二數(shù)字時(shí)鐘的裝置，該裝置包括一鑒相器，用于檢測(cè)第一和第二時(shí)鐘的哪個(gè)超前另一個(gè)和輸出具有如果第一時(shí)鐘超前第二時(shí)鐘的第一狀態(tài)和如果第二時(shí)鐘超前第一時(shí)鐘的第二狀態(tài)的選擇信號(hào)；一第一延遲電路元件，具有接收第一基準(zhǔn)時(shí)鐘的輸入和輸出滯后第一基準(zhǔn)時(shí)鐘第一預(yù)定時(shí)間的第一延遲時(shí)鐘的輸出；一第二延遲電路元件，具有接收第二基準(zhǔn)時(shí)鐘的輸入和輸出滯后第二基準(zhǔn)時(shí)鐘第二預(yù)定時(shí)間的第二延遲時(shí)鐘的輸出；一第一復(fù)用器，包括連接以從鑒相器接收選擇時(shí)鐘的控制輸入和分別連接以第一和第二延遲電路元件接收第一和第二延遲時(shí)鐘的第一和第二數(shù)據(jù)輸入，第一復(fù)用器如果選擇時(shí)鐘在第一狀態(tài)則輸出第一延遲時(shí)鐘和如果選擇時(shí)鐘在第二狀態(tài)則輸出第二延遲時(shí)鐘和一輸出時(shí)鐘路徑，當(dāng)選擇時(shí)鐘在第一狀態(tài)時(shí)輸出滯后第一延遲時(shí)鐘的時(shí)鐘和當(dāng)選擇時(shí)鐘在第二狀態(tài)時(shí)輸出超前第二延遲時(shí)鐘的時(shí)鐘。
25．一種裝置，包括一鑒相器，用于檢測(cè)第一對(duì)信號(hào)中的哪個(gè)信號(hào)超前第一對(duì)信號(hào)中的另一個(gè)信號(hào)；和輸出邏輯，輸出表示第一對(duì)信號(hào)中的哪個(gè)信號(hào)超前另一個(gè)的第二對(duì)信號(hào)，包括輸出第二對(duì)信號(hào)的第一信號(hào)或者超前第二對(duì)信號(hào)的第二信號(hào)至少第一預(yù)定時(shí)間，或者落后第二對(duì)信號(hào)的第二信號(hào)至少第二預(yù)定時(shí)間，根據(jù)對(duì)信號(hào)的哪個(gè)信號(hào)超前另一個(gè)。
26．一種裝置，包括用于檢測(cè)第一對(duì)信號(hào)中的哪個(gè)信號(hào)超前第一對(duì)信號(hào)中的另一個(gè)信號(hào)的裝置；和輸出表示第一對(duì)信號(hào)中的哪個(gè)信號(hào)超前另一個(gè)的第二對(duì)信號(hào)的裝置，包括輸出第二對(duì)信號(hào)的第一信號(hào)或者超前第二對(duì)信號(hào)的第二信號(hào)至少第一預(yù)定時(shí)間，或者落后第二對(duì)信號(hào)的第二信號(hào)至少第二預(yù)定時(shí)間，根據(jù)對(duì)信號(hào)的哪個(gè)信號(hào)超前另一個(gè)。
全文摘要
一種用于表示第一輸入信號(hào)(46)和第二輸入信號(hào)(47)之間相位差的裝置(55)和方法。通過延遲基準(zhǔn)信號(hào)第一預(yù)定時(shí)間生成第一延遲信號(hào)(D2),通過延遲基準(zhǔn)信號(hào)第二預(yù)定時(shí)間生成第二延遲信號(hào)(D3),第二預(yù)定時(shí)間長于第一預(yù)定時(shí)間。檢測(cè)第一和第二輸入信號(hào)的超前信號(hào)。如果第一輸入信號(hào)超前第二輸入信號(hào),則輸出第一延遲信號(hào)以表示第一輸入信號(hào),并輸出滯后第一延遲信號(hào)第三預(yù)定時(shí)間的信號(hào)以表示第二輸入信號(hào)。如果第二輸入信號(hào)超前第一輸入信號(hào),則輸出第二延遲信號(hào)以表示第一輸入信號(hào),并輸出超前第二延遲信號(hào)第四預(yù)定時(shí)間的信號(hào)以表示第二輸入信號(hào)。
文檔編號(hào)H03L7/08GK1324534SQ99812711
公開日2001年11月28日 申請(qǐng)日期1999年10月6日 優(yōu)先權(quán)日1998年10月27日
發(fā)明者A·M·沃爾克 申請(qǐng)人:英特爾公司