專(zhuān)利名稱(chēng)：用數(shù)字字調(diào)整的頻率合成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及頻率合成器，具體而言，本發(fā)明涉及直接數(shù)字頻率合成器。
背景技術(shù)：
在H.T.Nicholas等人撰寫(xiě)的題目為“采用1.25μmCMOS的具有-90dBc寄生性能的150MHz直接數(shù)字頻率合成器”的論文(刊登于《IEEE固態(tài)電路月刊》，1991年12月，第26卷，第12期)中，作者們說(shuō)明，許多直接數(shù)字頻率合成器利用K位字累加器的模2K溢出性質(zhì)以產(chǎn)生產(chǎn)生的輸出波的相位輻角。累加器的連續(xù)的字可以變換為產(chǎn)生的輸出波的連續(xù)的相位值。
在第5,656,958號(hào)美國(guó)專(zhuān)利中，P.Albert等人在用于數(shù)字通信的頻率合成裝置中使用了上述累加器技術(shù)的一種變更，在該場(chǎng)合要以很高的精確度產(chǎn)生載波頻率。該專(zhuān)利揭示了一種電路，該電路使用了鎖相環(huán)來(lái)對(duì)輸入數(shù)據(jù)信號(hào)進(jìn)行操作。累加器電路接收來(lái)自源的數(shù)字字。可變除法器電路對(duì)累加器輸出信號(hào)進(jìn)行處理，以根據(jù)數(shù)字字的內(nèi)容調(diào)節(jié)本地時(shí)鐘的相位。本地時(shí)鐘相位的連續(xù)改變?cè)斐奢敵鲱l率的改變。
由P.Albert等人揭示的電路對(duì)于這樣的情形是有用的，在該情形中，數(shù)字信道包含子信道或時(shí)隙，其中時(shí)鐘的相位信息用數(shù)字字編碼。例如，在MPEG(動(dòng)態(tài)圖象專(zhuān)家組)數(shù)據(jù)傳輸中，有稱(chēng)為系統(tǒng)時(shí)鐘基準(zhǔn)(SCR)的子信道，MPEG編碼器至少每隔0.7秒就發(fā)送該子信道一次。必須接收、譯碼SCR信號(hào)，并且把它送至音頻和視頻譯碼器，以更新內(nèi)部時(shí)鐘。可以用子信道來(lái)對(duì)頻率合成器中使用的數(shù)字編碼。
鎖相環(huán)是公知的用于鎖定時(shí)鐘信號(hào)的相位的電路。鎖相環(huán)能夠消除起伏(即在傳輸信道中出現(xiàn)的數(shù)字信號(hào)的有效沿的短時(shí)間變化)。在授予A.Lovelace等人的第4,241,308號(hào)美國(guó)專(zhuān)利中揭示了這些時(shí)鐘恢復(fù)電路。
本發(fā)明的一個(gè)目的是使用數(shù)字技術(shù)以高穩(wěn)定性和低起伏來(lái)合成靠近參考頻率的頻率。本發(fā)明的另一個(gè)目的是提供鎖相環(huán)的末級(jí)，即數(shù)控振蕩器。
發(fā)明概述已經(jīng)在一種頻率合成電路中達(dá)到了上述目的。一個(gè)實(shí)施例描述了可調(diào)整延遲線(xiàn)和模累加器相結(jié)合的特征。調(diào)整是相對(duì)于由本地振蕩器產(chǎn)生的穩(wěn)定的參考頻率，在單個(gè)時(shí)鐘周期內(nèi)作出的。數(shù)字字規(guī)定輸出頻率值。把輸入數(shù)字字饋給累加器，其值周期地達(dá)到閾值。此周期取決于輸入數(shù)字字值。當(dāng)然，此累加器溢出。在本專(zhuān)利申請(qǐng)中，累加器下溢和上溢都稱(chēng)為“溢出”。相應(yīng)于相位延遲信號(hào)的精確的延遲量由多個(gè)緩沖器單元提供，每隔緩沖器單元驅(qū)動(dòng)下一個(gè)延遲單元的扇入電容并且也驅(qū)動(dòng)連線(xiàn)電容(它起著主要延遲元件的作用)。每個(gè)緩沖器的控制腳用作緩沖器強(qiáng)度驅(qū)動(dòng)調(diào)制器，允許改變與負(fù)載有關(guān)的延遲?？刂颇_由電荷泵浦(它具有與單個(gè)時(shí)鐘周期的開(kāi)始和結(jié)束相連系的占空度)驅(qū)動(dòng)，以確保總延遲量保持在一個(gè)時(shí)鐘周期內(nèi)。把總延遲量饋給多路轉(zhuǎn)換器，它對(duì)輸入數(shù)字字進(jìn)行操作，其做法是每當(dāng)在緊靠于多路轉(zhuǎn)換器之前的積分器(計(jì)數(shù)器)中出現(xiàn)新的增量時(shí)，使本地振蕩器頻率信號(hào)移動(dòng)一個(gè)相位延遲單位。即使輸入數(shù)字字是固定的，每當(dāng)?shù)谝环e分器達(dá)到閾值時(shí)，此計(jì)數(shù)器就進(jìn)行計(jì)數(shù)。
輸入數(shù)字字首先通過(guò)成形電路，該成形電路包括積分器和閾值電路。成形電路連至用作累加器的計(jì)數(shù)器，該計(jì)數(shù)器確定后繼的多路轉(zhuǎn)換器選擇值。這樣將產(chǎn)生一系列晶體振蕩器周期方波再跟有一個(gè)晶體振蕩器周期加或減(在多路轉(zhuǎn)換器輸入端處遞增計(jì)數(shù)或遞減計(jì)數(shù)或顛倒相位延遲次序)相位延遲單位。最末一個(gè)周期取決于輸入數(shù)字字值。成形電路和計(jì)數(shù)器由多路轉(zhuǎn)換器的輸出同步，從而在處理了前一個(gè)字之后才使下一個(gè)數(shù)據(jù)字開(kāi)始或通過(guò)計(jì)數(shù)器。
于是，本發(fā)明采用兩個(gè)反饋電路。第一反饋電路確?？傃舆t量在一個(gè)周期內(nèi)產(chǎn)生，而采用與第一電路相同的振蕩器的第二反饋電路使輸入成形電路和計(jì)數(shù)器與多路轉(zhuǎn)換器輸出同步。第二反饋電路把第一反饋電路整個(gè)地包括在內(nèi)。
第二實(shí)施例不采用真實(shí)的延遲線(xiàn)。在第二實(shí)施例中，把本地振蕩器的參考頻率倍頻，并且以相位顛倒的關(guān)系饋給兩個(gè)移位寄存器，而偏移相位用與第一實(shí)施例的多個(gè)延遲相同的方式細(xì)分參考頻率。再次送輸入數(shù)字字通過(guò)累加器，它的溢出信號(hào)在積分后對(duì)多路轉(zhuǎn)換器尋址，用于為本地振蕩器選擇合適的相位延遲，產(chǎn)生頻率的微小改變。此過(guò)程依次用其他的數(shù)字字迅速重復(fù)，由此確定一個(gè)或一些新的頻率。
附圖概述

圖1是本發(fā)明的頻率合成電路的第一實(shí)施例的方框圖。
圖2A是作為圖1的頻率合成電路中的輸入積分器的輸出的線(xiàn)性化值對(duì)于時(shí)間的定時(shí)圖，其上疊加有閾值。
圖2B是來(lái)自圖1的電路的輸出波形的定時(shí)圖，描繪出合成頻率信號(hào)。
圖2C是圖1的電路中的經(jīng)恢復(fù)的數(shù)據(jù)字的定時(shí)圖。
圖2D是圖1的電路中的經(jīng)恢復(fù)的數(shù)據(jù)字的數(shù)據(jù)包絡(luò)的定時(shí)圖。
圖2E-2G是延遲線(xiàn)輸出信號(hào)的定時(shí)圖。
圖3是在圖1的電路中使用的延遲線(xiàn)的方框圖。
圖4是在圖2的延遲線(xiàn)中使用的緩沖器電路的電路圖。
圖5是在圖1的電路中使用的電荷泵浦的電路圖。
圖6是采用圖1的頻率合成電路作為數(shù)控振蕩器的鎖相環(huán)的電路圖。
圖7是本發(fā)明的頻率合成電路的第二實(shí)施例的電路圖。
圖8是在圖7的電路中使用的雙移位器的電路圖。
圖8A是在圖7的電路中使用的高頻時(shí)鐘波形的定時(shí)圖。
圖8B是在圖7的電路中使用的除法器的定時(shí)圖。
圖8C-8F是至圖7的電路中的雙移位器的移位器輸入的定時(shí)圖。
圖9A-9C是來(lái)自圖7的電路中的移位器的移位器輸出的定時(shí)圖。
圖9D是在圖7的電路中恢復(fù)的數(shù)據(jù)包絡(luò)的定時(shí)圖。
圖9E是來(lái)自圖7的電路的輸出波形的定時(shí)圖，描繪合成的頻率信號(hào)。
實(shí)現(xiàn)本發(fā)明的最佳方式參見(jiàn)圖1，本發(fā)明的頻率合成電路的第一實(shí)施例具有輸入線(xiàn)11，它接收代表指出所需的輸出頻率值的數(shù)字字的經(jīng)發(fā)送的信號(hào)。本發(fā)明的頻率合成電路能夠在很窄的范圍中建立所需的頻率，該范圍以本地振蕩器37的標(biāo)稱(chēng)或參考頻率(它通常相應(yīng)于系統(tǒng)或數(shù)據(jù)頻率)為中心。
由輸入線(xiàn)11饋給作為成形網(wǎng)絡(luò)15的一部分的積分器13。把來(lái)自積分器的輸入信號(hào)饋給閾值電路14，當(dāng)輸入信號(hào)超過(guò)預(yù)訂值時(shí)，閾值電路14為高電平。
圖2A示出數(shù)據(jù)字的積分位。直線(xiàn)12(它是積分器輸出的直線(xiàn)化圖形)代表數(shù)字字輸入，根據(jù)輸出合成頻率波形使數(shù)字字同步。圖1中的第一積分器在由數(shù)字輸入字值規(guī)定的持續(xù)時(shí)間內(nèi)產(chǎn)生斜坡電壓12，它給出包括溢出周期的斜率系數(shù)，如圖2B所示，斜坡電壓12取自線(xiàn)30，溢出周期來(lái)自多路轉(zhuǎn)換器33的線(xiàn)35上的輸出頻率。閾值電路14建立了數(shù)字電平，它由圖2A中的直線(xiàn)16指明。使用閾值電路14，用以為選擇新的相位延遲信號(hào)而設(shè)置時(shí)隙。如果斜坡信號(hào)12與閾值16相交，則產(chǎn)生示于圖2C的輸出脈沖18。此脈沖是簡(jiǎn)單的啟動(dòng)計(jì)數(shù)器的信號(hào)，該計(jì)數(shù)器積分這些輸入脈沖以選擇新的相位延遲單位偏移的信號(hào)。計(jì)數(shù)模式不是十進(jìn)制模式(即0，1，2，3，...)，而是一位切換模式，例如Gray碼計(jì)數(shù)器或反射二進(jìn)制碼，其中，每個(gè)后繼的計(jì)數(shù)值改變一位。這種計(jì)數(shù)方式避免了十進(jìn)制計(jì)數(shù)器的寄生切換。在十進(jìn)制兩位計(jì)數(shù)器中，例如，由于兩個(gè)觸發(fā)器的輸出端沒(méi)有負(fù)載相同的電容器，當(dāng)從1切換至2時(shí)，人們會(huì)遇到一些問(wèn)題。如果人們把這個(gè)值送至多路轉(zhuǎn)換器，則在多路轉(zhuǎn)換器輸出端將出現(xiàn)問(wèn)題。一位切換計(jì)數(shù)器不會(huì)產(chǎn)生這種現(xiàn)象。于是，對(duì)于按照下表的3位計(jì)數(shù)器，二進(jìn)制等價(jià)值的序列如下0，1，3，2，6，7，5，4。
Gray碼二進(jìn)制等價(jià)(計(jì)數(shù)器) (多路轉(zhuǎn)換器延遲輸出)000000001001011010010011110100111101101110100111當(dāng)然，當(dāng)Gray碼計(jì)數(shù)器增加時(shí)，為了正確地排序信號(hào)的相位延遲量，必須把它按正確的次序連至多路轉(zhuǎn)換器。換言之，與先前的信號(hào)相比，新選出的信號(hào)必須被移動(dòng)一個(gè)相位延遲單位。例如，必須把S1連至多路轉(zhuǎn)換器(mux)的輸入端1，必須把S2連至輸入端2，必須把S3連至輸入端4，而不是輸入端3，而必須把S4連至mux的輸入端3。當(dāng)計(jì)數(shù)器等于零時(shí)，則選擇輸入端1(S1)。如果出現(xiàn)一個(gè)脈沖，則計(jì)數(shù)器增加至1，則選擇輸入端2(S2)(S2＝S1+單位相位延遲)。如果出現(xiàn)一個(gè)新的脈沖，則計(jì)數(shù)器到達(dá)3，于是選擇輸入端4。把輸入端4連至S3(S3＝S2+單位相位延遲)，等等。從功能的觀(guān)點(diǎn)來(lái)看，計(jì)數(shù)器產(chǎn)生變量(計(jì)數(shù)器值)，它能夠按正確的次序選擇所有相位延遲信號(hào)，即，每個(gè)新的信號(hào)相對(duì)與于前一信號(hào)移過(guò)一個(gè)相位延遲單位。
由多路轉(zhuǎn)換器33接收到的地址識(shí)別要從延遲線(xiàn)選出的下一個(gè)相位延遲信號(hào)。當(dāng)接收到延遲信號(hào)時(shí)，多路轉(zhuǎn)換器33在線(xiàn)35上輸出頻率信號(hào)，如圖2B所示?；刂翀D1，把這個(gè)輸出信號(hào)反饋至積分器13，以與下一個(gè)輸入字同步，并反饋至累加其17，以把下一個(gè)地址饋給多路轉(zhuǎn)換器33。
把本地振蕩器37設(shè)置得非?？拷鼧?biāo)稱(chēng)頻率，但不恰好在該標(biāo)稱(chēng)頻率上。振蕩器最好是高精度和高穩(wěn)定度的晶體受控振蕩器。振蕩器發(fā)送一個(gè)信號(hào)至延遲線(xiàn)41，該延遲線(xiàn)具有多個(gè)相差遞增的延遲單位間隔的延遲抽頭S1，S2，S3，...，SN，這些延遲單位間隔跨過(guò)本地振蕩器的一個(gè)時(shí)鐘周期。所有的延遲抽頭饋給多路轉(zhuǎn)換器33，從而由沿線(xiàn)31饋送至多路轉(zhuǎn)換器的地址信號(hào)能夠調(diào)用合適的延遲。
在一個(gè)實(shí)施例中，延遲線(xiàn)包括一系列緩沖器電路，每個(gè)緩沖器電路與下述一個(gè)等值的負(fù)載電容器相關(guān)聯(lián)。由電荷泵浦43建立或調(diào)整延遲量，而電荷泵浦由S-R觸發(fā)器寄存器45驅(qū)動(dòng)。此寄存器由來(lái)自延遲的最高單元的信號(hào)設(shè)定而由來(lái)自延遲的最低單元的信號(hào)復(fù)位。電荷泵浦具有來(lái)自S-R寄存器的上/下輸入端。用這種方式把延遲調(diào)整至參考時(shí)鐘周期。
圖2E示出具有零延遲的波形，它代表來(lái)自本地振蕩器37而沿線(xiàn)39取的信號(hào)。圖2F代表具有一個(gè)延遲單位Δt的信號(hào)，這里Δt以非模糊的方式分辨規(guī)定數(shù)量的起伏。通過(guò)最大的延遲量(如圖2G所示，代表N個(gè)延遲單位)，后續(xù)的延遲量存在一個(gè)與圖2B同相的具有零延遲的信號(hào)。把最后的延遲單元的輸出以及從本地振蕩器輸出的信號(hào)送至相位比較器，它提供兩個(gè)信號(hào)之間的相位差。當(dāng)兩個(gè)信號(hào)同相時(shí)，如圖所示，差值為零。這意味著最后的輸出信號(hào)SN被延遲了參考信號(hào)的周期(即本地振蕩器的周期)。延遲單元的最少數(shù)目是要分辨的起伏的最大峰-峰值(即Δt)的函數(shù)。單元的數(shù)目由下述公式給出N(單元的數(shù)目)＝(T_ref/Δt)+1這里T_ref等于本地振蕩器的周期。輸出波形的周期T_out的倒數(shù)是圖1的線(xiàn)35上的信號(hào)的頻率。輸出波形的周期由下面的公式給出T_out＝T_ref*[m+(1+(1/N))]/(m+1)其中m＝(2K/V)-1(模項(xiàng))這里V＝輸入數(shù)字字的十進(jìn)制值，N＝延遲單元的數(shù)目，K＝累加器位寬(大于輸入數(shù)字字的位寬)，2K等于累加器輸出的可能狀態(tài)的以10為基的數(shù)。
因此，F(xiàn)_out＝F_ref*(2K*N)/[(2K*N)+V]參見(jiàn)圖3，可以看出延遲線(xiàn)包括多個(gè)串聯(lián)的邏輯電路，它始于第一邏輯電路51，而止于末尾的邏輯電路53。每個(gè)邏輯電路是相同的，并且產(chǎn)生一個(gè)延遲單位。每個(gè)邏輯電路51具有五個(gè)端子，包括vref端子61、時(shí)鐘端子63(標(biāo)以“ck”)、時(shí)鐘輸出端子65(標(biāo)以“ckout”)、延遲輸出端子67以及負(fù)載輸出端子。把每個(gè)邏輯電路的ckout端子連至下一個(gè)邏輯電路的ck端子，從而除了第一邏輯電路外，每個(gè)邏輯電路由前一個(gè)邏輯電路同步，第一邏輯電路由輸入振蕩器脈沖同步。把每個(gè)邏輯電路的vref端子61連至公共線(xiàn)70，該線(xiàn)由連接的電荷泵浦電路驅(qū)動(dòng)，如下所述。如此把輸出端子67連接至多路轉(zhuǎn)換器33，從而多路轉(zhuǎn)換器能夠根據(jù)輸入數(shù)字字，選擇一個(gè)提供所需的延遲量的輸出端子。
圖4示出圖3的每個(gè)邏輯電路的細(xì)節(jié)。因?yàn)樵趘ref輸入端子61處有vref驅(qū)動(dòng)電壓，當(dāng)把在端子63處的一個(gè)輸入時(shí)鐘脈沖饋至由晶體管對(duì)71和72構(gòu)成的CMOS第一倒相器對(duì)時(shí)，造成連接至晶體管72的源極的n溝道晶體管73的瞬時(shí)導(dǎo)通。因?yàn)樵趘ref輸入端子61處有vref驅(qū)動(dòng)電壓，當(dāng)切換在第一倒相器對(duì)中的晶體管71和72的狀態(tài)時(shí)，在端子63處的輸入時(shí)鐘脈沖也切換了第二倒相器對(duì)的晶體管74和75，允許輸出時(shí)鐘脈沖呈現(xiàn)在晶體管74和75的電極之間的線(xiàn)76上。
在端子61處的vref的強(qiáng)度或電平確定了由在電路左側(cè)的晶體管71、72和73和在電路右側(cè)的晶體管74、75和77構(gòu)成的兩個(gè)平行的支路中流動(dòng)的電流量。左側(cè)的強(qiáng)導(dǎo)通對(duì)右側(cè)提供了強(qiáng)驅(qū)動(dòng)，以及進(jìn)入ckb端子69的短電流脈沖，該脈沖對(duì)晶體管74、75、81、82的負(fù)載柵極氧化物電容器和連線(xiàn)電容器充電，于此同時(shí)還提供了至晶體管82和81的倒相器對(duì)的輸出驅(qū)動(dòng)，晶體管81和82使輸出端子67與負(fù)載電容器隔離。以這種方式，在端子61處的vref的電平?jīng)Q定了電路左側(cè)的導(dǎo)通強(qiáng)度以及存儲(chǔ)在扇入電容和連線(xiàn)電容中的電荷量。存儲(chǔ)的電荷量決定了電路右側(cè)的切換時(shí)間，由此確定了在輸出端子67和在ckout端子65上的輸出脈沖的定時(shí)。
圖5的電荷泵浦接收來(lái)自圖1的相位檢測(cè)器45的端子91和92上的UP(上)和DOWN(下)輸入。對(duì)于相位超前，將有UP輸入；而對(duì)于相位滯后，將有DOWN輸入。這些輸入調(diào)節(jié)在輸出端子93處的vbias。把vbias輸出饋至圖4所示的邏輯電路的vref控制腳(pin)61。p溝道晶體管102、103以及n溝道晶體管105、106起著電流源鏡像的作用，當(dāng)UP有效時(shí)，提供正電流，對(duì)數(shù)個(gè)pf的內(nèi)建電容充電；而當(dāng)DOWN有效時(shí)，提供負(fù)電流，使電容放電。典型的內(nèi)建電容由MOS器件中的覆蓋柵極氧化物的大面積多晶硅而造成。這個(gè)電荷泵浦和電容起著濾波裝置(即延遲量調(diào)節(jié)器控制環(huán)路的環(huán)路濾波器)的作用。當(dāng)本發(fā)明的實(shí)施例需要一個(gè)模擬部分來(lái)滿(mǎn)足極苛刻的(即極低的)起伏要求時(shí)，相位檢測(cè)器、電荷泵浦、電容和延遲線(xiàn)本身是本發(fā)明的PLL(鎖相環(huán))的內(nèi)部。本發(fā)明的第二實(shí)施例不包含這樣的延遲量調(diào)節(jié)器。輸出電壓的正的改變將減少在圖4中所示的每個(gè)延遲電路的延遲量；而負(fù)的輸出電壓將增加延遲量。
通常，由圖1中的比較器45調(diào)節(jié)總延遲量，從而所有的延遲恰好在一個(gè)時(shí)鐘周期內(nèi)產(chǎn)生。以這種方式，可以在單個(gè)的時(shí)鐘周期內(nèi)把時(shí)鐘的相位調(diào)節(jié)到任何值。每當(dāng)累加器17增加時(shí)，就選擇一個(gè)新被選出的相位信號(hào)。與前一個(gè)被選出的信號(hào)相比，這個(gè)新被選出的信號(hào)被延遲了一個(gè)單位延遲相位。通過(guò)改變數(shù)據(jù)字，可以有選擇地改變輸出頻率。例如，通過(guò)把輸入數(shù)據(jù)字遞增一個(gè)預(yù)置量，輸出頻率的相位可以連續(xù)地移動(dòng)一個(gè)增加量或減少量。這導(dǎo)致根據(jù)本地振蕩器相移的輸出頻率。
已經(jīng)把圖1的電路作為一個(gè)獨(dú)立應(yīng)用的電路來(lái)描述。然而，在某些通信應(yīng)用中，能夠從別的來(lái)源得出輸入時(shí)鐘信號(hào)，而能夠把圖1的電路用作鎖相環(huán)電路的一部分。這樣的一種安排示于圖6。假設(shè)圖6代表數(shù)字?jǐn)?shù)據(jù)通信系統(tǒng)的接收機(jī)側(cè)。再假設(shè)發(fā)射機(jī)側(cè)正在發(fā)射基帶信號(hào)，該信號(hào)包括系統(tǒng)發(fā)射機(jī)時(shí)鐘本身在標(biāo)稱(chēng)頻率下的相位，這里，把時(shí)鐘信號(hào)的相位用作接收機(jī)中的在標(biāo)稱(chēng)頻率下的本地振蕩器的參考。在發(fā)射機(jī)側(cè)，由相位發(fā)生器(模計(jì)數(shù)器)產(chǎn)生相位信號(hào)。該計(jì)數(shù)器在比特流中周期地發(fā)送時(shí)間時(shí)鐘，而這個(gè)值(數(shù)字調(diào)整字)代表相位的數(shù)字值。在接收機(jī)側(cè)，必須恢復(fù)這個(gè)數(shù)字值并且對(duì)其濾波，以對(duì)付信道干擾。這個(gè)經(jīng)恢復(fù)、比較和濾波的信號(hào)將驅(qū)動(dòng)頻率合成器。
數(shù)字?jǐn)?shù)據(jù)傳輸系統(tǒng)的時(shí)鐘恢復(fù)系統(tǒng)使用輸入數(shù)字字作為調(diào)整指示，必須能夠提供在標(biāo)稱(chēng)或參考信號(hào)周?chē)念l率范圍。這允許接收機(jī)與相關(guān)聯(lián)的發(fā)射機(jī)同步地運(yùn)行，該發(fā)射機(jī)也被規(guī)定在靠近標(biāo)稱(chēng)參考頻率的窄的頻率范圍內(nèi)運(yùn)行。
參見(jiàn)圖6，把包含數(shù)字調(diào)整字的輸入信號(hào)沿線(xiàn)81施加至鎖相環(huán)。如果直接在接收機(jī)側(cè)接收頻率，則必須首先對(duì)輸入信號(hào)積分，以得到其相位(數(shù)字字)。如果已經(jīng)發(fā)送了相位(例如，如在MPEG2比特流中那樣)，則不需要圖6的方框83。將方框83的輸出與經(jīng)恢復(fù)的時(shí)鐘的相位作比較。為了產(chǎn)生該第二相位，必須把來(lái)自方框89的頻率信號(hào)饋給方框95。必須對(duì)這兩個(gè)相位之間的差進(jìn)行濾波，因?yàn)榻邮盏降妮斎胄盘?hào)由于傳輸路徑干擾而有噪聲。接收到的輸入頻率信號(hào)包括平均頻率信號(hào)加上噪聲(即起伏)。方框87濾除起伏，它無(wú)需恢復(fù)平均發(fā)射機(jī)頻率，并且當(dāng)PLL被鎖定時(shí)提供表示此平均頻率的數(shù)字字。
相位比較器85發(fā)送經(jīng)恢復(fù)的輸入數(shù)據(jù)給濾波器87以去除寄生信號(hào)，然后發(fā)送給振蕩器89，該振蕩器是一個(gè)圖1中描述的類(lèi)型的數(shù)控振蕩器，它由數(shù)字輸入字調(diào)整。沿線(xiàn)91作為參考施加來(lái)自本地振蕩器的信號(hào)(它處于經(jīng)恢復(fù)的輸入頻率)。數(shù)控振蕩器89從可以得到的相位延遲中選擇，以沿線(xiàn)93提供經(jīng)恢復(fù)的時(shí)鐘信號(hào)。為了產(chǎn)生相位，把這個(gè)輸出頻率用在反饋環(huán)路97中的第二積分器95積分，并且發(fā)送回提供相位鎖定的相位比較器85。振蕩器89的可以得到的相位延遲類(lèi)似于在圖1的延遲線(xiàn)41或者下述的虛延遲線(xiàn)中可以得到的延遲。所需相位延遲的選擇允許通過(guò)輸入數(shù)字字來(lái)調(diào)整振蕩器89。當(dāng)數(shù)字字的值改變時(shí)，在線(xiàn)93上的輸出頻率可以相對(duì)于在線(xiàn)91上的參考頻率改變。
圖1的延遲線(xiàn)由于負(fù)載電容提供實(shí)際的時(shí)間延遲。如下所述，可以用移位寄存器來(lái)模擬延遲。移位寄存器提供延遲線(xiàn)，其相位延遲單位取決于參考時(shí)鐘，由于延遲線(xiàn)的效果與真實(shí)延遲線(xiàn)的相同，因此在下面的專(zhuān)利權(quán)利要求書(shū)中，把虛延遲線(xiàn)和實(shí)際延遲線(xiàn)都稱(chēng)之為延遲線(xiàn)。
在圖7中，本發(fā)明的頻率合成電路的第二實(shí)施例工作，接收在線(xiàn)111上的數(shù)字輸入字，把它送至積分器113，再把積分器的輸出饋送至閾值電平電路114，其方式類(lèi)似于圖1中的第一積分器13和閾值電路14。在這些電路中恢復(fù)輸入數(shù)據(jù)字，并且饋送至累加器117，它是一個(gè)模計(jì)數(shù)器，類(lèi)似于圖1中的累加器17。把來(lái)自累加器117的輸出信號(hào)(計(jì)數(shù)器溢出信號(hào))作為選擇信號(hào)沿線(xiàn)131饋送至多路轉(zhuǎn)換器開(kāi)關(guān)133，該多路轉(zhuǎn)換器進(jìn)行工作以選擇相移S1-S(2*N)之一。
以工作于標(biāo)稱(chēng)系統(tǒng)時(shí)鐘頻率的本地振蕩器137作為參考產(chǎn)生相移輸入。振蕩器137是一個(gè)極其穩(wěn)定的振蕩器，一般，它是一個(gè)晶體受控振蕩器。沿線(xiàn)139取得參考時(shí)鐘信號(hào)，并且饋送至倍頻器141，用一個(gè)數(shù)目Z來(lái)倍增系統(tǒng)頻率。把高頻時(shí)鐘信號(hào)作為時(shí)鐘信號(hào)沿線(xiàn)143饋送至第一移位寄存器151，并且經(jīng)過(guò)倒相器145饋送至第二移位寄存器153。
與此同時(shí)，倍頻器141把它的輸出饋送給除法電路147，該電路把經(jīng)過(guò)倍增的頻率除以N，這里N-1是雙移位寄存器的移位的個(gè)數(shù)，而2N代表來(lái)自雙移位寄存器的延遲單位的數(shù)目。沿線(xiàn)149取得經(jīng)過(guò)分頻的輸出信號(hào)，并且將它同時(shí)饋送給移位寄存器151和153。由于倒相器145的緣故，雙移位寄存器以時(shí)鐘相位反相關(guān)系被同步，而把經(jīng)移位的信號(hào)作為各個(gè)相位延遲單位饋送至多路轉(zhuǎn)換器133，這些相位延遲單位以相等的延遲單位跨過(guò)一個(gè)完整的時(shí)鐘周期。用沿線(xiàn)155取得的輸出頻率來(lái)同步第二積分器117和第一積分器113。
圖8示出雙移位寄存器的細(xì)節(jié)。第一和第二移位寄存器151和153沿線(xiàn)149接收相同的輸入信號(hào)，并且沿線(xiàn)143接收相同的高頻時(shí)鐘信號(hào)，只是第二移位寄存器153的高頻時(shí)鐘被倒相器145倒相，從而一個(gè)移位寄存器在高頻時(shí)鐘的上升沿上被同步，而另一個(gè)移位寄存器在下降沿上被同步?？梢钥闯?，只有單個(gè)除法器產(chǎn)生所需的相位。每個(gè)移位寄存器由一系列D觸發(fā)器做成。把每個(gè)除法器的輸出饋送至下一個(gè)連接著的觸發(fā)器，并且同時(shí)形成一個(gè)延遲單位。圖8右側(cè)的移位寄存器的輸出是延遲信號(hào)S((2*N)-1)和S(2*N)，它們代表最大的延遲單位。把信號(hào)饋送至圖7的多路轉(zhuǎn)換器133，由此呈現(xiàn)從S1延伸至S(2*N)的延遲單位。
注意，在第二實(shí)施例中，沒(méi)有電荷泵浦或比較器來(lái)使延遲信號(hào)保持與系統(tǒng)時(shí)鐘同相，這是由于在第二實(shí)施例中，參考時(shí)鐘的所有的相位被同步至高頻時(shí)鐘?，F(xiàn)在Δt是高頻時(shí)鐘的一半。這是能夠分辨的最小的起伏。
圖8A示出在圖7中沿線(xiàn)143來(lái)自倍頻器141的高頻時(shí)鐘信號(hào)。用此信號(hào)來(lái)同步雙移位寄存器151和153。圖8B示出在計(jì)數(shù)器/除法器147中對(duì)高頻信號(hào)分頻的結(jié)果，這里用八來(lái)除。
圖8C示出被八除的結(jié)果，這里，把對(duì)于第一觸發(fā)器的移位寄存器輸入的波形用1來(lái)代表。圖8D和8E示出對(duì)于第一移位寄存器的后續(xù)的信號(hào)。圖8D示出在S1輸入后的下一個(gè)輸入，它遲一個(gè)高頻時(shí)鐘周期被同步。注意，S3是奇數(shù)個(gè)延遲單位，而偶數(shù)個(gè)單位在第二移位寄存器中。圖8D示出對(duì)于第一移位寄存器的末尾一個(gè)延遲單位的波形。圖8E示出對(duì)于第二移位寄存器的第一延遲單位的波形。偶數(shù)的延遲單位與第二移位寄存器相關(guān)聯(lián)。
圖9A、9B和9C示出相應(yīng)于上述圖8A、8B和8C中示出的輸入波形的來(lái)自第一和第二移位寄存器的輸出波形。圖9D示出累加器電路的波形包絡(luò)。在波形包絡(luò)中的信號(hào)發(fā)送至多路轉(zhuǎn)換器，其輸出示于圖9E。根據(jù)可以得到的延遲取得多路轉(zhuǎn)換器波形，如由作為溢出信號(hào)從累加器接收到的相位信號(hào)所規(guī)定的那樣。虛線(xiàn)示出延遲信號(hào)的一個(gè)輸出波形的結(jié)構(gòu)。圖9D中的波形包絡(luò)的數(shù)字代表累加器編碼規(guī)定的延遲的閾值超過(guò)量。例如，數(shù)字3規(guī)定使用S2，因?yàn)镾2是從零算起的第三個(gè)延遲量。這個(gè)信號(hào)將繼續(xù)直至被圖9D中的下一個(gè)包絡(luò)中的下一個(gè)溢出信號(hào)2改變。
這樣，圖9E中的輸出波形代表按照本發(fā)明的經(jīng)合成的波形。
權(quán)利要求書(shū)按PCT19條的修改1.一種輸出頻率由輸入數(shù)字字確定的頻率合成電路，其特征在于，所述電路包括輸入線(xiàn)，它接收可確定所需輸出頻率的輸入數(shù)字字；模累加器，它耦合至輸入線(xiàn)，用于累加連續(xù)的數(shù)字字，所示累加器在其輸出端提供連續(xù)的相位選擇值；本地振蕩器，它產(chǎn)生具有參考頻率的振蕩器信號(hào)；延遲線(xiàn)，它連至本地振蕩器，用于接收來(lái)自所述本地振蕩器的振蕩器信號(hào)，所述延遲線(xiàn)產(chǎn)生多個(gè)具有不同延遲的振蕩器信號(hào)樣式，這些延遲相應(yīng)于多個(gè)接收到的處于所述參考頻率的所述振蕩器信號(hào)的增量相移，所述多個(gè)增量相移跨于處于所述參考頻率的所述振蕩器信號(hào)的一個(gè)周期；以及多路轉(zhuǎn)換器，它連至所述延遲線(xiàn)，以接收來(lái)自所述延遲線(xiàn)的所述振蕩器信號(hào)的多個(gè)相移樣式，所述多路轉(zhuǎn)換器具有一個(gè)控制輸入端，該輸入端連至所述累加器的輸出端，用以從所述輸出端接收連續(xù)的相位選擇值，所述多路轉(zhuǎn)換器按照所述連續(xù)的相位選擇值重復(fù)地選擇所述振蕩器信號(hào)的所述多個(gè)相移樣式之一作為所述電路的輸出，這樣，重復(fù)的相移選擇形成合成的輸出頻率。
2.如權(quán)利要求1所述的電路，其特征在于，所述累加器藉助于連接在它和所述輸入線(xiàn)之間的輸入字成形電路間接耦合至所述輸入線(xiàn)，所述輸入字成形電路包括與閾值電平檢測(cè)電路串聯(lián)的積分器，所述輸入字成形電路把接收到的輸入數(shù)字字變換為連續(xù)的脈沖，所述脈沖具有由所述輸入數(shù)字字確定的周期，所述累加器包括數(shù)字計(jì)數(shù)器，每個(gè)所述連續(xù)的脈沖使所述計(jì)數(shù)器計(jì)數(shù)遞增。
3.如權(quán)利要求2所述的電路，其特征在于，所述數(shù)字計(jì)數(shù)器是Gray碼計(jì)數(shù)器。
4.如權(quán)利要求2所述的電路，其特征在于，所述積分器和累加器由所述多路轉(zhuǎn)換器的輸出同步。
5.如權(quán)利要求1所述的電路，其特征在于，所述延遲線(xiàn)包括多個(gè)串聯(lián)的緩沖器電路，所述緩沖器電路連至電荷泵浦，該電荷泵浦以遞增的增量延遲加載所述緩沖器電路的每個(gè)緩沖器，對(duì)所述本地振蕩器的輸出頻率提供相位延
權(quán)利要求
1.一種輸出頻率由數(shù)字字確定的頻率合成電路，其特征在于，所述電路包括輸入線(xiàn)，它接收可確定所需輸出頻率的輸入數(shù)字字；模累加器，它耦合至輸入線(xiàn)，用于累加連續(xù)的數(shù)字字，所示累加器在其輸出端提供連續(xù)的相位選擇值；本地振蕩器，它產(chǎn)生具有參考頻率的振蕩器信號(hào)；延遲線(xiàn)，它連至本地振蕩器，用于接收來(lái)自所述本地振蕩器的振蕩器信號(hào)，所述延遲線(xiàn)產(chǎn)生多個(gè)具有不同延遲的振蕩器信號(hào)樣式，這些延遲相應(yīng)于多個(gè)接收到的處于所述參考頻率的所述振蕩器信號(hào)的增量相移，所述多個(gè)增量相移跨于處于所述參考頻率的所述振蕩器信號(hào)的一個(gè)周期；以及多路轉(zhuǎn)換器，它連至所述延遲線(xiàn)，以接收來(lái)自所述延遲線(xiàn)的所述振蕩器信號(hào)的多個(gè)相移樣式，所述多路轉(zhuǎn)換器具有一個(gè)控制輸入端，該輸入端連至所述累加器的輸出端，用以從所述輸出端接收連續(xù)的相位選擇值，所述多路轉(zhuǎn)換器按照所述連續(xù)的相位選擇值重復(fù)地選擇所述振蕩器信號(hào)的所述多個(gè)相移樣式之一作為所述電路的輸出，這樣，重復(fù)的相移選擇形成合成的輸出頻率。
2.如權(quán)利要求1所述的電路，其特征在于，所述累加器藉助于連接在它和所述輸入線(xiàn)之間的輸入字成形電路間接耦合至所述輸入線(xiàn)，所述輸入字成形電路包括與閾值電平檢測(cè)電路串聯(lián)的積分器，所述輸入字成形電路把接收到的輸入數(shù)字字變換為連續(xù)的脈沖，所述脈沖具有由所述輸入數(shù)字字確定的周期，所述累加器包括數(shù)字計(jì)數(shù)器，每個(gè)所述連續(xù)的脈沖使所述計(jì)數(shù)器計(jì)數(shù)遞增。
3.如權(quán)利要求2所述的電路，其特征在于，所述數(shù)字計(jì)數(shù)器是Gray碼計(jì)數(shù)器。
4.如權(quán)利要求2所述的電路，其特征在于，所述積分器和累加器由所述多路轉(zhuǎn)換器的輸出同步。
5.如權(quán)利要求1所述的電路，其特征在于，所述延遲線(xiàn)包括多個(gè)串聯(lián)的緩沖器電路，所述緩沖器電路連至電荷泵浦，該電荷泵浦以遞增的增量延遲加載所述緩沖器電路的每個(gè)緩沖器，對(duì)所述本地振蕩器的輸出頻率提供相位延遲。
6.如權(quán)利要求1所述的電路，其特征在于，如此把鎖相環(huán)連至所述延遲線(xiàn)，從而調(diào)整增量延遲以跨過(guò)產(chǎn)生的時(shí)鐘頻率的一個(gè)周期。
7.如權(quán)利要求1所述的電路，其特征在于，所述延遲線(xiàn)包括多個(gè)串聯(lián)連接的電容性加載的電路和一個(gè)與濾波器相關(guān)聯(lián)的電荷泵浦，每個(gè)連續(xù)的電路具有按各自的延遲單位遞增的延遲量，它們由所述電荷泵浦來(lái)調(diào)整。
8.如權(quán)利要求1所述的電路，其特征在于，所述延遲線(xiàn)包括至少一個(gè)移位寄存器，所述移位寄存器具有多個(gè)輸出，它們把所述本地振蕩器的一個(gè)時(shí)鐘周期劃分成遞送至所述多路轉(zhuǎn)換器的延遲單位。
9.如權(quán)利要求8所述的電路，其特征在于，如此把鎖相環(huán)連至所述延遲線(xiàn)，從而調(diào)整增量延遲，使之跨過(guò)產(chǎn)生的時(shí)鐘頻率的一個(gè)周期。
10.如權(quán)利要求9所述的電路，其特征在于，第一和第二移位寄存器的每一個(gè)包括多個(gè)D觸發(fā)器，它們由來(lái)自所述本地振蕩器的信號(hào)同步，其頻率為用整數(shù)倍頻的所述本地振蕩器的頻率。
11.如權(quán)利要求9所述的電路，其特征在于，所述延遲線(xiàn)包括多個(gè)串聯(lián)連接的電容性加載的電路和一個(gè)電荷泵浦，每個(gè)連續(xù)的加載的電路具有按各自的延遲單位遞增的容性延遲量，它們由所述電荷泵浦來(lái)調(diào)整。
全文摘要
一種直接數(shù)字頻率合成器以對(duì)多路轉(zhuǎn)換器(33;133)尋址的模累加器(17;117)為特征。多路轉(zhuǎn)換器接收一系列由數(shù)字電路(41－45;141－153)產(chǎn)生的延遲信號(hào)。延遲信號(hào)產(chǎn)生參考振蕩器(37;137)的相位。延遲單位的數(shù)目足以分辨所期望的起伏。累加器是數(shù)字計(jì)數(shù)器,每次計(jì)數(shù)它只遞增單個(gè)數(shù)字,諸如Gray碼計(jì)數(shù)器。在一個(gè)實(shí)施例中,由電荷泵浦(43;圖5)產(chǎn)生延遲信號(hào),該電荷泵浦饋給各個(gè)邏輯電路(41;圖3－4),而這些邏輯電路驅(qū)動(dòng)環(huán)路中的集成電容器。至電荷泵浦的反饋將使總延遲劃分參考時(shí)鐘的單個(gè)時(shí)鐘周期。在第二實(shí)施例中,由輸出處于相位顛倒關(guān)系(145)的單個(gè)寄存器或數(shù)個(gè)寄存器(151;153)來(lái)劃分單個(gè)時(shí)鐘周期。使用時(shí)鐘乘法器(141)和除法器(147)來(lái)確保每個(gè)時(shí)鐘周期與延遲單位的總數(shù)同步。多路轉(zhuǎn)換器(33;133)的輸出(33;155)是參考振蕩器信號(hào),它由相位延遲調(diào)整,形成合成的輸出頻率。
文檔編號(hào)H03L7/18GK1256023SQ99800056
公開(kāi)日2000年6月7日 申請(qǐng)日期1999年1月14日 優(yōu)先權(quán)日1998年1月21日
發(fā)明者阿蘭·韋爾涅, 迪迪埃·瓦倫蒂 申請(qǐng)人:愛(ài)特梅爾股份有限公司