專利名稱：延遲優(yōu)化的復(fù)用組合器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種由至少兩個(gè)調(diào)整部件組成的延遲優(yōu)化的復(fù)用組合器，這些調(diào)整部件是可各自經(jīng)過一個(gè)第一支路由一個(gè)控制信號直接控制的和經(jīng)過一個(gè)第二支路由通過遞變器逆變的控制信號控制的。
復(fù)用組合器以及甚至復(fù)用分解器通常用各三態(tài)逆變器或各調(diào)整部件或各與非門來實(shí)現(xiàn)。在此三態(tài)逆變器是具有三個(gè)狀態(tài)的即“1”、“0”和“高阻抗”的逆變器。
圖3展示一種帶有各調(diào)整部件或各轉(zhuǎn)輸元件1、2和一種逆變器3的現(xiàn)有的復(fù)用分解器實(shí)例。調(diào)整部件1由一個(gè)N溝道MOS(金屬氧化物半導(dǎo)體)晶體管4和一個(gè)P溝道MOS晶體管5組成。調(diào)整部件2同樣地由一個(gè)N溝道MOS晶體管6和一個(gè)P溝道MOS晶體管7組成。各晶體管4和5像各晶體管6和7那樣同樣地位于各自互相平行位置。第一輸入信號IN1是經(jīng)各晶體管4、5的源極一漏極線路傳輸?shù)?，而第二輸入信號IN2是經(jīng)各晶體管6、7的源極漏極線路傳輸?shù)?。兩個(gè)調(diào)節(jié)元件1、2的輸出端是與一個(gè)共同的輸出節(jié)點(diǎn)OUT連接的。各晶體管5、6的各柵極是由一個(gè)相當(dāng)于控制信號，CTRL的控制信號C2控制的。此外各晶體管4、7的各柵極是經(jīng)過逆變器3從控制信號CTRL中所獲得的控制信號C1控制的。就是就這些控制信號C1和C2互相向是倒置的。
如果在圖3中所展示的復(fù)用分解器上控制信號C1是在“0”上的話，則晶體管4是閉合的，而晶體管7是開路的。在此情況下控制信號C2是在“1”上，這意味著晶體管5是閉合的，而晶體管6是開路的。換句話說，在具有“1”的控制信號CTRL時(shí)，調(diào)整部件2導(dǎo)通，而調(diào)整部件1阻斷。
在圖3的電路裝置上插入逆變器3于是導(dǎo)致信號C1與信號C2相比是稍滯后的，因?yàn)樗仨毻ㄟ^逆變器3。換言之在

圖1的電路裝置上各自不同快速地控制這些調(diào)整部件1、2，這在復(fù)用組合器或復(fù)用分解器的各時(shí)間緊要的應(yīng)用上是不利的，因?yàn)橛捎跁r(shí)間上不同的控制以相同的延遲向輸出端OUT提供各輸入信號IN1和IN2。
因此本發(fā)明的任務(wù)在于，建立一種延遲優(yōu)化的復(fù)用組合器或復(fù)用分解器，該復(fù)用組合器或復(fù)用分解器在各時(shí)間緊要的應(yīng)用上也能夠提供一個(gè)時(shí)間同步的輸出信號。
在一個(gè)開始時(shí)所述種類的延遲優(yōu)化的復(fù)合組合器上按本發(fā)明此任務(wù)由此來解決，即在第一支路中安排了一個(gè)附加的調(diào)整部件，此調(diào)整部件復(fù)制由逆變器所決定的延遲。
按本發(fā)明的延遲優(yōu)化的復(fù)用組合器(或復(fù)用分解器)因此采用在控制信號的支路中的一個(gè)附加的優(yōu)化調(diào)整部件，在該支路中是未安排逆變器的。通過此附加的調(diào)整部件復(fù)制由逆變器強(qiáng)制引入的時(shí)間延遲，使得各當(dāng)時(shí)的各控制信號時(shí)間相同地到達(dá)各調(diào)整部件上。
這也展示了當(dāng)經(jīng)一個(gè)過程窗口觀察這些調(diào)整部件時(shí)，各調(diào)整部件通常作為“開關(guān)”比作為三態(tài)逆變器更適合。三態(tài)逆變器是有源的或放大的開關(guān)，在這些開著各過程波動(dòng)對開關(guān)速度的影響比對各“無源的”調(diào)整部件的影響強(qiáng)很多。因此在弱的P溝道FET(場效應(yīng)晶體管)上，輸出脈沖的上升沿是緩慢的，而在N溝道FET上這是輸出脈沖的下降沿。亦即由晶片獲得的各調(diào)整部件的變化比在制作各三態(tài)逆變器時(shí)由過程決定的各波動(dòng)小。
甚至在各當(dāng)時(shí)的調(diào)整部件用的各單個(gè)控制信號不準(zhǔn)確地在同一時(shí)刻接通時(shí)，接通時(shí)的各調(diào)整部件的慣性決定了相對于控制信號的均勻延遲的輸出信號的生成。
以下用各附圖詳細(xì)地解釋本發(fā)明。所展示的圖1和圖2分別為按本發(fā)明的復(fù)用組合器的兩個(gè)實(shí)施例的電路圖和圖3為一個(gè)現(xiàn)有的復(fù)用組合器的電路圖。
圖1和圖2中對于彼此相當(dāng)?shù)牟考捎萌鐖D3中的相同的各標(biāo)志符號。
圖1展示在控制信號C2的支路中的附加調(diào)整部件8。如調(diào)整部件1和2那樣此附加調(diào)整部件8由一個(gè)N溝道MOS晶體管9和一個(gè)P溝道MOS晶體管10組成。這些晶體管9和10的各柵極是以供電電壓VDD或VSS輸入電壓的，這些晶體管9和10象晶體管4和5或6和7那樣位于互相平行的位置。
調(diào)整部件8是這樣設(shè)計(jì)的或“優(yōu)化的”，使得它的眨遲與逆變器3的延遲相當(dāng)。由此而實(shí)現(xiàn)由控制信號CTRL獲得的各信號C1和C2同時(shí)作用在晶體管4至7上，使得在各時(shí)間緊要的應(yīng)用上也保證了在輸出端OUT上獲得具有各自同一延遲的輸出信號。
圖2展示一個(gè)在其上只施加一個(gè)輸入信號IN1的實(shí)施例，該輸入信號被直接行向調(diào)整部件1和經(jīng)過另一個(gè)逆變器11引向調(diào)整部件2。
例如在一個(gè)動(dòng)態(tài)控制信號CTRL上更確切地說在各靜態(tài)輸入信號IN1,IN2上產(chǎn)生按本發(fā)明的復(fù)用組合器的一個(gè)有利的應(yīng)用，以便例如實(shí)現(xiàn)一個(gè)具有直至輸出端OUT的控制信號CTRL的恒定延遲的異或門部件。
權(quán)利要求
1．由至少兩個(gè)調(diào)整部件(1,2)組成的延遲優(yōu)化的復(fù)用組合器，這些調(diào)整部件是可各自經(jīng)過一個(gè)第一支路由一個(gè)控制信號(C2)直接控制的和經(jīng)過一個(gè)第二支路由通過逆變器(3)翻轉(zhuǎn)的控制信號(C1)控制的，其特征在于，在第一支路中安排了一個(gè)附加的調(diào)整部件(8)該調(diào)整件復(fù)制由逆變器(3)所決定的延遲。
2．按權(quán)利要求1的延遲優(yōu)化的復(fù)用組合器，其特征在于，在至少兩個(gè)調(diào)節(jié)元件(1,2)中的每個(gè)上施加一分離的輸入信號(IN1,IN2)。
3．按權(quán)利要求1的延遲優(yōu)化的復(fù)用組合器，其特征在于，至少兩個(gè)調(diào)整部件(1,2)中的一個(gè)施加了一個(gè)輸入信號，而至少兩個(gè)調(diào)整部件(2,1)中的另一個(gè)施加了逆變了一輸入信號。
4．按權(quán)利要求1至3之一的延遲優(yōu)化的復(fù)用組合器，其征在于，各調(diào)整部件(1,2,8)是由互相之間并聯(lián)的一個(gè)N溝道MOS晶體管(4,6,9)和一個(gè)P溝道MOS晶體管(5,7,10)組成的。
全文摘要
本發(fā)明涉及一種由至少兩個(gè)調(diào)整部件(1,2)組成的延遲優(yōu)化的復(fù)用組合器,這些調(diào)整部件是可各自經(jīng)過一個(gè)第一支路由一個(gè)控制信號(2)直接控制的和經(jīng)過一個(gè)第二支路由通過逆變器(3)逆變的控制信號(C1)控制的。在第一支路中附加地安排了另一個(gè)調(diào)整部件(8)該調(diào)整部件復(fù)制由逆變器(3)所決定的延遲,以至于各調(diào)元件(1,2)是可時(shí)間相同的轉(zhuǎn)換。
文檔編號H03K17/693GK1235420SQ99106480
公開日1999年11月17日 申請日期1999年5月13日 優(yōu)先權(quán)日1998年5月13日
發(fā)明者P·海涅, T·格雷茨, B·約翰遜, D·黑爾勒 申請人:西門子公司