專利名稱：假信號抑制器電路與方法
技術領域：
本發(fā)明涉及對“假信號”的抑制，假信號即那些在控制信號中由于接觸彈跳，各種類型的干擾和/或噪聲所引起的不希望發(fā)生的各種變化。
低壓控制信號由于各種各樣的原因加于半導體器件，在這樣的控制信號中不希望有的變化常會對電路的運行造成嚴重的有害作用。已經(jīng)得知抑制這些瞬變可如下進行要求控制信號中的任何改變在它被識別為是所需的控制信號而不是不需要的瞬態(tài)之前的一個預定的有限時間周期中出現(xiàn)。舉例說，U.S.專利No.4,505,635的說明書中公開了應用兩個雙穩(wěn)態(tài)器件作為瞬態(tài)抑制電路，該兩個雙穩(wěn)態(tài)器件用于在兩個不同的時間對控制信號進行采樣，并且兩個雙穩(wěn)態(tài)器件的并行被要求作為控制信號向電路的傳播。這種方法中，控制信號的二值狀態(tài)必須在兩個采樣過程中保持不變以便該信號被識別為控制信號，而該假信號抑制電路的作用猶如一個濾波器，對小于兩個采樣持續(xù)時間的瞬態(tài)加以濾除。
然而，有時需要對假信號抑制電路加以旁路而使得控制信號直接傳送到電路中。于是，本發(fā)明的一個目的是提供一種新的電路和方法用于有選擇地將假信號抑制電路旁路。
另一目的是提供一種新型的選擇性旁路的假信號抑制電路，該電路可集成到用于操作電路的控制線路中。
又一目的是提供一種新型的選擇性操作的瞬態(tài)濾波電路和方法。
而又一目的是提供一種新型電路和方法，該電路和方法可結合到半導體器件設計之中而不必再顧及在集成電路應用中是否需要假信號抑制電路。
還有一目的是提供一種新型集成電路和方法，該電路和方法使得在每一輸入線路中包含有假信號抑制電路，從而避免了由于操作電路上的溫度和加工參數(shù)所引起的附加約束。
按照本發(fā)明，假信號抑制電路包括多個雙穩(wěn)態(tài)器件，該電路在兩個或多個時鐘周期中接收二值控制信號，并且除非控制信號保持相同的狀態(tài)達兩個或更多以時鐘周期，該電路是不會改變二進制輸出信號的狀態(tài)的，選擇性的旁路包含連接到雙穩(wěn)器件的裝置，用于選擇地通過假信號抑制電路在單獨一個時鐘周期中傳播上述控制信號。
現(xiàn)通過例子并參照以下附圖對本發(fā)明進行說明。


圖1是先有技術的假信號抑制電路的簡化電路圖。
圖2是選擇性地可旁路假信號抑制電路的簡化電路圖。
圖3是集成為半導體芯片的本發(fā)明的可旁路假信號抑制電路的功能框圖。
圖1表示先有的技術的假信號抑制電路，該電路通常包括兩個雙穩(wěn)器件或觸發(fā)電路，該電路在兩個不同的時鐘區(qū)間對控制信號狀態(tài)采樣并存儲。當控制信號狀態(tài)在必需的時間區(qū)間中保持不變時，邏輯電路向操作電路提供輸出信號。
圖2表示本發(fā)明的假信號抑制電路，它包括一個輸入端10接收控制信號，并與第一雙穩(wěn)器件12的輸入端連接，該雙穩(wěn)器件通過使用來自輸入端14的時鐘信號在時間T1被采樣。
當在時間T2被時鐘信號觸發(fā)時，雙穩(wěn)器件12提供一個輸出信號，該信號反映了控制信號在時間T1的狀態(tài)。這信號被加到第二雙穩(wěn)器件16的一個輸入端。在時間T3，該時鐘信號使得將時間T2的控制信號的輸出狀態(tài)反映為雙穩(wěn)器件12的輸出信號而從雙穩(wěn)器件16輸出的信號反映的是在時間T1的控制信號狀態(tài)。
在先有技術的電路中，響應來自兩個觸發(fā)器的輸出信號的邏輯電路提供假信號抑制器電路的輸出信號。這樣，只有當控制信號的狀態(tài)在兩個相繼的時鐘周期中保持不變時，該假信號抑制器電路才提供一個輸出信號。
圖2表示來自雙穩(wěn)器件12與16的輸出信號被加到異(“XOR”)門18的兩個輸入端，該異門向第三觸發(fā)器20的輸入端CL“清除”提供一個信號。
該第三觸發(fā)器20的連接所實現(xiàn)的功能是作為多路復用器用于(a)來自雙穩(wěn)器件16的負輸出信號，以及(b)用于(通過反向器26)來自觸發(fā)器的負Q一端的輸出信號，以及把該多路復用信號作為向觸發(fā)器20的D端的輸入信號處理。
來自或門22的輸出信號加到CL輸入端，以及來自或門24的輸出信號加到觸發(fā)器20的4“預置”輸入端PR。注意圖2中為了繪圖的方便端子CL與PR已被調換。從正Q輸出端輸出的輸出信號通過反相器28作為該假信號抑制器電路的輸出信號而被使用。
這樣，本發(fā)明的假信號抑制器電路僅在控制信號的狀態(tài)已在相繼的兩個時鐘周期中保持不變時才提供一個輸出信號。
因為存在不需要假信號抑制器的控制線路，并因為存在不需要假信號抑制器用于控制線路的時間，所以本發(fā)明的電路提供了選擇旁路。
圖2表示了復位信號可選擇地通過輸入端19的通路的被施加于或門22與24的兩輸入端之一。控制信號被加到兩個或門22與24的另外的輸入端，在或門22的情形則是經(jīng)由反相器26加的。這樣，或門22響應二值低位控制信號或二值高位復位信號而輸出一個輸出信號，并且或門24響應二值高位控制信號或二值高位復位信號而提供一個輸出信號。其結果是，提供來自兩或門22與24之一的輸出信號用于控制信號的每一轉換以及向輸出端19施加復位信號的結果而被提供的。
來自或門22與24的輸出信號加于雙穩(wěn)器件12與16及觸發(fā)器20兩者的互補復位端(即CL與PR)，使得所有這三者都被復位。
于是該假信號抑制器電路在復位信號出現(xiàn)于輸入端19時則對控制信號成為透明的，并且由于控制信號在相繼的時鐘周期中已被采樣，于是不需要控制信號類同地在兩個時鐘周期中保持控制信號的狀態(tài)，也可通過其傳播。
雙穩(wěn)器件的數(shù)目可以增加以使得任何給定的時鐘信號擴大為一種時間周期，在此周期中控制信號狀態(tài)必須保持不變以便被識別確為控制信號。
此處所說的雙穩(wěn)器件和門可以是任何可執(zhí)行所指功能的適用的通常的電路。而且，其他的功能等價的電路也可以應用。但即使是應用相同的電路元件，連接方式也可以有變化，通過增加或減少反相器以平衡正負鈴輸出信號的使用等等。
在集成電路的設計與制造中，實際上迄今由于這些IC所需要的靈活性并未將假信號抑制器電路納入控制電路中，這即要決定在控制電路上究竟是否需要那種抑制器，又如果需要，則何時需要那種抑制器。圖3中所示，本發(fā)明使得可將本發(fā)明假信號抑制器電路30集成到集成電路34的每一控制線路32中去而無須作那樣的考慮，因為知道決定是否要以及何時要包含這種電路在以后僅要簡單地選擇復位信號的施加即可解決。通過設計假信號抑制器電路集成到IC34的每一控制線路32中去，則假信號抑制器電路的造價可大大減少。
如圖3所示，每一假信號抑制器電路都配有三條輸入線，分別用于控制信號，時鐘與復位信號。當然，時鐘信號可由IC34的一個或多個內部源提供，于是，可免除第三個外部連線。
當本發(fā)明的假信號抑制器電路設計在IC內時，它可用作濾波器，以減少電路的噪聲敏感度，對開關接觸去抖動的作用而使它可直接接于IC，并抑制由于時鐘與控制信號之間的同步鎖定在控制信號轉移過程中的采樣效應。
而且，假信號抑制電路集成到IC之中使之在制造過程中經(jīng)受相同的加工參數(shù)并在操作中使之經(jīng)受相同的溫度條件。于是假信號抑制電路并未強加于IC什么限制。
集成到半導體芯片的每一輸入控制線路和可復位假信號抑制電路對每一控制線路提供了靈活性，使得是否需要假信號抑制電路以及如果需要則在何時需要都是可操作的。
權利要求
1.一種包含多個雙穩(wěn)器件的假信號抑制電路，該電路在兩個或更多的時鐘周期中接收二值控制信號，并且如果該控制信號不在兩個或更多的時鐘周期中保持相同的狀態(tài)則該電路不會改變二值輸出信號狀態(tài)，選擇性的旁路包括與雙穩(wěn)器件工作連接的器件，用于在一單獨時鐘周期中通過假信號抑制電路傳播上述控制信號。
2.權利要求1中所稱的一種假信號抑制電路，其中上述用于選擇傳播控制信號的上述裝置包含選擇地在一單獨時鐘周期中將上述裝置包含選擇地在一單獨時鐘周期中將上述雙穩(wěn)器件每一個復位的裝置。
3.權利要求1或2中所稱的一種假信號抑制電路，其中上述假信號抑制電路包含三個或更多的可復位雙穩(wěn)器件。
4.權利要求1中所稱的假信號抑制電路，它包括一個第一雙穩(wěn)器件用于接收控制信號并用于在時間T2提供與其狀態(tài)相關的第一輸出信號；一個第二雙穩(wěn)器件用于接收上述第一輸出信號并用于提供與上述第一輸出信號在時間T1狀態(tài)相關的第二輸出信號；第三雙穩(wěn)器件裝置用于向上述第一、第二與第三雙穩(wěn)器件施加相繼的時鐘周期；用于提供第三輸出信號的裝置，該第三輸出信號用在上述第一與第二輸出信號的狀態(tài)在時間T1與T2之間發(fā)生改變時施加于上述第三雙穩(wěn)器件；以及可操作的獨立于上述控制信號狀態(tài)的復位裝置，用于將上述第一、第二與第三雙穩(wěn)器件設置為預定狀態(tài)以便在每一時鐘周期之中被采樣時的控制信號的狀態(tài)可通過該裝置傳播。
5.權利要求4中所稱的一種假信號抑制電路，它包括施加于多個邏輯相連在一起的級連雙穩(wěn)器件的第一個器件的控制信號以便只有在控制信號狀態(tài)在數(shù)目等于該級連雙穩(wěn)器件數(shù)的時鐘周期數(shù)中保持不變時才提供一個輸出信號；該電路功能的選擇性旁路方法，該方法包括選擇性地將每一雙穩(wěn)器件在每一時鐘周期之中復位的步驟，由此，來自最后一個雙穩(wěn)器件的輸出信號在相繼的時鐘周期中表示著在該相繼的時鐘周期中控制信號的狀態(tài)。
6.一種集成電路，它包括一個或多個操作電路，每一操作電路具有一個或多個控制信號線路；上述每一控制線路中都設有一假信號抑制電路；這些假信號抑制電路的每一個都包含旁路器和旁路控制線用于響應施加到其上控制線的信號而選擇地旁路假信號抑制功能。
全文摘要
一種可復位假信號抑制電路，該電路集成到半導體芯片的每一輸入控制線路之中，以便使得每一控制線路具有靈活性；對于是否接入以及如果接入則在何時接入假信號抑制電路均是可操作的。
文檔編號H03K5/125GK1139315SQ9410783
公開日1997年1月1日 申請日期1994年6月29日 優(yōu)先權日1993年6月30日
發(fā)明者瓊·L·杜普雷 申請人:哈里公司