專(zhuān)利名稱(chēng)：鎖相環(huán)中用于備用恢復(fù)的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及鎖相環(huán)，更具體地說(shuō)是涉及用于鎖相環(huán)中的備用方法和電路。
鎖相環(huán)(PLL)在通訊應(yīng)用中具有重要的用途。其用途之一是一種PLL頻率合成器，它產(chǎn)生一個(gè)具有可編程(programmable)頻率的輸出信號(hào)，該輸出信號(hào)用來(lái)調(diào)諧兩個(gè)或更多的通訊信道。一個(gè)基準(zhǔn)振蕩器產(chǎn)生一個(gè)基準(zhǔn)信號(hào)，該基準(zhǔn)信號(hào)在一個(gè)基準(zhǔn)計(jì)數(shù)器中記數(shù)以提供一個(gè)相位檢測(cè)器的第一個(gè)輸入。一個(gè)環(huán)路計(jì)數(shù)器的輸出提供相位檢測(cè)器的第二個(gè)輸入。該相位檢測(cè)器提供一個(gè)指示它的輸入信號(hào)是否鎖定(即具有相同的相位和頻率)的電壓信號(hào)。相位檢測(cè)器的輸出被在一個(gè)環(huán)路濾波器(如一個(gè)積分器)中進(jìn)行濾波，它的輸出提供給一個(gè)壓控振蕩器(VCO)作為輸入信號(hào)。VCO的輸出就是PLL頻率合成器的輸出，它然后在環(huán)路計(jì)數(shù)器中劃分(divided)。如果希望獲得不同的輸出頻率，用戶只需改變基準(zhǔn)計(jì)數(shù)器或環(huán)路計(jì)數(shù)器中的起始計(jì)數(shù)器值，PLL頻率合成器的反饋環(huán)就會(huì)使得輸出頻率迅速鎖定。
在許多應(yīng)用中，VCO的輸出頻率相對(duì)于基準(zhǔn)頻率較大。例如，VCO可被編程輸出一個(gè)具有1.2千兆赫(GHZ)的頻率的信號(hào)。由于這一頻率太高，無(wú)法在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)回路中分割，環(huán)路計(jì)數(shù)器通常被分為兩個(gè)部件一個(gè)預(yù)定標(biāo)器(prescaler)和一個(gè)也稱(chēng)為環(huán)路計(jì)數(shù)器的子序列計(jì)數(shù)器。預(yù)定標(biāo)器可以由高速的雙極電路構(gòu)成，而環(huán)路計(jì)數(shù)器用CMOS電路實(shí)現(xiàn)。
在采用PLL頻率合成器的許多產(chǎn)品中，低功耗是所考慮的一個(gè)關(guān)鍵問(wèn)題。因此，這些產(chǎn)品經(jīng)常把PLL頻率合成器置于備用方式以節(jié)能。在備用方式下，預(yù)定標(biāo)器、計(jì)數(shù)器和相位檢測(cè)器均不工作以節(jié)能。VCO的輸入基本上維持恒定，使得VCO的輸出維持大約與PLL頻率合成器進(jìn)入備用之前的頻率相同的頻率。但是這會(huì)在退出備用時(shí)產(chǎn)生問(wèn)題。在備用期間，VCO的輸出信號(hào)的相位可能會(huì)有漂移，但頻率不會(huì)。此外，當(dāng)計(jì)數(shù)器被重新起動(dòng)時(shí)，它們就不會(huì)同步，因而相位檢測(cè)器就會(huì)檢測(cè)到一個(gè)很大的偏差，盡管這一偏差反映的是相位的改變而不是頻率的改變。由于這一虛假的大偏差的檢測(cè)，即使所希望的頻率可能是正確的，VCO也會(huì)改變其輸出頻率。因此，PLL進(jìn)行鎖定就會(huì)占用不希望的較長(zhǎng)的時(shí)間。
此外，積分電路預(yù)定標(biāo)器通常沒(méi)有復(fù)位輸入。這些積分電路需要采用低插針數(shù)以降低成本。另外，它們會(huì)需要在每一級(jí)上都裝一只額外的切換晶體管以實(shí)現(xiàn)復(fù)位功能，這就增加了電壓需求、功率消耗以及尺寸。因此，需要有一種在備用之后能迅速鎖定并能夠容易地與現(xiàn)有的預(yù)定標(biāo)器電路進(jìn)行接口的PLL頻率合成器。
因此，以一種形式提供了一種改進(jìn)鎖相環(huán)中的備用恢復(fù)的方法?；鶞?zhǔn)計(jì)數(shù)器、環(huán)路計(jì)數(shù)器部分和相位檢測(cè)器響應(yīng)于備用信號(hào)的激活而不工作。基準(zhǔn)計(jì)數(shù)器和環(huán)路計(jì)數(shù)器部分二者均響應(yīng)于備用信號(hào)的無(wú)效而被啟動(dòng)。壓控振蕩器(VCO)的輸出信號(hào)響應(yīng)于環(huán)路計(jì)數(shù)器輸出信號(hào)的激活而與環(huán)路計(jì)數(shù)器部分的輸入去耦合。VCO的輸出信號(hào)響應(yīng)于一個(gè)基準(zhǔn)計(jì)數(shù)器的輸出信號(hào)的激活而與環(huán)路計(jì)數(shù)器輸入部分重新耦合。然后相位檢測(cè)器才被啟動(dòng)。
在另一種形式里，提供了一種鎖相環(huán)用的備用控制電路，包括有計(jì)數(shù)器啟動(dòng)部分、門(mén)電路部分和一個(gè)相位檢測(cè)器啟動(dòng)部分。計(jì)數(shù)器啟動(dòng)部分分別根據(jù)備用信號(hào)的失效或激活使得計(jì)數(shù)器啟動(dòng)信號(hào)激活或失效。門(mén)電路部分響應(yīng)于備用信號(hào)失效以后第一次出現(xiàn)的環(huán)路計(jì)數(shù)器輸出信號(hào)以預(yù)定的邏輯狀態(tài)提供壓控振蕩器(VCO)輸出信號(hào)。門(mén)電路部分響應(yīng)于所述環(huán)路計(jì)數(shù)器輸出信號(hào)第一次出現(xiàn)后的基準(zhǔn)計(jì)數(shù)器輸出信號(hào)第一次出現(xiàn)之后的VCO輸入信號(hào)而提供VCO輸出信號(hào)。相位檢測(cè)器啟動(dòng)部分響應(yīng)于所述備用信號(hào)的激活而使相位檢測(cè)器啟動(dòng)信號(hào)失效，并響應(yīng)于環(huán)路計(jì)數(shù)器輸出信號(hào)第一次出現(xiàn)以后的基準(zhǔn)計(jì)數(shù)器輸出信號(hào)的第一次出現(xiàn)而使相位檢測(cè)器啟動(dòng)信號(hào)重新激活。
從下面結(jié)合相應(yīng)的附圖進(jìn)行的詳細(xì)描述中可以更清楚地理解這些及其他的特性和優(yōu)點(diǎn)。


圖1是根據(jù)本發(fā)明的鎖相環(huán)的方框圖。
圖2是圖1的備用控制電路。
圖1是依據(jù)本發(fā)明的鎖相環(huán)(PLL)20的方框圖。PLL20包括有基準(zhǔn)計(jì)數(shù)器21，預(yù)定標(biāo)器22，環(huán)路計(jì)數(shù)器23，相位檢測(cè)器24，環(huán)路濾波器25，壓控振蕩器26和備用控制電路30?；鶞?zhǔn)計(jì)數(shù)器21具有一個(gè)從諸如石英振蕩器(未示出)的信號(hào)源接收標(biāo)為“FREF”的基準(zhǔn)信號(hào)的輸入端;一個(gè)接收標(biāo)為“COUNTER EN ABLE”(計(jì)數(shù)器啟動(dòng))信號(hào)的;和一個(gè)輸出端用于提供標(biāo)為“FR”的輸出信號(hào)的。預(yù)定標(biāo)22具有一個(gè)接收標(biāo)為“Fvco”信號(hào)的輸入端;一個(gè)接收COUNTER EN ABLE(計(jì)數(shù)器啟動(dòng))信號(hào)的控制輸入端和一個(gè)輸出端。環(huán)路計(jì)數(shù)器23具有一個(gè)與預(yù)定標(biāo)器22的輸出相連的輸入端;一個(gè)接收COUNTER EN ABLE信號(hào)的控制輸入端;和一個(gè)提供標(biāo)為“FV”的信號(hào)的輸出端。相位檢測(cè)器24具有分別接收信號(hào)FR和FV的第一和第二輸入端;一個(gè)接收標(biāo)為“PHASE DETECTOR EN ABLE”(相位檢測(cè)器啟動(dòng))的信號(hào)的控制輸入端;和一個(gè)提供標(biāo)為“PDOUT”的信號(hào)的輸出端。環(huán)路濾器25具有一個(gè)接收PDOUT的輸入端和一個(gè)輸出端。VCO26具有一個(gè)與環(huán)路濾波器25的輸出端相連的輸入端;和一個(gè)提供標(biāo)為“FVCO”的PLL20的輸出信號(hào)的輸出端。備用控制回路30具有接收信號(hào)FVCO的第一個(gè)輸入端;接收標(biāo)為“STANDBY”(備用)的信號(hào)的控制輸入端;和提供FVCO′、COUNTER EN ABLE和PHASEDETECTOR EN ABLE信號(hào)的三個(gè)輸出端。
在工作時(shí)，基準(zhǔn)計(jì)數(shù)器21從基準(zhǔn)振蕩器(未示出)接收FREF并從預(yù)編程設(shè)置的數(shù)目開(kāi)始遞減計(jì)數(shù)到零。當(dāng)它計(jì)數(shù)到零時(shí)，基準(zhǔn)計(jì)數(shù)器21輸出一個(gè)寬度為FREF的一個(gè)周期的脈沖信號(hào)FR，然后重復(fù)其計(jì)數(shù)循環(huán)。類(lèi)似地，預(yù)定標(biāo)器22響應(yīng)于信號(hào)FVCO′而從一個(gè)預(yù)編程設(shè)置的或預(yù)先確定的數(shù)目遞減計(jì)數(shù)到零，以在其輸出提供給定數(shù)目的FVCO′循環(huán)。預(yù)定標(biāo)器22的輸出處于激活狀態(tài)的時(shí)間長(zhǎng)度并不重要，因?yàn)榄h(huán)路計(jì)數(shù)器23是根據(jù)從低到高的轉(zhuǎn)換來(lái)計(jì)數(shù)的。預(yù)定標(biāo)器22采用雙極性技術(shù)實(shí)現(xiàn)，它可以是分立的，也可以與CMOS基準(zhǔn)計(jì)數(shù)器21、環(huán)路計(jì)數(shù)器23和相位檢測(cè)器24一起在一個(gè)采用雙極性CMOS(BICMOS)技術(shù)的單片集成電路上實(shí)現(xiàn)。不過(guò)很明顯，預(yù)定標(biāo)器22可以用其他任何能夠在高的射頻(RF)下(通常頻率范圍為1.2GHZ或更高)切換的電路技術(shù)來(lái)實(shí)現(xiàn)，比如砷化鎵。預(yù)定標(biāo)器22的輸出驅(qū)動(dòng)環(huán)路計(jì)數(shù)器23的輸入，環(huán)路計(jì)數(shù)器接著提供信號(hào)FV。因此VCO26的輸出由預(yù)定標(biāo)器22和環(huán)路計(jì)數(shù)器23兩者的預(yù)編程計(jì)數(shù)值所決定的一個(gè)數(shù)劃分(divided)。
相位檢測(cè)器24是一個(gè)三態(tài)的相位檢測(cè)器，當(dāng)FR超前于FV時(shí)它提供一個(gè)正的電流脈沖;當(dāng)FV超前FR時(shí)提供一個(gè)負(fù)電流脈沖;而當(dāng)FR與FV同相時(shí)維持高阻抗?fàn)顟B(tài)。環(huán)路濾波器25是一個(gè)常規(guī)的低通環(huán)路濾波器，如積分器，它能保持PDOUT的歷史值并向VCO26的輸入端提供一個(gè)相應(yīng)的電壓作為響應(yīng)。VCO26提供一個(gè)頻率與環(huán)路濾波器25的輸出電壓成比例的輸出信號(hào)FVCO。
備用控制電路30的作用是響應(yīng)于STANDBY信號(hào)的激活和失效而啟動(dòng)或停止PLL20的各種元件。當(dāng)信號(hào)STANDBY被激活(表示備用狀態(tài)的開(kāi)始)時(shí)，備用控制電路30使COUNTER EN ABLE信號(hào)失效，因而基準(zhǔn)計(jì)數(shù)器21、預(yù)定標(biāo)器22和環(huán)路計(jì)數(shù)器23均不工作。因而這種備用狀態(tài)顯著地降低了CMOS基準(zhǔn)計(jì)數(shù)器21和CMOS環(huán)路計(jì)數(shù)器23的功耗，因?yàn)镃MOS電路的功耗是與其切換速度成比例的。預(yù)定標(biāo)器22也可以通過(guò)采用諸如在電流源回路中串聯(lián)由STANDBY信號(hào)激活的開(kāi)關(guān)，在備用狀態(tài)下切斷電源供應(yīng)或類(lèi)似的技術(shù)而被設(shè)計(jì)成在備用狀態(tài)時(shí)用降低的功率工作。備用控制電路30還使信號(hào)PHASE DETECTOR EN ABLE信號(hào)失效，將PDOUT信號(hào)置為高阻態(tài)，并使FVCO維持在備用狀態(tài)開(kāi)始時(shí)所具有的頻率上。備用控制電路30將信號(hào)FVCO傳送至其輸出端以提供信號(hào)FVCO′。
當(dāng)使STANDBY信號(hào)失效時(shí)，備用控制電路30首先激活COUNTER EN ABLE信號(hào)。在FV信號(hào)第一次出現(xiàn)后，備用控制電路并不將FVCO傳送給FVCO，而是將FVCO置為恒定的邏輯低值，以使預(yù)定標(biāo)器22和環(huán)路計(jì)數(shù)器23的值不會(huì)減小。然后，在FR信號(hào)第一次出現(xiàn)之后，備用控制電路30就激活PHASE DETECTOR EN ABLE信號(hào)并選通FVCO′信號(hào)。因而在這一點(diǎn)上，基準(zhǔn)計(jì)數(shù)器21及預(yù)定標(biāo)器22和環(huán)路計(jì)數(shù)23二者均被鎖定，假設(shè)在備用期間沒(méi)有頻率漂移，因而PLL20就被鎖定了。
因此PLL20在備用狀態(tài)期間以低功耗運(yùn)行。PLL20從備用狀態(tài)恢復(fù)時(shí)也不會(huì)產(chǎn)生輸出頻率的虛假的擾動(dòng)(disrupting)。此外，備用控制電路30還可很好地適應(yīng)于與不具有復(fù)位輸入端的現(xiàn)役的雙極集成電路預(yù)定標(biāo)器進(jìn)行接口。
圖2表示了圖1中的備用控制電路30。注意備用控制電路30僅僅是可用來(lái)實(shí)現(xiàn)圖1的PLL20的可能的電路中的一個(gè);其他的電路配置也是可能的，比如基于負(fù)邏輯的電路結(jié)構(gòu)。備用控制電路30包括有反向器31，延時(shí)元件32，D型觸發(fā)器33和34，一個(gè)與門(mén)35，一個(gè)或門(mén)36和一個(gè)與門(mén)37。反向器31具有接收STANDBY信號(hào)的輸入端和提供COUNTER EN ABLE的輸出端。延時(shí)元件32具有接收STANDBY信號(hào)的輸入端和一個(gè)輸出端。觸發(fā)器33具有一個(gè)標(biāo)為“D”的數(shù)據(jù)輸入端，它被連接到標(biāo)為“VSS”電源電壓端上;一個(gè)標(biāo)為“CLK”的時(shí)鐘輸入端，它用來(lái)接收信號(hào)FV;一個(gè)標(biāo)為“SET”的設(shè)置輸入端，它與延時(shí)元件32的輸出相連接;以及一個(gè)標(biāo)為“Q”的實(shí)際(true)輸出端。VSS是一個(gè)更負(fù)的(more-negative)電源電壓端，它與邏輯低電壓電平相連。觸發(fā)器34具有一個(gè)與標(biāo)為“VDD”的電源電壓端相連的D輸入端;一個(gè)接收信號(hào)FR的CLK輸入端;一個(gè)與觸發(fā)器33的Q輸出端相連的RST輸入端;以及一個(gè)Q輸出端。VDD是一個(gè)更正的(more-positive)電源電壓端，它與邏輯高電壓電平相連。與門(mén)35的第一個(gè)輸入端與反向器31的輸出端相連，其第二個(gè)輸入端與觸發(fā)器34的Q輸出端相連，其輸出端提供PHASE DETECTOR EN ABLE信號(hào)?；蜷T(mén)36的第一個(gè)輸入端與觸發(fā)器34的Q輸出端相連，其第二個(gè)輸入端與觸發(fā)器33的Q輸出端相連，或門(mén)36還有一個(gè)輸出端。與門(mén)37的第一個(gè)輸入端與或門(mén)36的輸出端相連，其第二個(gè)輸入端接收信號(hào)FVCO，其輸出端提供信號(hào)FVCO′。
備用控制電路30響應(yīng)于STANDBY信號(hào)的互補(bǔ)信號(hào)而使信號(hào)COUNTER EN ABLE激活和失效。當(dāng)信號(hào)STANDBY被激活時(shí)(表示備用狀態(tài))，觸發(fā)器33的Q輸出被激活為邏輯高電平，它激活觸發(fā)器34的RST輸入。觸發(fā)器使其Q輸出失效，成為邏輯低電平;無(wú)論COUNTER EN ABLE的狀態(tài)如何它都使得PHASE DETECTOR EN ABLE信號(hào)不起作用(inactive)，處于邏輯低電平。由于觸發(fā)器33的Q輸出為邏輯高，則或門(mén)36的輸出也為邏輯高。因此與門(mén)37的輸出就決定于FVCO的狀態(tài)了，也就是信號(hào)FVCO′被“選通”了。
當(dāng)使信號(hào)STANDBY無(wú)效時(shí)，觸發(fā)器33的SET輸入是無(wú)效的邏輯低電平，而觸發(fā)器33D輸入端的邏輯低電壓在環(huán)路計(jì)數(shù)器23輸出的第一個(gè)FV脈沖之后出現(xiàn)在其Q輸出端。當(dāng)該Q輸出端變?yōu)檫壿嫷蜁r(shí)，或門(mén)36的輸出翻轉(zhuǎn)為邏輯低，使得無(wú)論FVCO的狀態(tài)如何FVCO′均為邏輯低，也就是信號(hào)FVCO′被“關(guān)斷”了。因而預(yù)定標(biāo)器22和環(huán)路計(jì)數(shù)器23保持在其遞減循環(huán)的開(kāi)始處。觸發(fā)器34的RST輸入也變?yōu)闊o(wú)效的邏輯低，而在基準(zhǔn)計(jì)數(shù)器21輸出第一個(gè)FR脈沖之后觸發(fā)器34的D輸入端的邏輯高電平出現(xiàn)在其Q輸出端。當(dāng)該Q輸出端為邏輯高時(shí)，與門(mén)35使信號(hào)PHASE DETECTOR EN ABLE激活，并驅(qū)動(dòng)或門(mén)36的輸出為邏輯高，使得與門(mén)37的輸出根據(jù)FVCO而改變，信號(hào)FVCO′被再次選通。在這一點(diǎn)，基準(zhǔn)計(jì)數(shù)器21和預(yù)定標(biāo)器22/環(huán)路計(jì)數(shù)器33二者均被同步在它們的遞減循環(huán)的起始處。如果VCO26僅在相位上有漂移，而頻率上沒(méi)有漂移，PLL20退出備用狀態(tài)就不會(huì)引起頻率偏差。此外，PLL20能夠采用不能復(fù)位的預(yù)定標(biāo)器。
延時(shí)元件32消除了備用控制電路30中的時(shí)序(timing)問(wèn)題，它必須具有至少一個(gè)FREF周期的延時(shí)。這一要求可以用其大小能保證最小延時(shí)的一系列比率反向器(ratioed inverter)、一個(gè)與FREF連接的一位計(jì)數(shù)器或類(lèi)似的元件來(lái)實(shí)現(xiàn)。
與門(mén)37必須能夠以FVCO的速度切換，它可以用多種電路實(shí)現(xiàn)。這樣的電路之一是一個(gè)轉(zhuǎn)換緩沖器(switched buffer)。另外一種是把與門(mén)37的邏輯功能作為預(yù)定標(biāo)器22的前端級(jí)(frontend gain stage)的一部分來(lái)實(shí)現(xiàn)的。這一電路在放大級(jí)的輸入端有一電阻偏置網(wǎng)絡(luò)。在或門(mén)36和VSS之間接有兩只串聯(lián)的電阻。兩電阻的連接點(diǎn)接收FVCO信號(hào)，該連接點(diǎn)與一只NPN雙極晶體管的基極相連，該晶體管的集電極提供FVCO′。
雖然本發(fā)明是按照一個(gè)最佳實(shí)施例的內(nèi)容進(jìn)行描述的，但對(duì)本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，很顯然本發(fā)明可以按多種方法進(jìn)行修改，除了上面專(zhuān)門(mén)列舉和描述的形式外本發(fā)明還可以表現(xiàn)為許多種實(shí)施例。例如，備用控制電路可以用正邏輯、負(fù)邏輯、或二者的結(jié)合方式來(lái)實(shí)現(xiàn)。也可以采用不同的電路實(shí)現(xiàn)備用控制電路30的功能。因此，后面所附的權(quán)利要求書(shū)意在覆蓋屬于本發(fā)明的真正的精神和范圍以?xún)?nèi)的本發(fā)明的所有修改方式。
權(quán)利要求
1.在鎖相環(huán)(20)中的一種用于備用恢復(fù)的方法，其特征在于響應(yīng)于備用信號(hào)的激活狀態(tài)而使基準(zhǔn)計(jì)數(shù)器(21)、環(huán)路計(jì)數(shù)器裝置(22、23)、以及相位檢測(cè)器(24)不工作；響應(yīng)于所述備用信號(hào)的無(wú)效狀態(tài)而啟動(dòng)所述基準(zhǔn)計(jì)數(shù)器(21)和所述環(huán)路計(jì)數(shù)器裝置(22、23)；響應(yīng)于環(huán)路計(jì)數(shù)器輸出信號(hào)的激活狀態(tài)而使壓控振蕩器(VCO)的輸出信號(hào)與所述環(huán)路計(jì)數(shù)器裝置(22、23)的輸入去耦合；響應(yīng)于基準(zhǔn)計(jì)數(shù)器輸出信號(hào)的激活狀態(tài)而使所述VCO輸出信號(hào)與述的環(huán)路計(jì)數(shù)器裝置(22、23)的輸入重新耦合(recoupling)；以及啟動(dòng)所述相位檢測(cè)器(24)。
2.權(quán)利要求1的方法，其中所述不工作的步驟特征在于使由預(yù)定標(biāo)(22)和環(huán)路計(jì)數(shù)器(23)來(lái)表征的環(huán)路計(jì)數(shù)器裝置(22、23)不工作步驟。
3.用于鎖相環(huán)(20)的一種備用控制電路(30)，其特征在于分別響應(yīng)于備用控制信號(hào)的無(wú)效狀態(tài)或激活狀態(tài)而使計(jì)數(shù)器啟動(dòng)信號(hào)激活或無(wú)效的計(jì)數(shù)器啟動(dòng)裝置(31);響應(yīng)于所述備用信號(hào)失效之后第一次出現(xiàn)的環(huán)路計(jì)數(shù)器輸出信號(hào)而按預(yù)定的邏輯狀態(tài)提供壓控振蕩器(VCO)輸出信號(hào)，并響應(yīng)于在所述環(huán)路計(jì)數(shù)器輸出信號(hào)第一次出現(xiàn)以后在基準(zhǔn)計(jì)數(shù)器輸出信號(hào)的第一次出現(xiàn)之后的一個(gè)VCO輸入信號(hào)而提供所述VCO輸出信號(hào)的門(mén)電路裝置(32、33、34、36、37);以及響應(yīng)于所述的備用信號(hào)的激活狀態(tài)而使相位檢測(cè)器啟動(dòng)信號(hào)失效，并響應(yīng)于在所述的環(huán)路計(jì)數(shù)器輸出信號(hào)的所述的第一次出現(xiàn)之后的所述基準(zhǔn)計(jì)數(shù)器輸出信號(hào)的第一次出現(xiàn)而使所述相位檢測(cè)器啟動(dòng)信號(hào)重新激活的相位檢測(cè)器啟動(dòng)裝置(32、33、34、35)。
4.權(quán)利要求3的備用控制電路(30)，其中所述計(jì)數(shù)器啟動(dòng)裝置(31)的特征在于有一輸入端用來(lái)接收備用信號(hào)和一個(gè)輸出端用來(lái)提供計(jì)數(shù)器啟動(dòng)信號(hào)。
5.權(quán)利要求3的備用控制電路(30)，其中所述門(mén)電路裝置(32、33、34、36、37)的特征在于第一個(gè)D觸發(fā)器(33)，它的一個(gè)D輸入端與代表第一個(gè)邏輯狀態(tài)的第一個(gè)基準(zhǔn)電壓相連，它的時(shí)鐘輸入端用來(lái)接收所述環(huán)路計(jì)數(shù)器輸出信號(hào)，它的設(shè)置輸入端用來(lái)接收所述備用信號(hào)，它還有一個(gè)Q輸出端;第二個(gè)D觸發(fā)器(34)，它的一個(gè)D輸入端與代表第二個(gè)邏輯狀態(tài)的第二個(gè)基準(zhǔn)電壓相連，它的時(shí)鐘輸入端用來(lái)接收所述的基準(zhǔn)計(jì)數(shù)器輸出信號(hào)，它的復(fù)位輸入端與所述第一個(gè)D觸發(fā)器(33)的所述Q輸出端相連，它還具有一個(gè)Q輸出端;一個(gè)或門(mén)(36)，它的第一個(gè)輸入端與所述第一個(gè)D觸發(fā)器(33)的所述Q輸出端相連，它的第二個(gè)輸入端與所述第二個(gè)D觸發(fā)器(34)的所述Q輸出端相連且有一個(gè)輸出端;和一個(gè)與門(mén)(37)，它的第一個(gè)輸入端與所述或門(mén)(36)的所述輸出端相連，它的第二個(gè)輸入端用來(lái)接收所述VCO輸入信號(hào)，其輸出端用來(lái)提供所述VCO輸出信號(hào)。
6.權(quán)利要求5的備用控制電路(30)，其中所述相位檢測(cè)器啟動(dòng)裝置(32、33、34、35)的特征在于第二個(gè)與門(mén)(35)具有用來(lái)接收所述計(jì)數(shù)器啟動(dòng)信號(hào)的第一個(gè)輸入端，與所述第二個(gè)D觸發(fā)器(34)的所述Q輸出端相連的第二個(gè)輸入端，以及用來(lái)提供相位檢測(cè)器啟動(dòng)信號(hào)的輸出端。
7.用于一個(gè)鎖相環(huán)的一種備用控制電路(30)，其特征在于反向器(31)，它的輸入端用來(lái)接收備用信號(hào)，它的輸出端用來(lái)提供計(jì)數(shù)器啟動(dòng)信號(hào);第一個(gè)D觸發(fā)器(33)，它的D輸入端與代表第一邏輯狀態(tài)的第一基準(zhǔn)電壓相連，它的時(shí)鐘輸入端用來(lái)接收環(huán)路計(jì)數(shù)器輸出信號(hào)，它的設(shè)置輸入端用來(lái)接收所述備用信號(hào)，且有一個(gè)Q輸出端;第二個(gè)D觸發(fā)器(34)，它的D輸入端與代表第二邏輯狀態(tài)的第二基準(zhǔn)電壓相連，它的時(shí)鐘輸入端用來(lái)接收基準(zhǔn)計(jì)數(shù)器輸出信號(hào)，它的復(fù)位輸入端與所述第一個(gè)D觸發(fā)器(33)的所述Q輸出端相連，它還有一個(gè)Q輸出端;第一個(gè)與門(mén)(35)，它的第一個(gè)輸入端與所述反向器(31)的輸出端相連，它的第二個(gè)輸入端與所述第二個(gè)D觸發(fā)器(34)的所述Q輸出端相連，它的輸出端用來(lái)提供相位檢測(cè)器啟動(dòng)信號(hào);一個(gè)或門(mén)(36)，它的第一個(gè)輸入端與所述第一個(gè)D觸發(fā)器(33)的所述Q輸出端相連，它的第二個(gè)輸入端與所述第二個(gè)D觸發(fā)器(34)的所述Q輸出端相連，它還有一個(gè)輸出端;以及第二個(gè)與門(mén)(37)，它的第一個(gè)輸入端與所述或門(mén)(36)的所述輸出端相連，它的第二個(gè)輸入端用來(lái)接收壓控振蕩器輸出信號(hào)，它還有一個(gè)輸出端用來(lái)提供環(huán)路計(jì)數(shù)器輸入信號(hào)。
8.權(quán)利要求5或權(quán)利要求7的備用控制電路(30)，其特征在于延時(shí)裝置(32)與所述第一個(gè)D觸發(fā)器(33)的設(shè)置輸入端相連，用來(lái)在所述備用信號(hào)的邏輯狀態(tài)的改變和所述第一個(gè)D觸發(fā)器(33)的設(shè)置輸入端的邏輯狀態(tài)的改變之間產(chǎn)生一個(gè)預(yù)定的延時(shí)。
9.一種鎖相環(huán)(20)，其特征在于基準(zhǔn)計(jì)數(shù)器(21)，它具有一個(gè)輸入端用來(lái)接收基準(zhǔn)信號(hào)，一個(gè)啟動(dòng)輸入端，和一個(gè)輸出端，用于在所述基準(zhǔn)信號(hào)的周波數(shù)每達(dá)到第一個(gè)數(shù)，就提供一次第一信號(hào);環(huán)路計(jì)數(shù)器裝置(22、23)，它具有一個(gè)輸入端用來(lái)接收環(huán)路信號(hào)，一個(gè)啟動(dòng)輸入端，和一輸出端，用于在所述環(huán)路信號(hào)的周波數(shù)達(dá)到第二個(gè)數(shù)目就提供一次第二信號(hào);相位檢測(cè)器(24)，它具有第一和第二輸入端，分別接收所述第一信號(hào)和第二信號(hào)，它還有一個(gè)啟動(dòng)輸入端，以及一個(gè)用來(lái)提供相位檢測(cè)輸出信號(hào)的輸出端;環(huán)路濾波器(25)，它具有輸入端，與所述相位檢測(cè)器(24)的所述輸出相速接，以及輸出端;壓控振蕩器(VCO)(26)，它具有輸入端，與所述環(huán)路濾波器(25)的所述輸出端相連，這還有一個(gè)輸出端用來(lái)提供一個(gè)頻率與所述環(huán)路濾波器(25)的所述輸出端的電壓成比例的VCO輸出信號(hào);以及備用控制裝置(30)用來(lái)響應(yīng)于所述備用信號(hào)的失效而激活所述計(jì)數(shù)器啟動(dòng)信號(hào)，用來(lái)響應(yīng)于所述的計(jì)數(shù)器啟動(dòng)信號(hào)和所述備用信號(hào)失效之后的所述第一個(gè)信號(hào)，提供所述相位檢測(cè)器啟動(dòng)信號(hào)，以及用來(lái)在所述備用信號(hào)的所述失效和所述第一和第二信號(hào)兩者的激活之后響應(yīng)于VCO信號(hào)而提供所述環(huán)路信號(hào)。
10.權(quán)利要求9的鎖相環(huán)(20)，其中所述備用控制電路(30)的特征在于反向器(31)，它有一個(gè)輸入端用來(lái)接收備用信號(hào)，以及一個(gè)輸出端用來(lái)提供計(jì)數(shù)器啟動(dòng)信號(hào);第一個(gè)D觸發(fā)器(33)，它具有一個(gè)D輸入端，與代表第一個(gè)邏輯狀態(tài)的第一個(gè)基準(zhǔn)電壓相連，一個(gè)時(shí)鐘輸入端，用來(lái)接收環(huán)路計(jì)數(shù)器輸出信號(hào)，一個(gè)設(shè)置輸入端用來(lái)接收所述備用信號(hào)，以及一個(gè)Q輸出端;第二個(gè)D觸發(fā)器(34)，它具有一個(gè)D輸入端，與代表第二個(gè)邏輯狀態(tài)的第二個(gè)基準(zhǔn)電壓相連，一個(gè)時(shí)鐘輸入端用來(lái)接收基準(zhǔn)計(jì)數(shù)器輸出信號(hào)，一個(gè)復(fù)位輸入端，與所述第一個(gè)D觸發(fā)器(33)的所述Q輸出端相連，以及一個(gè)Q輸出端;第一個(gè)與門(mén)(35)，它具有一個(gè)第一輸入端，與所述反向器(31)的所述輸出端相連，一個(gè)第二個(gè)輸入端，與所述第二個(gè)D觸發(fā)器(34)的所述Q輸出端相連，以及一個(gè)輸出端用來(lái)提供相位檢測(cè)器啟動(dòng)信號(hào);或門(mén)(36)，它具有一個(gè)第一輸入端，與所述第一個(gè)D觸發(fā)器(33)的所述Q輸出端相連，一個(gè)第二輸入端，與所述第二個(gè)D觸發(fā)器的所述Q輸出端，以及一個(gè)輸出端;以及第二個(gè)與門(mén)(37)，它具有一個(gè)第一輸入端，與所述或門(mén)(36)的所述輸出端相連，一個(gè)第二輸入端，用來(lái)接收所述VCO輸出信號(hào)，以及一個(gè)輸出端，用來(lái)提供所述環(huán)路信號(hào)。
全文摘要
一種鎖相環(huán)，包括有備用控制電路且恢復(fù)時(shí)的鎖定時(shí)間最小。基準(zhǔn)計(jì)數(shù)器、環(huán)路計(jì)數(shù)器部分和相位檢測(cè)器響應(yīng)于備用信號(hào)的激活而不工作?；鶞?zhǔn)計(jì)數(shù)器和環(huán)路計(jì)數(shù)器部分均響應(yīng)于備用信號(hào)的失效而被啟動(dòng)。壓控振蕩器VCO輸出信號(hào)響應(yīng)于環(huán)路計(jì)數(shù)器輸出信號(hào)的激活而與環(huán)路計(jì)數(shù)器部分的輸入去耦合。而響應(yīng)于參考計(jì)數(shù)器輸出信號(hào)的激活而重新與環(huán)路計(jì)數(shù)器部分的輸入相連接。最后，相位檢測(cè)器被啟動(dòng)。
文檔編號(hào)H03L7/08GK1100849SQ9410380
公開(kāi)日1995年3月29日 申請(qǐng)日期1994年3月30日 優(yōu)先權(quán)日1993年4月12日
發(fā)明者詹姆斯·S·歐文, 戴維·F·莫勒, 卡爾·J·許恩 申請(qǐng)人:莫托羅拉公司