本發(fā)明涉及鎖相環(huán)，特別涉及一種延時(shí)鎖相環(huán)電路及系統(tǒng)裝置。

背景技術(shù)：

1、當(dāng)從外部裝置施加的外部時(shí)鐘信號(hào)被用于相應(yīng)的系統(tǒng)裝置時(shí)，可產(chǎn)生由該系統(tǒng)裝置的內(nèi)部電路引起的延時(shí)或時(shí)鐘偏差，目前通常通過(guò)延時(shí)鎖相環(huán)(delay-locked?loop，簡(jiǎn)稱dll)電路來(lái)補(bǔ)償這種延時(shí)或時(shí)鐘偏差，使該系統(tǒng)裝置輸出頻率和相位被鎖定到固定頻率和相位的輸出時(shí)鐘信號(hào)，且該輸出時(shí)鐘信號(hào)和外部時(shí)鐘信號(hào)的相位同步(可以是邊沿對(duì)齊或者相差一個(gè)固定值)，此時(shí)dll鎖定，以保證該系統(tǒng)裝置的正常工作。該dll電路技術(shù)目前被廣泛應(yīng)用于各種時(shí)序領(lǐng)域中，如在一個(gè)芯片系統(tǒng)中提供一種或多種頻率要求的時(shí)鐘，或者在接收機(jī)中產(chǎn)生本振信號(hào)，亦或者在通信系統(tǒng)中保持同步等。

2、因此，dll電路的快速鎖定一直是本領(lǐng)域技術(shù)人員亟需解決的技術(shù)問(wèn)題之一。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于提供一種延時(shí)鎖相環(huán)電路及系統(tǒng)裝置，能夠?qū)崿F(xiàn)快速鎖定。

2、為實(shí)現(xiàn)上述目的，本發(fā)明提供一種延時(shí)鎖相環(huán)電路，包括可控延時(shí)鏈、時(shí)鐘緩沖電路、復(fù)制時(shí)鐘緩沖電路和控制電路，其特征在于，還包括第1至第2a+1延時(shí)電路以及第1至第2a+1鑒相器，a≥1且為整數(shù)，其中：

3、第1延時(shí)電路的輸入端和所述復(fù)制時(shí)鐘緩沖電路的輸入端均耦接所述可控延時(shí)鏈的輸出端，第1延時(shí)電路的輸出端耦接所述時(shí)鐘緩沖電路的輸入端，所述時(shí)鐘緩沖電路用于將所述第1延時(shí)電路輸出的時(shí)鐘信號(hào)輸出為相應(yīng)的輸出時(shí)鐘信號(hào)，第2至第2a+1延時(shí)電路依次級(jí)聯(lián)，且第2延時(shí)電路的輸入端耦接所述復(fù)制時(shí)鐘緩沖電路的輸出端；

4、第1至第2a+1鑒相器的第一輸入端和所述可控延時(shí)鏈的輸入端均耦接外部時(shí)鐘信號(hào)，第1鑒相器的第二輸入端耦接所述復(fù)制時(shí)鐘緩沖電路的輸出端，第2至第2a+1鑒相器的第二輸入端一一對(duì)應(yīng)地耦接第2至第2a+1延時(shí)電路的輸出端，第1至第2a+1鑒相器的輸出端均耦接所述控制電路的相應(yīng)輸入端，所述控制電路的輸出端耦接所述可控延時(shí)鏈的控制端，以根據(jù)所述第1至第2a+1鑒相器的檢測(cè)結(jié)果，判斷是否要從粗調(diào)切換為細(xì)調(diào)。

5、可選地，所述第1延時(shí)電路用于對(duì)所述可控延時(shí)鏈輸出的時(shí)鐘信號(hào)進(jìn)行特定時(shí)長(zhǎng)的延時(shí)后輸出給所述時(shí)鐘緩沖電路；

6、所述第2至第2a+1延時(shí)電路用于對(duì)所述復(fù)制時(shí)鐘緩沖電路輸出的反饋信號(hào)進(jìn)行相應(yīng)于所述特定時(shí)長(zhǎng)的延時(shí)；

7、所述第1至第2a+1鑒相器用于檢測(cè)所述復(fù)制時(shí)鐘緩沖電路和所述第2至第2a+1延時(shí)電路輸出的反饋時(shí)鐘信號(hào)分別與所述外部時(shí)鐘信號(hào)之間的相位關(guān)系；

8、所述控制電路用于根據(jù)所述第1至第2a+1鑒相器的檢測(cè)結(jié)果先對(duì)所述可控延時(shí)鏈進(jìn)行粗調(diào)，并根據(jù)所述檢測(cè)結(jié)果判斷是否要從所述粗調(diào)切換為細(xì)調(diào)，在所述粗調(diào)完成后再對(duì)所述可控延時(shí)鏈進(jìn)行所述細(xì)調(diào)，以使所述輸出時(shí)鐘信號(hào)和所述外部時(shí)鐘信號(hào)相位同步。

9、可選地，所述控制電路采用粗調(diào)步長(zhǎng)二進(jìn)制遞減的方式對(duì)所述可控延時(shí)鏈進(jìn)行粗調(diào)，以及，采用細(xì)調(diào)步長(zhǎng)二進(jìn)制遞減的方式對(duì)所述可控延時(shí)鏈進(jìn)行細(xì)調(diào)。

10、可選地，所述控制電路用于根據(jù)至少第a至第a+2鑒相器的檢測(cè)結(jié)果，判斷所述第a+1延時(shí)電路輸出的反饋時(shí)鐘信號(hào)與所述外部時(shí)鐘信號(hào)的相位差大小，進(jìn)而決定是否要從所述粗調(diào)切換為所述細(xì)調(diào)，和/或切換對(duì)所述可控延時(shí)鏈進(jìn)行粗調(diào)或細(xì)調(diào)的步長(zhǎng)和/或方向。

11、可選地，第2至第2a+1延時(shí)電路提供的延時(shí)時(shí)長(zhǎng)相同，且所述特定時(shí)長(zhǎng)為所述延時(shí)時(shí)長(zhǎng)的a倍。

12、可選地，所述延時(shí)時(shí)長(zhǎng)為所述可控延時(shí)鏈進(jìn)行所述粗調(diào)的單位長(zhǎng)度。

13、可選地，所述控制電路還用于在對(duì)所述可控延時(shí)鏈進(jìn)行粗調(diào)的階段，根據(jù)第a至第a+2鑒相器的檢測(cè)結(jié)果,判斷所述第a+1延時(shí)電路輸出的反饋時(shí)鐘信號(hào)與所述外部時(shí)鐘信號(hào)的相位差是否小于所述粗調(diào)的單位長(zhǎng)度，以決定是否要從所述粗調(diào)切換為所述細(xì)調(diào)；

14、其中，當(dāng)?shù)赼鑒相器檢測(cè)到其接收的反饋時(shí)鐘信號(hào)的上升沿超前于所述外部時(shí)鐘信號(hào)的上升沿，同時(shí)第a+1鑒相器檢測(cè)到第a+1延時(shí)電路輸出的反饋時(shí)鐘信號(hào)的上升沿超前于或滯后于所述外部時(shí)鐘信號(hào)的上升沿，以及，第a+2鑒相器檢測(cè)到第a+2延時(shí)電路輸出的反饋時(shí)鐘信號(hào)的上升沿滯后于所述外部時(shí)鐘信號(hào)的上升沿時(shí)，判定所述第a+1延時(shí)電路輸出的反饋時(shí)鐘信號(hào)與所述外部時(shí)鐘信號(hào)的相位差小于所述粗調(diào)的單位長(zhǎng)度。

15、可選地，各個(gè)所述鑒相器用于檢測(cè)其接收的反饋時(shí)鐘信號(hào)的上升沿與所述外部時(shí)鐘信號(hào)的上升沿之間的相位關(guān)系，且在檢測(cè)到其接收的反饋時(shí)鐘信號(hào)的上升沿相對(duì)于所述外部時(shí)鐘信號(hào)的上升沿的相位超前時(shí)，輸出0，在檢測(cè)到其接收的反饋時(shí)鐘信號(hào)的上升沿相對(duì)于所述外部時(shí)鐘信號(hào)的上升沿的相位滯后時(shí)，輸出1，其中，第a至第a+2鑒相器的檢測(cè)結(jié)果記為pd<a:a+2>，所述控制電路還用于執(zhí)行以下步驟以實(shí)現(xiàn)切換對(duì)所述可控延時(shí)鏈進(jìn)行粗調(diào)或細(xì)調(diào)的步長(zhǎng)和/或方向：

16、采用第一粗調(diào)步長(zhǎng)沿第一方向調(diào)整所述可控延時(shí)鏈的延時(shí)，直到第a+1延時(shí)電路輸出的反饋時(shí)鐘信號(hào)的上升沿到達(dá)所述外部時(shí)鐘信號(hào)的下降沿右側(cè)或者到達(dá)所述外部時(shí)鐘信號(hào)的上升沿附近；

17、采用小于所述第一粗調(diào)步長(zhǎng)的第二粗調(diào)步長(zhǎng)沿第一方向和第二方向中的合適方向調(diào)整所述可控延時(shí)鏈的延時(shí)，直到pd<a:a+2>變?yōu)?lt;001>，其中，所述第一方向與所述第二方向相反；

18、采用第一細(xì)調(diào)步長(zhǎng)沿所述第一方向調(diào)整所述可控延時(shí)鏈的延時(shí)，直到pd<a:a+2>變?yōu)?lt;011>；

19、采用小于所述第一細(xì)調(diào)步長(zhǎng)的第二細(xì)調(diào)步長(zhǎng)沿所述第二方向調(diào)整所述可控延時(shí)鏈的延時(shí)，直到pd<a:a+2>變?yōu)?lt;001>；

20、采用小于所述第二細(xì)調(diào)步長(zhǎng)的第三細(xì)調(diào)步長(zhǎng)沿所述第一方向調(diào)整所述可控延時(shí)鏈的延時(shí)，直到pd<a:a+2>變?yōu)?lt;011>，進(jìn)而完成所述延時(shí)鎖相環(huán)電路的鎖定。

21、可選地，a≥2，第a-1至第a+3鑒相器的檢測(cè)結(jié)果記為pd<a-1:a+3>，所述控制電路還用于采用等于2c的第一粗調(diào)步長(zhǎng)沿第一方向調(diào)整所述可控延時(shí)鏈的延時(shí)，直到pd<a-1:a+3>變?yōu)?lt;00001>，以使所述第a+3延時(shí)電路輸出的反饋時(shí)鐘信號(hào)的上升沿到達(dá)所述外部時(shí)鐘信號(hào)的上升沿右側(cè)，且所述第a+1延時(shí)電路輸出的反饋時(shí)鐘信號(hào)的上升沿到達(dá)所述外部時(shí)鐘信號(hào)的上升沿左側(cè)，其中，1c為所述可控延時(shí)鏈粗調(diào)的單位長(zhǎng)度。

22、可選地，各個(gè)所述鑒相器還具有使能端，所述控制電路還用于在pd<a-1:a+3>變?yōu)?lt;00001>之后，通過(guò)控制第1至第a-1鑒相器和第a+3至第2a+1鑒相器的使能端，以禁能第1至第a-1鑒相器和第a+3至第2a+1鑒相器的輸出，并通過(guò)控制第a至第a+2鑒相器的使能端，保持第a至第a+2鑒相器的輸出，以利用第a至第a+2鑒相器的檢測(cè)結(jié)果切換對(duì)所述可控延時(shí)鏈進(jìn)行粗調(diào)或細(xì)調(diào)的步長(zhǎng)和/或方向，直至完成所述延時(shí)鎖相環(huán)電路的鎖定；

23、或者，所述控制電路還用于在pd<a-1:a+3>變?yōu)?lt;00001>之后，還進(jìn)一步用于：

24、采用等于1c的第二粗調(diào)步長(zhǎng)沿所述第一方向調(diào)整所述可控延時(shí)鏈的延時(shí)，直到pd<a-1:a+3>變?yōu)?lt;00011>；

25、采用第一細(xì)調(diào)步長(zhǎng)沿所述第一方向調(diào)整所述可控延時(shí)鏈的延時(shí)，直到pd<a-1:a+3>變?yōu)?lt;00111>；

26、采用小于所述第一細(xì)調(diào)步長(zhǎng)的第二細(xì)調(diào)步長(zhǎng)沿所述第二方向調(diào)整所述可控延時(shí)鏈的延時(shí)，直到pd<a-1:a+3>變?yōu)?lt;00011>；

27、采用小于所述第二細(xì)調(diào)步長(zhǎng)的第三細(xì)調(diào)步長(zhǎng)沿所述第一方向調(diào)整所述可控延時(shí)鏈的延時(shí)，直到pd<a-1:a+3>變?yōu)?lt;00111>，進(jìn)而完成所述延時(shí)鎖相環(huán)電路的鎖定。

28、可選地，所述可控延時(shí)鏈細(xì)調(diào)的單位長(zhǎng)度為1f，所述第一細(xì)調(diào)步長(zhǎng)為4f，所述第二細(xì)調(diào)步長(zhǎng)為2f，所述第三細(xì)調(diào)步長(zhǎng)為1f。

29、可選地，所述控制電路包括耦接所述可控延時(shí)鏈和各個(gè)所述鑒相器的狀態(tài)機(jī)，所述狀態(tài)機(jī)用于根據(jù)各個(gè)所述鑒相器的輸出結(jié)果的組合進(jìn)入不同狀態(tài)，且所述狀態(tài)機(jī)處于不同狀態(tài)下，采用不同的調(diào)節(jié)步長(zhǎng)或者調(diào)整方向調(diào)整所述可控延時(shí)鏈的延時(shí)。

30、基于同一發(fā)明構(gòu)思，本發(fā)明還提供一種系統(tǒng)裝置，其包括如本發(fā)明所述的延遲鎖相環(huán)電路。

31、可選地，所述系統(tǒng)裝置為存儲(chǔ)器芯片，所述延遲鎖相環(huán)電路輸出的輸出時(shí)鐘信號(hào)為所述存儲(chǔ)器芯片的數(shù)據(jù)選取脈沖信號(hào)，所述延遲鎖相環(huán)電路用于調(diào)整外部輸入給所述存儲(chǔ)器芯片的外部時(shí)鐘信號(hào)與所述數(shù)據(jù)選取脈沖信號(hào)之間的相位差，直至所述外部時(shí)鐘信號(hào)與所述數(shù)據(jù)選取脈沖信號(hào)相位同步后鎖定。

32、與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案，在原有的dll電路的架構(gòu)(含第1鑒相器)上，增加第1至第2a+1延時(shí)電路以及第2至第2a+1鑒相器，且第1延時(shí)電路設(shè)置在可控延時(shí)鏈和時(shí)鐘緩沖電路之間，第2至第2a+1延時(shí)電路級(jí)聯(lián)并對(duì)復(fù)制時(shí)鐘緩沖電路輸出的反饋時(shí)鐘信號(hào)進(jìn)一步延時(shí)，由此第2至第2a+1延時(shí)電路和復(fù)制時(shí)鐘緩沖電路共產(chǎn)生2a+1個(gè)反饋時(shí)鐘信號(hào)，第1至第2a+1鑒相器檢測(cè)這些反饋時(shí)鐘信號(hào)與外部時(shí)鐘信號(hào)的相位關(guān)系，控制電路能根據(jù)這些鑒相器的檢測(cè)結(jié)果，快速判斷是否要從粗調(diào)切換為細(xì)調(diào)。在進(jìn)一步的實(shí)施例中，控制電路至少能根據(jù)這些鑒相器的檢測(cè)結(jié)果，快速判斷出輸出時(shí)鐘信號(hào)與外部時(shí)鐘信號(hào)的相位差小于1c(其中，1c為可控延時(shí)鏈粗調(diào)的單位長(zhǎng)度)或者分別小于2c和1c的時(shí)刻，從而縮短鎖定時(shí)間，加快dll電路的鎖定。