本發(fā)明屬于測試，具體涉及一種基于數(shù)字方式改善鎖相環(huán)雜散抑制的方法。

背景技術(shù)：

1、隨著用戶對矢量網(wǎng)絡(luò)分析儀測量精度要求的不斷提高，頻譜測試、thz擴頻測試等功能的不斷豐富，矢量網(wǎng)絡(luò)分析儀在實現(xiàn)快速掃描的前提下，要求激勵源、本振源雜散抑制指標(biāo)不斷提高，但是通常情況下跳頻速度與雜散抑制是相互矛盾的。

2、修改鎖相環(huán)路帶寬可以改善邊界雜散，在一個實際的鎖相環(huán)電路中，修改環(huán)路帶寬最直接的方法是修改環(huán)路濾波器。環(huán)路濾波器一般由電阻電容等元件組成，修改硬件參數(shù)代價會比較大，關(guān)鍵是減小環(huán)路帶寬會導(dǎo)致鎖相時間加長，影響跳頻速度，無法同時滿足矢量網(wǎng)絡(luò)分析儀激勵源和本振源對掃描速度和雜散抑制的要求。

3、傳統(tǒng)矢量網(wǎng)絡(luò)分析儀激勵源和本振源的小數(shù)鎖相環(huán)一般采用固定的環(huán)路濾波器，環(huán)路帶寬相對固定，環(huán)路帶寬小，雜散抑制好，跳頻速度相對較慢，環(huán)路帶寬大，調(diào)頻速度快，但是雜散抑制相對差，跳頻速度與雜散抑制相互矛盾。這種情況下，只能根據(jù)矢量網(wǎng)絡(luò)分析儀用戶測試需求和產(chǎn)品性能指標(biāo)，選擇折中的環(huán)路帶寬，兼顧跳頻速度和雜散抑制性能，具備較快的跳頻速度和較好的雜散抑制水平。

4、現(xiàn)有的解決方案如果想要增大環(huán)路帶寬，提高跳頻速度，勢必會惡化雜散抑制，而減小環(huán)路帶寬，提高雜散抑制效果，勢必會降低跳頻速度。

5、現(xiàn)有技術(shù)有如下不足：

6、1、現(xiàn)有技術(shù)一般通過修改環(huán)路濾波器硬件參數(shù)的方式更改環(huán)路帶寬，達到改善雜散抑制的目的，實施相對復(fù)雜且有一定成本；

7、2、現(xiàn)有技術(shù)一般折中選擇環(huán)路帶寬，采用固定的環(huán)路濾波器，兼顧跳頻速度和雜散抑制性能，無法實現(xiàn)更優(yōu)的跳頻速度和雜散抑制性能。

技術(shù)實現(xiàn)思路

1、針對現(xiàn)有技術(shù)中存在的上述技術(shù)問題，本發(fā)明提出了一種基于數(shù)字方式改善鎖相環(huán)雜散抑制的方法，設(shè)計合理，克服了現(xiàn)有技術(shù)的不足，具有良好的效果。

2、為了實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：

3、一種基于數(shù)字方式改善鎖相環(huán)雜散抑制的方法，包括如下步驟：

4、步驟1：設(shè)置大鑒相電流，增大環(huán)路帶寬；

5、步驟2：設(shè)置新的頻點數(shù)據(jù)；

6、步驟3：等待鎖相；

7、步驟4：捕獲后切換成小的鑒相電流；

8、步驟5：等待環(huán)路穩(wěn)定；

9、步驟6：穩(wěn)定后采集測量數(shù)據(jù)，然后執(zhí)行步驟1。

10、優(yōu)選地，通過修改鎖相環(huán)的鑒相電流輸出能夠修改環(huán)路增益，等效地修改環(huán)路帶寬。

11、本發(fā)明所帶來的有益技術(shù)效果：

12、本發(fā)明提出了一種通過修改數(shù)字寄存器來減小鑒相電流改善雜散的方式以及一種兼顧鎖相環(huán)鎖相速度和雜散抑制的寄存器配置算法；通過優(yōu)化配置鎖相環(huán)鑒相器數(shù)字寄存器的方式減小鑒相器鑒相電流輸出，等效減小環(huán)路增益，從而等效的減小環(huán)路帶寬，實現(xiàn)改善邊帶雜散的目的。以數(shù)字的方式，優(yōu)化控制算法，在鎖相過程中對環(huán)路帶寬的靈活控制既保證快速鎖相，又能達到比較理想的雜散抑制效果，整個控制過程全部由程序完成，無需對硬件電路進行修改。

技術(shù)特征：

1.一種基于數(shù)字方式改善鎖相環(huán)雜散抑制的方法，其特征在于：包括如下步驟：

2.根據(jù)權(quán)利要求1所述的基于數(shù)字方式改善鎖相環(huán)雜散抑制的方法，其特征在于：通過修改鎖相環(huán)的鑒相電流輸出能夠修改環(huán)路增益，等效地修改環(huán)路帶寬。

技術(shù)總結(jié)
本發(fā)明公開了一種基于數(shù)字方式改善鎖相環(huán)雜散抑制的方法，屬于測試技術(shù)領(lǐng)域，本發(fā)明提出了一種通過修改數(shù)字寄存器來減小鑒相電流改善雜散的方式；以及一種兼顧鎖相環(huán)鎖相速度和雜散抑制的寄存器配置算法；通過優(yōu)化配置鎖相環(huán)鑒相器數(shù)字寄存器的方式減小鑒相器鑒相電流輸出，等效減小環(huán)路增益，從而等效的減小環(huán)路帶寬，實現(xiàn)改善邊帶雜散的目的。以數(shù)字的方式，優(yōu)化控制算法，在鎖相過程中對環(huán)路帶寬的靈活控制既保證快速鎖相，又能達到比較理想的雜散抑制效果，整個控制過程全部由程序完成，無需對硬件電路進行修改。

技術(shù)研發(fā)人員：楊玉斌,張慶龍,李樹彪,曹志英,許春卿,姜信誠,陳恩剛
受保護的技術(shù)使用者：中電科思儀科技股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/26