本公開的各方面總體上涉及半導體集成電路，更具體地，涉及非易失性存儲器裝置和包括非易失性存儲器裝置的存儲器封裝件。

背景技術(shù)：

1、垂直存儲器裝置(也稱為三維(3d)存儲器裝置)是包括在基底的表面上重復堆疊的多個存儲器單元的存儲器裝置。這些存儲器裝置能夠在相對小的結(jié)構(gòu)內(nèi)具有相對高的存儲容量。例如，在垂直存儲器裝置中，溝道可以從基底的表面突出或垂直延伸，并且圍繞垂直溝道的柵極線和絕緣層可以重復堆疊。

2、然而，因為存儲器裝置仍應包括用于驅(qū)動存儲器單元陣列的外圍電路以及用于將存儲器單元陣列與外圍電路電連接的布線結(jié)構(gòu)，因此垂直存儲器裝置的尺寸的減小受到限制。因此，存在對具有高集成度和優(yōu)異電特性的存儲器裝置的需求。

技術(shù)實現(xiàn)思路

1、本公開的一些方面提供了一種具有減小的尺寸和/或降低的制造成本的非易失性存儲器裝置。

2、本公開的一些方面提供了一種包括該非易失性存儲器裝置的存儲器封裝件。

3、根據(jù)一些示例實施例，非易失性存儲器裝置可以包括第一半導體層、第二半導體層和多個通過晶體管。第一半導體層包括在第一方向上延伸的多條字線和在與第一方向交叉的第二方向上延伸的多條位線，并且還包括第一基底和存儲器單元陣列。存儲器單元陣列位于第一基底上并且連接到多條字線和多條位線。第二半導體層相對于第一半導體層在與第一方向和第二方向兩者垂直的第三方向上布置，并且包括第二基底和外圍電路。外圍電路位于第二基底上并且控制存儲器單元陣列。多個通過晶體管連接到多條字線并且控制存儲器單元陣列與外圍電路之間的電連接。多個通過晶體管中的第一部分通過晶體管位于第一半導體層中，并且多個通過晶體管中的第二部分通過晶體管位于第二半導體層中。

4、根據(jù)一些示例實施例，非易失性存儲器裝置包括第一半導體層、第二半導體層、第三半導體層和多個通過晶體管。第一半導體層包括在第一方向上延伸的多條字線和在與第一方向交叉的第二方向上延伸的多條位線，并且還包括第一基底和存儲器單元陣列。存儲器單元陣列位于第一基底上并且連接到多條字線和多條位線。第二半導體層相對于第一半導體層在與第一方向和第二方向兩者垂直的第三方向上布置，并且包括第二基底和第一外圍電路。第一外圍電路位于第二基底上并且控制存儲器單元陣列。第三半導體層相對于第一半導體層在第三方向上布置，并且包括第三基底和第二外圍電路。第二外圍電路位于第三基底上并且控制存儲器單元陣列。多個通過晶體管連接到多條字線并且控制存儲器單元陣列與第一外圍電路和第二外圍電路之間的電連接。多個通過晶體管中的第一部分通過晶體管位于第二半導體層中，并且多個通過晶體管中的第二部分通過晶體管位于第三半導體層中。

5、根據(jù)示例實施例，存儲器封裝件包括基體基底和堆疊在基體基底上的多個存儲器芯片。多個存儲器芯片中的每個包括第一半導體層、第二半導體層和多個通過晶體管。第一半導體層包括在第一方向上延伸的多條字線和在與第一方向交叉的第二方向上延伸的多條位線，并且還包括第一基底和存儲器單元陣列。存儲器單元陣列位于第一基底上并且連接到多條字線和多條位線。第二半導體層相對于第一半導體層在與第一方向和第二方向兩者垂直的第三方向上布置，并且包括第二基底和外圍電路。外圍電路位于第二基底上并且控制存儲器單元陣列。多個通過晶體管連接到多條字線并且控制存儲器單元陣列與外圍電路之間的電連接。多個通過晶體管中的第一部分通過晶體管位于第一半導體層中，并且多個通過晶體管中的第二部分通過晶體管位于第二半導體層中。

6、根據(jù)一些示例實施例，非易失性存儲器裝置包括第一半導體層、第二半導體、多個通過晶體管和多個驅(qū)動器。第一半導體層包括在第一方向上延伸的多條字線和在與第一方向交叉的第二方向上延伸的多條位線，并且還包括第一基底和存儲器單元陣列。存儲器單元陣列位于第一基底上并且連接到多條字線和多條位線。第二半導體層相對于第一半導體層在與第一方向和第二方向兩者垂直的第三方向上布置，并且包括第二基底和外圍電路。外圍電路位于第二基底上并且控制存儲器單元陣列。多個通過晶體管連接到多條字線并且控制存儲器單元陣列與外圍電路之間的電連接。多個驅(qū)動器控制多個通過晶體管的開關(guān)操作。存儲器單元陣列包括核心區(qū)域和延伸區(qū)域。核心區(qū)域包括多個存儲器單元。延伸區(qū)域與核心區(qū)域的第一側(cè)相鄰，并且包括用于多條字線與多個通過晶體管之間的電連接的多個字線接觸件。多條字線包括第一字線和第二字線。多個通過晶體管包括連接到第一字線的第一通過晶體管和連接到第二字線的第二通過晶體管。多個驅(qū)動器包括控制第一通過晶體管的開關(guān)操作的第一驅(qū)動器和控制第二通過晶體管的開關(guān)操作的第二驅(qū)動器。多個字線接觸件包括將第一字線與第一通過晶體管電連接的第一字線接觸件以及將第二字線與第二通過晶體管電連接的第二字線接觸件。第一通過晶體管和第一驅(qū)動器位于第一半導體層的第一基底中，并且第二通過晶體管和第二驅(qū)動器位于第二半導體層的第二基底中。第一字線接觸件和第二字線接觸件位于第一半導體層的延伸區(qū)域中。

7、在根據(jù)示例實施例的非易失性存儲器裝置和存儲器封裝件中，可以采用其中外圍電路和存儲器單元陣列堆疊的bvnand結(jié)構(gòu)，因此非易失性存儲器裝置可以具有相對小的尺寸。

8、另外，用于控制存儲器單元陣列與外圍電路之間的電連接的通過晶體管可以在不同的半導體層中分離和/或分布。因此，可以減小一個半導體層內(nèi)的放置通過晶體管的面積，并且可以降低用于將通過晶體管與字線連接的布線復雜度。因此，可以減小電路面積，可以降低制造成本，從而可以高效率地制造非易失性存儲器裝置。

技術(shù)特征：

1.一種非易失性存儲器裝置，所述非易失性存儲器裝置包括：

2.根據(jù)權(quán)利要求1所述的非易失性存儲器裝置，

3.根據(jù)權(quán)利要求2所述的非易失性存儲器裝置，

4.根據(jù)權(quán)利要求3所述的非易失性存儲器裝置，其中，第一字線接觸件和第二字線接觸件在第三方向上彼此對準。

5.根據(jù)權(quán)利要求3所述的非易失性存儲器裝置，

6.根據(jù)權(quán)利要求2所述的非易失性存儲器裝置，所述非易失性存儲器裝置還包括：

7.根據(jù)權(quán)利要求2所述的非易失性存儲器裝置，

8.根據(jù)權(quán)利要求1所述的非易失性存儲器裝置，

9.根據(jù)權(quán)利要求8所述的非易失性存儲器裝置，其中，在第一字線之中，奇數(shù)字線和偶數(shù)字線中的一者被設(shè)定為第一字線組，并且奇數(shù)字線和偶數(shù)字線中的另一者被設(shè)定為第二字線組。

10.根據(jù)權(quán)利要求8所述的非易失性存儲器裝置，其中，在第一字線之中，在第三方向上順序地堆疊的k條第一-第一字線被設(shè)定為第一字線組，并且與k條第一-第一字線相鄰且在第三方向上順序地堆疊的k條第一-第二字線被設(shè)定為第二字線組，其中，k是大于或等于2的正整數(shù)。

11.根據(jù)權(quán)利要求8所述的非易失性存儲器裝置，

12.根據(jù)權(quán)利要求11所述的非易失性存儲器裝置，

13.根據(jù)權(quán)利要求11所述的非易失性存儲器裝置，

14.根據(jù)權(quán)利要求13所述的非易失性存儲器裝置，其中，第一字線接觸件組、第二字線接觸件組、第三字線接觸件組和第四字線接觸件組沿著第一方向交替地布置。

15.根據(jù)權(quán)利要求13所述的非易失性存儲器裝置，

16.根據(jù)權(quán)利要求15所述的非易失性存儲器裝置，

17.根據(jù)權(quán)利要求1所述的非易失性存儲器裝置，其中，所述多個通過晶體管中的位于第一半導體層中的第一部分通過晶體管和所述多個通過晶體管中的位于第二半導體層中的第二部分通過晶體管具有不同的寬度和/或不同的長度。

18.根據(jù)權(quán)利要求1所述的非易失性存儲器裝置，所述非易失性存儲器裝置還包括：

19.一種非易失性存儲器裝置，所述非易失性存儲器裝置包括：

20.一種非易失性存儲器裝置，所述非易失性存儲器裝置包括：

技術(shù)總結(jié)
提供了一種非易失性存儲器裝置。所述非易失性存儲器裝置包括第一半導體層和第二半導體層以及通過晶體管。第一半導體層包括在第一方向上延伸的字線和在第二方向上延伸的位線，并且還包括第一基底和存儲器單元陣列。存儲器單元陣列位于第一基底上并且連接到字線和位線。第二半導體層相對于第一半導體層在第三方向上布置，并且包括第二基底和外圍電路。外圍電路位于第二基底上并且控制存儲器單元陣列。通過晶體管連接到字線并且控制存儲器單元陣列與外圍電路之間的電連接。通過晶體管中的第一部分通過晶體管位于第一半導體層中，并且通過晶體管中的第二部分通過晶體管位于第二半導體層中。

技術(shù)研發(fā)人員：金敏洙,全哄秀
受保護的技術(shù)使用者：三星電子株式會社
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6