1.一種小面積共電壓反熔絲陣列，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的小面積共電壓反熔絲陣列，其特征在于，所述第一反熔絲記憶晶胞與所述第二反熔絲記憶晶胞對稱設(shè)置。
3.根據(jù)權(quán)利要求2所述的小面積共電壓反熔絲陣列，其特征在于，所述第一反熔絲記憶晶胞與所述第二反熔絲記憶晶胞設(shè)于一半導(dǎo)體區(qū)域中，所述半導(dǎo)體區(qū)域具有第一導(dǎo)電型；所述第一反熔絲記憶晶胞包括：
4.根據(jù)權(quán)利要求3所述的小面積共電壓反熔絲陣列，其特征在于，所述第二反熔絲記憶晶胞包括：
5.根據(jù)權(quán)利要求4所述的小面積共電壓反熔絲陣列，其特征在于，所述第一導(dǎo)電型為p型，所述第二導(dǎo)電型為n型。
6.根據(jù)權(quán)利要求5所述的小面積共電壓反熔絲陣列，其特征在于，所述第一反熔絲記憶晶胞被選擇進行寫入動作時，所述第一共電壓線被施加高電壓，所述第一字線被施加所述高電壓或中電壓，所述第一選擇線被施加接地電壓，所述高電壓大于所述中電壓，所述中電壓大于所述接地電壓。
7.根據(jù)權(quán)利要求5所述的小面積共電壓反熔絲陣列，其特征在于，所述第一反熔絲記憶晶胞未被選擇進行寫入動作時，所述第一共電壓線被施加高電壓，所述第一字線被施加接地電壓，所述第一選擇線被施加偏壓或電性浮接，所述高電壓大于所述偏壓，所述偏壓大于所述接地電壓。
8.根據(jù)權(quán)利要求5所述的小面積共電壓反熔絲陣列，其特征在于，所述第一反熔絲記憶晶胞被選擇進行讀取動作時，所述第一共電壓線被施加接地電壓，所述第一字線被施加中電壓，所述第一選擇線被施加偏壓，所述中電壓大于所述偏壓，所述偏壓大于所述接地電壓。
9.根據(jù)權(quán)利要求5所述的小面積共電壓反熔絲陣列，其特征在于，所述第一反熔絲記憶晶胞未被選擇進行讀取動作時，所述第一共電壓線被施加接地電壓，所述第一字線被施加所述接地電壓，所述第一選擇線電性浮接。
10.根據(jù)權(quán)利要求5所述的小面積共電壓反熔絲陣列，其特征在于，所述第二反熔絲記憶晶胞被選擇進行寫入動作時，所述第二共電壓線被施加高電壓，所述第二字線被施加所述高電壓或中電壓，所述第一選擇線被施加接地電壓，所述高電壓大于所述中電壓，所述中電壓大于所述接地電壓。
11.根據(jù)權(quán)利要求5所述的小面積共電壓反熔絲陣列，其特征在于，所述第二反熔絲記憶晶胞未被選擇進行寫入動作時，所述第二共電壓線被施加高電壓，所述第二字線被施加接地電壓，所述第一選擇線被施加偏壓或電性浮接，所述高電壓大于所述偏壓，所述偏壓大于所述接地電壓。
12.根據(jù)權(quán)利要求5所述的小面積共電壓反熔絲陣列，其特征在于，所述第二反熔絲記憶晶胞被選擇進行讀取動作時，所述第二共電壓線被施加接地電壓，所述第二字線被施加中電壓，所述第一選擇線被施加偏壓，所述中電壓大于所述偏壓，所述偏壓大于所述接地電壓。
13.根據(jù)權(quán)利要求5所述的小面積共電壓反熔絲陣列，其特征在于，所述第二反熔絲記憶晶胞未被選擇進行讀取動作時，所述第二共電壓線被施加接地電壓，所述第二字線被施加所述接地電壓，所述第一選擇線電性浮接。
14.根據(jù)權(quán)利要求4所述的小面積共電壓反熔絲陣列，其特征在于，所述第一導(dǎo)電型為n型，所述第二導(dǎo)電型為p型。
15.根據(jù)權(quán)利要求14所述的小面積共電壓反熔絲陣列，其特征在于，所述第一反熔絲記憶晶胞被選擇進行寫入動作時，所述第一共電壓線被施加接地電壓，所述第一字線被施加所述接地電壓或中電壓，所述第一選擇線被施加高電壓，所述高電壓大于所述中電壓，所述中電壓大于所述接地電壓。
16.根據(jù)權(quán)利要求14所述的小面積共電壓反熔絲陣列，其特征在于，所述第一反熔絲記憶晶胞未被選擇進行寫入動作時，所述第一共電壓線被施加接地電壓，所述第一字線被施加高電壓，所述第一選擇線被施加偏壓或電性浮接，所述高電壓大于所述偏壓，所述偏壓大于所述接地電壓。
17.根據(jù)權(quán)利要求14所述的小面積共電壓反熔絲陣列，其特征在于，所述第一反熔絲記憶晶胞被選擇進行讀取動作時，所述第一共電壓線被施加高電壓，所述第一字線被施加中電壓，所述第一選擇線被施加偏壓，所述中電壓小于所述偏壓，所述高電壓大于所述偏壓。
18.根據(jù)權(quán)利要求14所述的小面積共電壓反熔絲陣列，其特征在于，所述第一反熔絲記憶晶胞未被選擇進行讀取動作時，所述第一共電壓線被施加高電壓，所述第一字線被施加所述高電壓，所述第一選擇線電性浮接。
19.根據(jù)權(quán)利要求14所述的小面積共電壓反熔絲陣列，其特征在于，所述第二反熔絲記憶晶胞被選擇進行寫入動作時，所述第二共電壓線被施加接地電壓，所述第二字線被施加所述接地電壓或中電壓，所述第一選擇線被施加高電壓，所述高電壓大于所述中電壓，所述中電壓大于所述接地電壓。
20.根據(jù)權(quán)利要求14所述的小面積共電壓反熔絲陣列，其特征在于，所述第二反熔絲記憶晶胞未被選擇進行寫入動作時，所述第二共電壓線被施加接地電壓，所述第二字線被施加高電壓，所述第一選擇線被施加偏壓或電性浮接，所述高電壓大于所述偏壓，所述偏壓大于所述接地電壓。
21.根據(jù)權(quán)利要求14所述的小面積共電壓反熔絲陣列，其特征在于，所述第二反熔絲記憶晶胞被選擇進行讀取動作時，所述第二共電壓線被施加高電壓，所述第二字線被施加中電壓，所述第一選擇線被施加偏壓，所述中電壓小于所述偏壓，所述高電壓大于所述偏壓。
22.根據(jù)權(quán)利要求14所述的小面積共電壓反熔絲陣列，其特征在于，所述第二反熔絲記憶晶胞未被選擇進行讀取動作時，所述第二共電壓線被施加高電壓，所述第二字線被施加所述高電壓，所述第一選擇線電性浮接。
23.根據(jù)權(quán)利要求4所述的小面積共電壓反熔絲陣列，其特征在于，所述半導(dǎo)體區(qū)域為半導(dǎo)體基板。
24.根據(jù)權(quán)利要求4所述的小面積共電壓反熔絲陣列，其特征在于，所述半導(dǎo)體區(qū)域為摻雜井區(qū)，所述摻雜井區(qū)設(shè)于一半導(dǎo)體基板中。