本公開涉及半導(dǎo)體，尤其涉及一種半導(dǎo)體結(jié)構(gòu)的制備方法。

背景技術(shù)：

1、動態(tài)隨機(jī)存取存儲器(dynamic?random?access?memory，簡稱dram)是一種高速地、隨機(jī)地寫入和讀取數(shù)據(jù)的半導(dǎo)體存儲器，被廣泛地應(yīng)用到數(shù)據(jù)存儲設(shè)備或裝置中。

2、dram包括陣列區(qū)和圍設(shè)在陣列區(qū)外周的外圍區(qū)，陣列區(qū)設(shè)置有陣列電路和陣列排布的多個存儲結(jié)構(gòu)，陣列電路用于為多個存儲結(jié)構(gòu)提供驅(qū)動電流，實(shí)現(xiàn)存儲結(jié)構(gòu)的存儲過程。外圍區(qū)中設(shè)置有外圍電路，外圍電路用于為陣列電路提供驅(qū)動電流，并控制陣列電路的工作時序。相關(guān)技術(shù)中，陣列區(qū)和外圍區(qū)中的電路結(jié)構(gòu)會分別采用不同的制程進(jìn)行單獨(dú)制備。

3、然而，上述dram的制程較為復(fù)雜，制備成本較高。

技術(shù)實(shí)現(xiàn)思路

1、本公開提供一種半導(dǎo)體結(jié)構(gòu)的制備方法，能夠有效簡化半導(dǎo)體結(jié)構(gòu)的制程，降低制備成本。

2、第一方面，本公開提供一種半導(dǎo)體結(jié)構(gòu)的制備方法，包括：

3、提供襯底，襯底包括有源區(qū)，有源區(qū)包括陣列區(qū)和圍設(shè)于陣列區(qū)外周的外圍區(qū)；

4、形成陣列晶體管和第一外圍晶體管，陣列晶體管的溝道區(qū)導(dǎo)電類型和第一外圍晶體管的溝道區(qū)導(dǎo)電類型相同，陣列晶體管位于陣列區(qū)，第一外圍晶體管位于外圍區(qū)；

5、形成第二外圍晶體管，第二外圍晶體管的溝道區(qū)導(dǎo)電類型與陣列晶體管的溝道區(qū)導(dǎo)電類型不同，第二外圍晶體管位于外圍區(qū)。

6、本公開實(shí)施例提供的半導(dǎo)體結(jié)構(gòu)的制備方法，通過形成襯底，并劃分襯底的有源區(qū)包括陣列區(qū)和外圍區(qū)，利用襯底對后續(xù)形成的陣列晶體管、第一外圍晶體管和第二外圍晶體管形成支撐的結(jié)構(gòu)基礎(chǔ)。通過將陣列晶體管的部分結(jié)構(gòu)與第一外圍晶體管或第二外圍晶體管的部分結(jié)構(gòu)同時制備，相比于兩者單獨(dú)制備，本公開可以有效減少半導(dǎo)體結(jié)構(gòu)的制程步驟。通過形成第二外圍晶體管，可以在外圍區(qū)形成溝道區(qū)導(dǎo)電類型不同的第一外圍晶體管和第二外圍晶體管，完成外圍區(qū)內(nèi)的半導(dǎo)體結(jié)構(gòu)的結(jié)構(gòu)制備?；诖耍竟_能夠有效簡化半導(dǎo)體結(jié)構(gòu)的制程，降低其制備成本。

7、本公開的構(gòu)造以及它的其他發(fā)明目的及有益效果將會通過結(jié)合附圖而對優(yōu)選實(shí)施例的描述而更加明顯易懂。

技術(shù)特征：

1.一種半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，形成所述陣列晶體管和所述第一外圍晶體管，包括：

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，形成所述第二外圍晶體管，包括：

4.根據(jù)權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，形成所述第二外圍柵結(jié)構(gòu)之前，還包括：

5.根據(jù)權(quán)利要求3或4所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，形成所述第二外圍晶體管之后，還包括：

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，形成所述外圍接觸結(jié)構(gòu)和所述陣列接觸結(jié)構(gòu)之后，還包括：

7.根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，所述外圍區(qū)包括第一外圍區(qū)和第二外圍區(qū)，所述第一外圍區(qū)圍設(shè)于所述陣列區(qū)的外周，所述第二外圍區(qū)圍設(shè)于所述第一外圍區(qū)的外周；

8.根據(jù)權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，提供所述襯底，包括：

9.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，形成所述第一外圍阱區(qū)和所述陣列阱區(qū)，包括：

10.根據(jù)權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，形成所述第二外圍阱區(qū)，包括：

11.根據(jù)權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，形成所述第一外圍柵結(jié)構(gòu)和所述陣列柵結(jié)構(gòu)，包括：

12.根據(jù)權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，所述第二外圍柵結(jié)構(gòu)與所述第一外圍柵結(jié)構(gòu)同步形成；

13.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，形成所述陣列晶體管和所述第一外圍晶體管，包括：

14.根據(jù)權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，形成所述外圍接觸結(jié)構(gòu)和所述陣列接觸結(jié)構(gòu)，包括：

15.根據(jù)權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，所述電容包括第一電容導(dǎo)電層、電容介質(zhì)層和第二電容導(dǎo)電層；

技術(shù)總結(jié)
本公開提供一種半導(dǎo)體結(jié)構(gòu)的制備方法，包括：提供襯底，襯底包括有源區(qū)，有源區(qū)包括陣列區(qū)和圍設(shè)于陣列區(qū)外周的外圍區(qū)；形成陣列晶體管和第一外圍晶體管，陣列晶體管的溝道區(qū)導(dǎo)電類型和第一外圍晶體管的溝道區(qū)導(dǎo)電類型相同，陣列晶體管位于陣列區(qū)，第一外圍晶體管位于外圍區(qū)；形成第二外圍晶體管，第二外圍晶體管的溝道區(qū)導(dǎo)電類型與陣列晶體管的溝道區(qū)導(dǎo)電類型不同，第二外圍晶體管位于外圍區(qū)。本公開能夠有效簡化半導(dǎo)體結(jié)構(gòu)的制程，降低制備成本。

技術(shù)研發(fā)人員：白文琦
受保護(hù)的技術(shù)使用者：長鑫存儲技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/30