本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，具體涉及一種無靜態(tài)功耗的上電復(fù)位電路。

背景技術(shù)：

上電壓從無到有，在reset處會(huì)先處于高電平一段時(shí)間，然后由于該點(diǎn)通過電阻接地則reset該點(diǎn)的電平會(huì)逐漸的改變?yōu)榈碗娖剑瑥亩沟脝纹瑱C(jī)復(fù)位口電平從1到0，達(dá)到給單片機(jī)復(fù)位的功能。這樣一種復(fù)位方式就是所謂上電復(fù)位。

上電復(fù)位電路(por，power-onreset)廣泛使用于各種集成電路芯片中，為系統(tǒng)提供安全的上電復(fù)位信號(hào)；在芯片電源不能達(dá)到規(guī)定的電壓時(shí)禁止電路工作，當(dāng)芯片電源達(dá)到規(guī)定的電壓后給出一個(gè)指示信號(hào)，提示芯片可以開始正常工作。但是在現(xiàn)有技術(shù)方案下，上電復(fù)位電路在芯片正常工作后，還會(huì)有一個(gè)μa級(jí)別的靜態(tài)電流，以保證功能正確?，F(xiàn)有技術(shù)在一些極低功耗的應(yīng)用，比如物聯(lián)網(wǎng)，手持設(shè)備等的系統(tǒng)中，會(huì)增加系統(tǒng)的靜態(tài)功耗，降低能量的使用效率。

現(xiàn)有技術(shù)方案下，上電復(fù)位電路在芯片正常工作后都需要消耗靜態(tài)電流，以保證功能正確。以現(xiàn)有專利文獻(xiàn)為例，名稱為“一種低功耗上電復(fù)位電路”(申請(qǐng)公布號(hào)cn106033960a)的專利記載了如圖1所示的技術(shù)方案，電路正常工作后，由于耗盡管md1和md2是n溝道耗盡型mos管，而且圖1中的a點(diǎn)電壓接近電源電壓，因此n溝道耗盡型mos管不能完全關(guān)斷，會(huì)有一個(gè)靜態(tài)電流產(chǎn)生。

現(xiàn)有技術(shù)方案的缺點(diǎn)就是上電復(fù)位電路正常工作狀態(tài)由于n溝道耗盡型mos管不能完全關(guān)斷，會(huì)產(chǎn)生一個(gè)靜態(tài)電流，不適合極低功耗的應(yīng)用，比如物聯(lián)網(wǎng)、手持設(shè)備等。

此外，幾乎所有的芯片系統(tǒng)中都需要有por電路，以將芯片中的電路恢復(fù)到初始狀態(tài)。芯片中的數(shù)字電路對(duì)復(fù)位電路尤其需要，數(shù)字電路中要把整個(gè)電路中的移位寄存器、d觸發(fā)器和計(jì)數(shù)器都恢復(fù)到初始狀態(tài)或清零，而在模擬電路中，有時(shí)也需要復(fù)位信號(hào)將電路恢復(fù)到初始狀態(tài)，以保證電路的快速地進(jìn)入正常工作狀態(tài)。為了滿足這些要求，傳統(tǒng)的por電路會(huì)占用掉較大的空間，而這又是在集成系統(tǒng)中所不希望看到的。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種幾乎不產(chǎn)生靜態(tài)電流的上電復(fù)位電路。

為實(shí)現(xiàn)以上目的，本發(fā)明采用如下技術(shù)方案：

一種無靜態(tài)功耗的上電復(fù)位電路，包括依次電連接的電壓檢測(cè)電路、遲滯比較電路和電壓整形電路；

所述電壓檢測(cè)電路包括晶體管mn1、晶體管mn2、晶體管mp1和晶體管mp2；所述晶體管mn1、所述晶體管mp1、所述晶體管mn2和所述晶體管mp2依次串聯(lián)，后一個(gè)晶體管的漏極與前一個(gè)晶體管的源極連接；

所述晶體管mn1的漏極和柵極均與電源端連接；所述晶體管mp1的柵極與所述晶體管mn2的柵極連接；所述晶體管mp2的源極接地，柵極與電源端連接；

所述晶體管mn1的漏極和所述晶體管mp1的源極分別與所述遲滯比較電路連接；所述遲滯比較電路將所述電壓檢測(cè)電路的輸出信號(hào)轉(zhuǎn)換成矩形波；所述電壓整形電路用于消除矩形波中的微小擾動(dòng)，其輸出端為所述上電復(fù)位電路的輸出端。

所述晶體管mn2的柵極接地。

所述電壓檢測(cè)電路通過調(diào)整晶體管mp1和晶體管mn1的柵源電壓控制復(fù)位電平。

所述晶體管mn2為n溝道耗盡型mos管或者負(fù)閾值電壓的mos管；所述晶體管mp2為p溝道耗盡型mos管。

進(jìn)一步地，所述晶體管mn2和所述晶體管mp2構(gòu)成所述電壓檢測(cè)電路的偏置；

更進(jìn)一步地，上電過程中，電源電壓vdd較低時(shí)所述晶體管mp2中有導(dǎo)通電流；上電完成后，電源電壓vdd會(huì)使所述晶體管mp2完全關(guān)斷，以實(shí)現(xiàn)無靜態(tài)功耗。

所述遲滯比較電路包括晶體管mn3、晶體管mn4、晶體管mp3和晶體管mp4；

進(jìn)一步地，所述晶體管mn3的柵極和漏極均與所述晶體管mn1的漏極連接；

所述晶體管mp3的漏極與所述晶體管mn3的源極連接，源極與所述晶體管mp1的源極連接；

所述晶體管mp4的漏極與所述晶體管mn3的漏極連接，柵極與所述晶體管mp3的源極連接，源極與所述晶體管mp3的柵極連接；

所述晶體管mn4的漏極與所述晶體管mp4的源極連接，柵極與所述晶體管mp3的源極連接；

所述晶體管mp4的漏極以及所述晶體管mn4的漏極和源極分別與所述電壓整形電路連接。

所述遲滯比較電路通過調(diào)節(jié)所述晶體管mp3和所述晶體管mn3的寬長(zhǎng)比來調(diào)節(jié)電路的遲滯電壓。

所述電壓整形電路包括晶體管mn5和晶體管mp5；

所述晶體管mp5的漏極與所述晶體管mp4的漏極連接，柵極與所述晶體管mn4的漏極連接；

所述晶體管mn5的漏極與所述晶體管mp5的源極連接，柵極與所述晶體管mp5的柵極連接，源極與所述晶體管mn4的源極連接；

所述晶體管mn5的漏極為所述上電復(fù)位電路的輸出端。

所述晶體管mn5的源極接地。

所述晶體管mn5為n溝道型mos管，所述晶體管mp5為p溝道型mos管。

本發(fā)明采用以上技術(shù)方案，通過選擇p溝道型mos管解決了存在靜態(tài)功耗的問題，本發(fā)明的上電復(fù)位電路在正常工作狀態(tài)下，靜態(tài)電流可以忽略不計(jì)(小于0.1na)，在工程應(yīng)用中可以認(rèn)為不存在靜態(tài)功耗。本發(fā)明既能實(shí)現(xiàn)傳統(tǒng)的上電復(fù)位功能，又可無靜態(tài)功耗，能夠廣泛地應(yīng)用于物聯(lián)網(wǎng)，手持設(shè)備等低功耗領(lǐng)域。

本發(fā)明僅采用少量的mos管即可實(shí)現(xiàn)上電復(fù)位功能，在集成電路中占用的空間很小，因此能夠降低芯片成本、減小芯片體積。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是現(xiàn)有技術(shù)提供的上電復(fù)位電路；

圖2是本發(fā)明提供的上電復(fù)位電路的結(jié)構(gòu)示意圖；

圖3是本發(fā)明提供的上電復(fù)位電路的具體電路圖。

圖中：1-電壓檢測(cè)電路；2-遲滯比較電路；3-電壓整形電路。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將對(duì)本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)的描述。顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)的前提下所得到的所有其它實(shí)施方式，都屬于本發(fā)明所保護(hù)的范圍。

如圖2所示，本發(fā)明提供一種無靜態(tài)功耗的上電復(fù)位電路，包括依次電連接的電壓檢測(cè)電路1、遲滯比較電路2和電壓整形電路3。

輸入電源vdd電壓經(jīng)過電壓檢測(cè)電路1后，輸出給遲滯比較電路2和電壓整形電路3后，最終輸出為信號(hào)por。

為進(jìn)一步詳述本專利，進(jìn)行拓展說明如下：

如圖3所示，所述電壓檢測(cè)電路1包括晶體管mn1、晶體管mn2、晶體管mp1和晶體管mp2；所述晶體管mn1、所述晶體管mp1、所述晶體管mn2和所述晶體管mp2依次串聯(lián)，后一個(gè)晶體管的漏極與前一個(gè)晶體管的源極連接；即：

所述晶體管mp1的漏極與晶體管mn1的源極連接；所述晶體管mn2的漏極與晶體管mp1的源極連接；所述晶體管mp2的漏極與晶體管mn2的源極連接。

所述晶體管mn1的漏極和柵極均與電源端vdd連接；所述晶體管mp1的柵極與所述晶體管mn2的柵極連接；所述晶體管mp2的源極接地，柵極與電源端vdd連接；

所述晶體管mn1的漏極和所述晶體管mp1的源極分別與所述遲滯比較電路2連接；所述遲滯比較電路2將所述電壓檢測(cè)電路1的輸出信號(hào)轉(zhuǎn)換成矩形波；所述電壓整形電路3用于消除矩形波中的微小擾動(dòng)，其輸出端為所述上電復(fù)位電路的輸出端。

所述晶體管mn2的柵極接地。

所述電壓檢測(cè)電路1通過調(diào)整晶體管mp1和晶體管mn1的柵源電壓控制復(fù)位電平。

所述晶體管mn2為n溝道耗盡型mos管或者負(fù)閾值電壓的mos管；所述晶體管mp2為p溝道耗盡型mos管。

需要說明的是，所述晶體管mn2和所述晶體管mp2構(gòu)成所述電壓檢測(cè)電路1的偏置。

進(jìn)一步地，在上電過程中，電源電壓vdd較低時(shí)所述晶體管mp2中有導(dǎo)通電流；上電完成后，電源電壓vdd會(huì)使所述晶體管mp2完全關(guān)斷，以實(shí)現(xiàn)無靜態(tài)功耗。

本發(fā)明通過創(chuàng)造性地在電壓檢測(cè)電路1中使用由耗盡型或者負(fù)閾值電壓的晶體管mn2和p溝道耗盡型的晶體管mp2來構(gòu)成電壓檢測(cè)電路1的偏置，可以使采用本發(fā)明的上電復(fù)位電路在正常工作狀態(tài)下，靜態(tài)電流小于0.1na，在工程應(yīng)用中可以認(rèn)為不存在靜態(tài)功耗。

所述遲滯比較電路2包括晶體管mn3、晶體管mn4、晶體管mp3和晶體管mp4；

進(jìn)一步地，所述晶體管mn3的柵極和漏極均與所述晶體管mn1的漏極連接；

所述晶體管mp3的漏極與所述晶體管mn3的源極連接，源極與所述晶體管mp1的源極連接；

所述晶體管mp4的漏極與所述晶體管mn3的漏極連接，柵極與所述晶體管mp3的源極連接，源極與所述晶體管mp3的柵極連接；

所述晶體管mn4的漏極與所述晶體管mp4的源極連接，柵極與所述晶體管mp3的源極連接；

所述晶體管mp4的漏極以及所述晶體管mn4的漏極和源極分別與所述電壓整形電路3連接。

所述遲滯比較電路2通過調(diào)節(jié)所述晶體管mp3和所述晶體管mn3的寬長(zhǎng)比來調(diào)節(jié)電路的遲滯電壓。

所述電壓整形電路3包括晶體管mn5和晶體管mp5；

所述晶體管mp5的漏極與所述晶體管mp4的漏極連接，柵極與所述晶體管mn4的漏極連接；

所述晶體管mn5的漏極與所述晶體管mp5的源極連接，柵極與所述晶體管mp5的柵極連接，源極與所述晶體管mn4的源極連接；

所述晶體管mn5的漏極為所述上電復(fù)位電路的輸出端。

所述晶體管mn5的源極接地。

所述晶體管mn5為n溝道型mos管，所述晶體管mp5為p溝道型mos管。

由晶體管mn3、晶體管mn4、晶體管mn5、晶體管mp3、晶體管mp4和晶體管mp5構(gòu)成的遲滯比較電路2和電壓整形電路3以數(shù)字電路的形態(tài)保證了上電復(fù)位后無靜態(tài)功耗。

以上所述，僅為本發(fā)明的具體實(shí)施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。