本發(fā)明涉及芯片走線的靜電釋放能力，尤其涉及一種通用存儲(chǔ)器芯片的走線的靜電釋放能力方法。

背景技術(shù)：

靜電對(duì)pcb板上的芯片可以產(chǎn)生三個(gè)危害：①吸引或排斥(吸附灰塵)；②與大地有電位差(可高達(dá)幾萬伏特，造成半導(dǎo)體器件的介質(zhì)擊穿)；③會(huì)產(chǎn)生放電電流：靜電的能量雖然較小，但是放電過程十分短暫，往往是一瞬間就完成，只能提供爆炸性的擊穿能量，會(huì)產(chǎn)生極大的破壞力。為了避免靜電釋放對(duì)pcb板上的芯片所帶來的危害，傳統(tǒng)的提高通用存儲(chǔ)器芯片的走線的靜電釋放能力的方法有：(1)如圖1所示，將通用存儲(chǔ)器芯片走線的地址線，指令線以及數(shù)據(jù)線串接電阻；pcb板上芯片的各走線之間的間距設(shè)置為10mil～12mil；使用大面積的雙層pcb板來增加串接的電阻或者加強(qiáng)電源以及接地回路的面積；(2)在片上系統(tǒng)和通用存儲(chǔ)器芯片的外圍增加屏蔽罩。但是上述第一種方法需要占用較大面積的pcb板，這種pcb板的尺寸都在90mm*90mm以上，從而帶來成本的上升。而第二種通過增加屏蔽罩的方法，其抗靜電釋放的能力比較差，并沒有明顯的抗靜電釋放的能力的優(yōu)勢(shì)。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)目前通用存儲(chǔ)器芯片的走線存在的靜電釋放問題，本發(fā)明提供一種提高通用存儲(chǔ)器芯片走線的靜電釋放能力的方法。

本發(fā)明解決技術(shù)問題所采用的技術(shù)方案為：

一種提高通用存儲(chǔ)器芯片走線的靜電釋放能力的方法，應(yīng)用于雙層pcb板，

于所述雙層pcb板上設(shè)置所述通用存儲(chǔ)器芯片的第一電路走線布局，所述第一電路走線布局由第一地址線，第一指令線，第一數(shù)據(jù)線和第一接地回路組成，所述第一地址線，第一指令線，第一數(shù)據(jù)線和第一接地回路之間的間距設(shè)置在4mil～8mil之間；

所述第一接地回路設(shè)置于所述第一電路走線布局的外圍，以隔離靜電能量。

優(yōu)選的，所述第一地址線，所述第一指令線，所述第一數(shù)據(jù)線和所述第一接地回路之間的間距設(shè)置為4mil。

優(yōu)選的，所述雙層pcb板的長(zhǎng)度不大于90mm。

優(yōu)選的，所述雙層pcb板的長(zhǎng)度為90mm。

優(yōu)選的，所述雙層pcb板的寬度不大于90mm。

優(yōu)選的，所述雙層pcb板的寬度為90mm。

優(yōu)選的，所述雙層pcb的長(zhǎng)度大于90mm，所述雙層pcb板的寬度大于90mm。

優(yōu)選的，于所述雙層pcb板上設(shè)置一片上系統(tǒng)的第二電路走線布局，所述第二電路走線布局包括第二地址線，第二指令線，第二數(shù)據(jù)線和第二接地回路。

優(yōu)選的，所述第一地址線連接所述第二地址線，所述第一指令線連接所述第二指令線，所述第一數(shù)據(jù)線連接所述第二數(shù)據(jù)線。

優(yōu)選的，所述第一接地回路和所述第二接地回路為同一接地回路。

本發(fā)明的有益效果：本發(fā)明通過將通用存儲(chǔ)器芯片的電路走線布局的間距由傳統(tǒng)的10mil縮小至4mil～8mil，不僅減小了雙層pcb板的面積，從而為電路走線布局的外圍布線留出了足夠的空間給接地回路做隔離，防止了靜電釋放能量進(jìn)入，提高了pcb板上的信號(hào)承受高電壓的能力。

附圖說明

圖1為現(xiàn)有技術(shù)中的通用存儲(chǔ)器芯片的電路走線布局的示意圖。

圖2為本發(fā)明的實(shí)施例的通用存儲(chǔ)器芯片的電路走線布局的示意圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明，但不作為本發(fā)明的限定。

如圖2所示，本發(fā)明的一種提高通用存儲(chǔ)器芯片2走線的靜電釋放能力的方法，應(yīng)用于雙層pcb板，于雙層pcb板上設(shè)置通用存儲(chǔ)器芯片2的第一電路走線布局，第一電路走線布局由第一地址線，第一指令線，第一數(shù)據(jù)線和第一接地回路4組成，第一地址線，第一指令線，第一數(shù)據(jù)線和第一接地回路4之間的間距3設(shè)置在4mil～8mil之間；第一接地回路4設(shè)置于第一電路走線布局的外圍，以隔離靜電能量。

本發(fā)明的實(shí)施例如圖2所示，通過將通用存儲(chǔ)器芯片2的第一電路走線布局中的第一地址線，第一指令線，第一數(shù)據(jù)線和第一接地回路4的布線間距3設(shè)置為4mi～8mil之間，從而縮小了雙層pcb的面積，為第一電路走線布局的外圍留出了足夠的空間給第一接地回路4做隔離，防止了能量從外圍進(jìn)入。

本發(fā)明優(yōu)選的實(shí)施例，第一地址線，第一指令線和第一數(shù)據(jù)線和第一接地回路4之間的間距3設(shè)置為4mil。

當(dāng)?shù)谝坏刂肪€，第一指令線，第一數(shù)據(jù)線和第一接地回路4之間的間距3設(shè)置為4mil時(shí)，不僅能夠進(jìn)一步縮小雙層pcb板的面積，還能夠提高各個(gè)布線的信號(hào)所承受的靜電電壓的能力。因?yàn)楸緦?shí)施例經(jīng)過試驗(yàn)證明，當(dāng)對(duì)雙層pcb板上的通用存儲(chǔ)器芯片2的各走線通過靜電槍進(jìn)行靜電釋放能力的打擊時(shí)，該實(shí)施例的方法能夠?qū)⒙鉷cb板的信號(hào)所能承受的電壓提高至5kv，而傳統(tǒng)的各走線間距3設(shè)置為10mil的雙層pcb所能承受的電壓僅有2kv。

本發(fā)明優(yōu)選的實(shí)施例，雙層pcb板的長(zhǎng)度不大于90mm。

本發(fā)明優(yōu)選的實(shí)施例，雙層pcb板的長(zhǎng)度為90mm。

本發(fā)明優(yōu)選的實(shí)施例，雙層pcb板的寬度不大于90mm。

本發(fā)明優(yōu)選的實(shí)施例，雙層pcb板的寬度為90mm。

本發(fā)明優(yōu)選的實(shí)施例，雙層pcb的長(zhǎng)度大于90mm，雙層pcb板的寬度大于90mm。

傳統(tǒng)的雙層pcb板由于在通用存儲(chǔ)器芯片2的各走線上串接了電阻，并且各走線的間距3也相對(duì)而言設(shè)置的比較寬，很難達(dá)到本發(fā)明優(yōu)選的實(shí)施例的雙層pcb板的長(zhǎng)度和寬度。

本發(fā)明優(yōu)選的實(shí)施例，于雙層pcb板上設(shè)置一片上系統(tǒng)1的第二電路走線布局，第二電路走線布局包括第二地址線，第二指令線，第二數(shù)據(jù)線和第二接地回路4。

本發(fā)明優(yōu)選的實(shí)施例，第一地址線連接第二地址線，第一指令線連接第二指令線，第一數(shù)據(jù)線連接第二數(shù)據(jù)線。

本發(fā)明優(yōu)選的實(shí)施例，第一接地回路4和第二接地回路4為同一接地回路4。

以上所述僅為本發(fā)明較佳的實(shí)施例，并非因此限制本發(fā)明的實(shí)施方式及保護(hù)范圍，對(duì)于本領(lǐng)域技術(shù)人員而言，應(yīng)當(dāng)能夠意識(shí)到凡運(yùn)用本發(fā)明說明書及圖示內(nèi)容所做出的等同替換和顯而易見的變化所得到的方案，均應(yīng)當(dāng)包含在本發(fā)明的保護(hù)范圍內(nèi)。

技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明涉及芯片走線的靜電釋放能力，尤其涉及通用存儲(chǔ)器芯片的走線的靜電釋放能力方法。本發(fā)明的提高通用存儲(chǔ)器芯片走線的靜電釋放能力的方法，應(yīng)用于雙層PCB板，于雙層PCB板上設(shè)置通用存儲(chǔ)器芯片的第一電路走線布局，第一電路走線布局由第一地址線，第一指令線，第一數(shù)據(jù)線和第一接地回路組成，第一地址線，第一指令線，第一數(shù)據(jù)線和第一接地回路之間的間距設(shè)置在4mil～8mil之間；第一接地回路設(shè)置于第一電路走線布局的外圍，以隔離靜電能量。本發(fā)明將通用存儲(chǔ)器芯片的各走線的間距由傳統(tǒng)的10mil縮小至4mil～8mil，減小了雙層PCB板的面積，從而留出了足夠的空間給接地回路做隔離，防止靜電釋放能量進(jìn)入。

技術(shù)研發(fā)人員：張坤
受保護(hù)的技術(shù)使用者：晶晨半導(dǎo)體（上海）有限公司
技術(shù)研發(fā)日：2017.04.10
技術(shù)公布日：2017.09.15