本發(fā)明涉及信號處理技術(shù)領(lǐng)域，尤其涉及一種輸出恒定占空比信號的電路及時鐘信號生成裝置。

背景技術(shù)：

隨著集成電路工藝的不斷發(fā)展，芯片的工作速度也在持續(xù)提高，然而，芯片工作速度的提高意味著更嚴(yán)格的電路時序精度，因此，對集成電路中時鐘信號性能的要求也在不斷提高。其中，占空比是時鐘信號性能中一個比較重要的性能指標(biāo)，并且許多數(shù)字電路系統(tǒng)通常對時鐘信號的占空比要求在50％左右。

然而，在有些集成電路中,其時鐘產(chǎn)生電路輸出的時鐘信號占空比通常較差,并且，會隨著pvt(processvoltagetemperature，工藝/電壓/溫度)的改變而變化；另外，即使時鐘產(chǎn)生電路產(chǎn)生的是50％占空比的時鐘信號,在傳輸過程中時鐘信號仍然可能會發(fā)生占空比嚴(yán)重畸變。因此，如何獲得適用于數(shù)字電路系統(tǒng)的精確50％占空比時鐘信號就成了亟待解決的問題。

現(xiàn)有技術(shù)中，通常使用鎖相環(huán)(pll，phaselockedloop)電路來實(shí)現(xiàn)時鐘信號占空比的調(diào)節(jié)。圖1是pll電路的結(jié)構(gòu)示意圖。如圖1所示，該pll電路包括相位檢測器10、電荷泵20、環(huán)路濾波器30、壓控振蕩器40、分頻器60和輸出恒定占空比信號的電路50。在pll電路工作期間，相位檢測器10檢測輸入時鐘信號ins與反饋時鐘信號feeds之間的相差，生成控制信號，并將該控制信號發(fā)送給電荷泵20。其中，控制信號包含上升電荷泵控制信號和下降電荷泵控制信號。當(dāng)輸入時鐘信號ins的相位超前反饋時鐘信號feeds的相位時，相位檢測器10被激活并生成上升電荷泵控制信號；相反，輸入時鐘信號ins的相位滯后反饋時鐘信號feeds的相位時，相位檢測器10被激活并生成下降電荷泵控制信號。電荷泵20和環(huán)路濾波器30響應(yīng)上升電荷泵控制信號，提高控制電壓的電平，或者響應(yīng)下降電荷泵控制信號來降低控制電壓的電平，然后，將控制電壓輸入壓控振蕩器40中。壓控振蕩器40生成被輸出恒定占空比信號的電路50接收的兩個中間時鐘信號clk和clkb，且兩個中間時鐘信號clk和clkb之間的相差約180°。輸出恒定占空比信號的電路50消除存在于每一個中間時鐘信號clk和cklb中的占空比誤差，生成保持正常占空比50％的校正后時鐘信號cclkb和cclk，并且兩個校正后時鐘信號cclkb與cclk之間的相差也是約180°。另外，分頻器60接收其中一個校正后時鐘信號(在圖1中是cclk)，然后輸出頻率等于輸入時鐘信號ins的頻率的反饋鐘信號feeds。

通過上述電路結(jié)構(gòu)，可以看出pll電路結(jié)構(gòu)設(shè)計復(fù)雜，所以其功耗面積開銷較大；另外，上述pll電路利用正反饋結(jié)構(gòu)的壓控振蕩器難以產(chǎn)生精準(zhǔn)50％占空比時鐘信號，導(dǎo)致其工作過程中，容易產(chǎn)生波動、工作穩(wěn)定性差。

技術(shù)實(shí)現(xiàn)要素：

為克服相關(guān)技術(shù)中存在的問題，本發(fā)明提供一種輸出恒定占空比信號的電路及時鐘信號生成裝置。

根據(jù)本發(fā)明實(shí)施例的第一方面，提供一種輸出恒定占空比信號的電路，該電路包括：

直流隔離單元，用于對輸入時鐘信號中的直流信號進(jìn)行隔離，得到交流時鐘信號；

信號疊加單元，用于對所述交流時鐘信號和來自偏置信號生成單元的直流偏置信號進(jìn)行疊加，得到輸出時鐘信號；

偏置信號生成單元，用于在所述輸出時鐘信號的占空比小于50％時，生成直流電壓高于上一周期的輸出時鐘信號對應(yīng)的直流電壓的直流偏置信號，以及在所述輸出時鐘信號的占空比大于50％時，生成直流電壓低于上一周期的輸出時鐘信號對應(yīng)的直流電壓的直流偏置信號。

根據(jù)本發(fā)明實(shí)施例的第二方面，提供了一種時鐘信號生成裝置，該裝置包括本發(fā)明實(shí)施例第一方面提供的輸出恒定占空比信號的電路，還包括時鐘信號源，其中，

所述時鐘信號源的輸出端與所述輸出恒定占空比信號的電路的輸入端連接。

由以上技術(shù)方案可見，本發(fā)明實(shí)施例提供的一種輸出恒定占空比信號的電路及時鐘信號生成裝置，首先，該電路利用直流隔離單元對輸入的外部時鐘信號進(jìn)行隔離直流信息處理，使發(fā)送給信號疊加單元的信號只包含了輸入信號的交流信息；然后，基于信號疊加單元的輸出信號占空比依賴于輸入信號的直流值的原理，利用偏置信號生成單元對信號疊加單元的輸出信號的占空比進(jìn)行檢測并生成直流偏置信號，利用該直流電壓偏置信號為信號疊加單元提供直流偏置點(diǎn)，這樣，通過偏置信號生成單元連續(xù)對信號疊加單元的輸出信號占空比偏差進(jìn)行校準(zhǔn)，最終實(shí)現(xiàn)信號疊加單元輸出50％占空比的時鐘信號。本發(fā)明實(shí)例提供的電路，由于只取外部時鐘信號的交流信息，所以信號疊加單元輸出信號的占空比獨(dú)立于輸入的外部時鐘信號，進(jìn)而使該校正電路具有良好的抗pvt特性，并且，該電路利用偏置信號生成單元實(shí)時跟蹤信號疊加單元輸出信號的變化自動生成調(diào)整輸出信號占空比的直流偏置信號,保證了該電路的工作穩(wěn)定性。

應(yīng)當(dāng)理解的是，以上的一般描述和后文的細(xì)節(jié)描述僅是示例性和解釋性的，并不能限制本發(fā)明。

附圖說明

此處的附圖被并入說明書中并構(gòu)成本說明書的一部分，示出了符合本發(fā)明的實(shí)施例，并與說明書一起用于解釋本發(fā)明的原理。

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，對于本領(lǐng)域普通技術(shù)人員而言，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為現(xiàn)有技術(shù)中的鎖相環(huán)pll電路的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例一提供的輸出恒定占空比信號的電路的結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例二提供的輸出恒定占空比信號的電路的結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例二提供的輸出恒定占空比信號的電路的基本電路結(jié)構(gòu)示意圖；

圖5為本發(fā)明實(shí)施例二提供的輸出恒定占空比信號的電路中輸入隔離單元的結(jié)構(gòu)示意圖；

圖6為本發(fā)明實(shí)施例二提供的輸出恒定占空比信號的電路中輸出隔離單元的結(jié)構(gòu)示意圖；

圖7為本發(fā)明實(shí)施例二提供的輸出恒定占空比信號的電路中偏置信號生成單元的結(jié)構(gòu)示意圖；

圖8為本發(fā)明實(shí)施例二提供的輸出恒定占空比信號的電路的第一信號時序圖；

圖9為本發(fā)明實(shí)施例二提供的輸出恒定占空比信號的電路的第二信號時序圖。

具體實(shí)施方式

這里將詳細(xì)地對示例性實(shí)施例進(jìn)行說明，其示例表示在附圖中。下面的描述涉及附圖時，除非另有表示，不同附圖中的相同數(shù)字表示相同或相似的要素。以下示例性實(shí)施例中所描述的實(shí)施方式并不代表與本發(fā)明相一致的所有實(shí)施方式。相反，它們僅是與如所附權(quán)利要求書中所詳述的、本發(fā)明的一些方面相一致的裝置和方法的例子。

針對現(xiàn)有技術(shù)中時鐘信號輸出電路，由于應(yīng)用環(huán)境變化以及自身電路結(jié)構(gòu)限制等影響因素，導(dǎo)致電路輸出信號占空比存在偏差的問題，本發(fā)明實(shí)施例提供了一種輸出恒定占空比信號的電路及時鐘信號生成裝置，該校準(zhǔn)電路使用了兩個關(guān)鍵的技術(shù)來完成輸出信號占空比的校正：一個是對輸入的外部時鐘信號進(jìn)行隔離直流信息，從而使信號疊加單元(用于生成輸出時鐘信號)輸出信號的占空比完全獨(dú)立于外部時鐘信號，另一個是將輸出信號的占空比信息轉(zhuǎn)換為直流電壓信號，對信號疊加單元提供直流偏置。

圖2為本發(fā)明實(shí)施例一提供的輸出恒定占空比信號的電路的結(jié)構(gòu)示意圖。如圖2所示，該電路主要包括直流隔離單元10、信號疊加單元20和偏置信號生成單元30。

在該電路中，直流隔離單元10，用于接收輸入時鐘信號，對輸入時鐘信號中的直流信號進(jìn)行隔離，得到交流時鐘信號。信號疊加單元20，用于對來自偏置信號生成單元30的直流偏置信號和直流隔離單元10的交流時鐘信號進(jìn)行疊加，得到輸出時鐘信號，其中，該輸出時鐘信號的占空比由直流偏置信號的直流電壓大小決定；偏置信號生成單元30，用于接收輸出時鐘信號，根據(jù)輸出時鐘信號的占空比生成直流偏置信號，具體的，如果輸出時鐘信號的占空比小于50％，則生成直流電壓高于上一周期的輸出時鐘信號對應(yīng)的直流電壓的直流偏置信號，如果輸出時鐘信號的占空比大于50％，則生成直流電壓低于上一周期的輸出時鐘信號對應(yīng)的直流電壓的直流偏置信號。

在上述電路工作過程中，首先，利用直流隔離單元10對輸入時鐘信號進(jìn)行隔離直流信息處理，使發(fā)送給信號疊加單元20的信號只包含了輸入時鐘信號的交流信息，所以信號疊加單元20輸出信號的占空比完全獨(dú)立于外部的輸入時鐘信號，進(jìn)而使該校正電路具有良好的抗pvt特性。

其次，基于信號疊加單元20輸出信號的占空比依賴于輸入信號中的直流偏置電壓值的原理(具體的如果信號疊加單元20輸入信號的直流偏置電壓值高于穩(wěn)態(tài)電壓，則其輸出信號的占空比在50％以上，反之，則其輸出信號占空比在50％以下，其中，穩(wěn)態(tài)電壓為輸出時鐘信號的占空比等于50％時對應(yīng)的電壓)，利用偏置信號生成單元30將信號疊加單元20輸出信號的占空比信息轉(zhuǎn)換為直流電壓值。具體的，如果信號疊加單元20輸出信號(即輸出時鐘信號)的占空比小于50％，則生成直流電壓高于上一周期的輸出時鐘信號對應(yīng)的直流電壓的直流偏置信號，相反，則生成直流電壓低于上一周期的輸出時鐘信號對應(yīng)的直流電壓的直流偏置信號，并將該直流偏置信號發(fā)送給信號疊加單元20，以為其提供直流偏置，從而實(shí)現(xiàn)信號疊加單元20下一周期的輸出時鐘信號占空比向50％方向靠近，這樣經(jīng)過多個周期的反饋校正，便可最終實(shí)現(xiàn)信號疊加單元20輸出時鐘信號的占空比達(dá)到50％。

本發(fā)明實(shí)施例提供的輸出恒定占空比信號的電路，由于只取輸入時鐘信號的交流信息，進(jìn)而決定該輸出信號占空比的直流偏置信號是由偏置信號生成單元自動產(chǎn)生,所以該電路具有外部時鐘信號的頻率不敏感的優(yōu)點(diǎn)，該校正電路可以工作在比較大的頻率范圍；并且，該電路利用偏置信號生成單元實(shí)時跟蹤其輸入信號的變化，自動生成調(diào)整信號疊加單元輸出信號占空比的直流偏置信號，保證了該電路的工作穩(wěn)定性。

圖3為本發(fā)明實(shí)施例二提供的輸出恒定占空比信號的電路的結(jié)構(gòu)示意圖，圖4為本發(fā)明實(shí)施例二提供的輸出恒定占空比信號的電路的基本電路示意圖。如圖3和圖4所示，該電路還包括低通濾波單元40、輸入隔離單元50和輸出隔離單元60，其中：

本發(fā)明實(shí)施例，為去除輸入信號中的干擾信息，在直流隔離單元10之前設(shè)置低通濾波單元40，利用低通濾波單元40外部時鐘信號進(jìn)行限幅處理后，再將限幅后的信號作為輸入時鐘信號發(fā)送給直流隔離單元10。

如圖4所示，本發(fā)明實(shí)施例二中的低通濾波單元40采用功耗較小且占用芯片面積較小的rc低通濾波器實(shí)現(xiàn)其濾波功能，具體包括第一濾波電阻41和第一濾波電容42。

其中，第一濾波電阻41的一端用于與輸入隔離單元50的輸出端連接，另一端分別與直流隔離單元10的輸入端和第一濾波電容42的一端連接，第一濾波電容42的另一端接地。另外，本發(fā)明實(shí)施例中，直流隔離單元10采用耦合電容來實(shí)現(xiàn)其隔直流功能。

利用rc低通濾波器對高于截至頻率的信號起衰減作用的特性，對接收的信號進(jìn)行限幅，來滿足信號疊加單元20對輸入信號的幅度要求，以防止信號幅度過高或者過低造成信號疊加單元20增益變化的問題。

當(dāng)然，該第一低通濾波單元的類型不限于rc低通濾波器結(jié)構(gòu),也可以使用串聯(lián)電阻或者電容等元件進(jìn)行分壓來對接收的信號進(jìn)行濾波限幅。

進(jìn)一步的，輸入隔離單元50的輸入端用于與生成外部時鐘信號的外部時鐘源的輸出端連接，輸入隔離單元50的輸出端與低通濾波單元40的輸入端連接，以用于對外部時鐘源輸出的外部時鐘信號進(jìn)行整形，得到上升沿和下降沿均較為陡直的高質(zhì)量方波信號。

本發(fā)明實(shí)施例中的輸入隔離單元50采用具有較快開關(guān)速度的cmos電路來實(shí)現(xiàn)其波形整形功能，具體的，如圖5所示，為本發(fā)明實(shí)施例二提供的輸出恒定占空比信號的電路中輸入隔離單元的結(jié)構(gòu)示意圖，包括第二pmos管51和第二nmos管52。

其中，第二pmos管51的柵極和第二nmos管52的柵極均用于與外部時鐘源的輸出端連接，第二pmos管51的漏極和第二nmos管52的漏極均與低通濾波單元40的輸入端連接，第二pmos管51的源極與電路電壓源連接，第二nmos管52的源極接地。

由于mos管為電壓控制元件，并由柵源極電壓vgs決定其工作狀態(tài)，其中，對于nmos管，vgs大于一定的值就會導(dǎo)通，對于pmos管，vgs小于一定的值就會導(dǎo)通。利用上述兩個mos管的導(dǎo)通特性，在外部時鐘信號處于高電平狀態(tài)時，第二nmos管52處于導(dǎo)通狀態(tài)，在外部時鐘信號處于低電平狀態(tài)時，第二pmos管51處于導(dǎo)通狀態(tài)，并且，由上述兩個mos管構(gòu)成的cmos電路具有較高的開關(guān)速度，所以使該輸入隔離單元50輸出的信號具有良好的上升沿和下降沿陡值度，實(shí)現(xiàn)了對外部時鐘信號的整形作用。

進(jìn)一步的，輸出隔離單元60的輸入端與信號疊加單元20的輸出端連接，該輸出隔離單元60接收信號疊加單元20輸出的輸出時鐘信號，并該對輸出時鐘信號進(jìn)行放大處理，得到最終的輸出時鐘信號。

利用該輸出隔離單元60將該校正電路中的占空比校正部分與后級接入的輸出負(fù)載隔離開來，便可以防止當(dāng)該電路的接入負(fù)載過大時，由信號疊加單元20直接輸出的信號的大小無法推動該接入負(fù)載，導(dǎo)致電路內(nèi)部出現(xiàn)信號錯誤的問題，確保了該電路中占空比校正部分的正常工作。

具體的，本發(fā)明實(shí)施例中的輸出隔離單元60采用靜態(tài)功耗極小的cmos反向放大器來實(shí)現(xiàn)其緩沖輸出功能，具體的，如圖6所示，為本發(fā)明實(shí)施例二提供的輸出恒定占空比信號的電路中輸出隔離單元的結(jié)構(gòu)示意圖，包括第三pmos管61和第三nmos管62。

其中，第三pmos管61的柵極和第三nmos管62的柵極均與信號疊加單元20的輸出端連接，第三pmos管61的漏極和第三nmos管62的漏極均用于輸出時鐘信號，第三pmos管61的源極與電路電壓源連接，第三nmos管62的源極接地。

利用上述結(jié)構(gòu)，當(dāng)接收到信號疊加單元20輸出的輸出時鐘信號處于高電平狀態(tài)時，第三nmos管62導(dǎo)通并輸出低電平信號，并且該低電平信號電壓值等于為0，相反，則第三pmos管61導(dǎo)通并輸出高電平信號，并且該高電平信號電壓值等于電路電壓源的電壓值，進(jìn)而實(shí)現(xiàn)了對信號疊加單元20輸出信號的放大作用。

另外，為防止信號疊加單元20對信號的放大增益不夠，導(dǎo)致偏置信號生成單元30中的第一pmos管412和第一nmos管413開關(guān)不完全，會產(chǎn)生較大的直流點(diǎn)誤差,影響占空比準(zhǔn)確度；同時，為防止信號疊加單元20的單級增益過大，與其上一級的元件驅(qū)動能力比例不合理,增加整個校正電路功耗的問題，本發(fā)明實(shí)施例中信號疊加單元20采用多級放大緩沖輸出的方式。

如圖3所示，本發(fā)明實(shí)施例中，信號疊加單元20包括信號疊加子單元21和信號放大子單元22，并且出于負(fù)載均衡和降低功耗的考慮，輸出隔離單元60的輸入端連接在信號疊加子單元21的輸出端，偏置信號生成單元30的輸入端連接在信號放大子單元22的輸出端。

具體的，信號疊加子單元21的輸入端分別與直流隔離單元10和偏置信號生成單元30的輸出端連接，用于接收來自偏置信號生成單元30的直流偏置信號和直流隔離單元10的交流時鐘信號，將該交流時鐘信號和直流偏置信號進(jìn)行疊加和放大處理，得到第一輸出時鐘信號；信號放大子單元22的輸入端與信號疊加子單元21的輸出端連接，用于接收第一輸出時鐘信號，對第一輸出時鐘信號進(jìn)行放大處理，得到第二輸出時鐘信號；偏置信號生成單元30的輸入端與信號放大子單元22的輸出端連接，用于接收第二輸出時鐘信號，根據(jù)第二輸出時鐘信號的占空比生成直流偏置信號；輸出隔離單元60，用于接收信號疊加子單元21輸出的第一輸出時鐘信號，對第一輸出時鐘信號進(jìn)行放大處理，得到最終的輸出時鐘信號。

進(jìn)一步的，為了減小電路的靜態(tài)功耗，本實(shí)施例中信號疊加子單元21和信號放大子單元22均采用cmos反向放大器實(shí)現(xiàn)其信號疊加和放大功能，同時，考慮到偏置信號生成單元30對信號的極性要求，本發(fā)明實(shí)施例中，信號疊加子單元21和信號放大子單元22均包括兩個依次連接的cmos反向放大器。

以信號疊加子單元21中的第一級cmos反向放大器為例，對其電路結(jié)構(gòu)進(jìn)行說明，該cmos反向放大器包括第四pmos管311和第四nmos管312。

其中，第四pmos管311的柵極和第四nmos管312的柵極均用于與直流隔離單元10的輸出端連接，當(dāng)然，如果該cmos反向放大器不是第一級放大時，則上述兩個柵極便與其上一級cmos反向放大器的輸出端連接；第四pmos管311的漏極和第四nmos管312的漏極均與下一級cmos反向放大器的柵極連接，當(dāng)然，如果該方向放大器為其信號放大子單元中最后一級放大時，則上述兩個漏極便與偏置信號生成單元30(當(dāng)其處于信號疊加子單元21中時)或輸出隔離單元60(當(dāng)其處于信號放大子單元22中時)的輸入端連接；第四pmos管311的源極與電路電壓源連接，第四nmos管312的源極接地。

另外，本發(fā)明實(shí)施例中的信號疊加單元并不限于上述cmos反向放大器，還可以采用其它結(jié)構(gòu)，例如三極管。

如圖7所示，為本發(fā)明實(shí)施例二提供的輸出恒定占空比信號的電路中偏置信號生成單元的結(jié)構(gòu)示意圖，本發(fā)明實(shí)施例中的偏置信號生成單元30利用偏置電阻和偏置電容來為信號疊加單元來提供直流偏置信號，具體包括充電控制子單元41、偏置電容42、低通濾波子單元43和偏置電阻44。

其中，充電控制子單元41，被設(shè)置為接收信號疊加單元20的輸出時鐘信號，當(dāng)該輸出時鐘信號處于第一預(yù)設(shè)電平狀態(tài)時，則為偏置電容42充電，當(dāng)輸出時鐘信號處于第二預(yù)設(shè)電平狀態(tài)時，則為偏置電容42放電，并且充電電流和放電電流大小相等。由于本發(fā)明實(shí)施例中采用負(fù)反饋的方式為信號疊加單元提供直流偏置信號，所以，定義第一預(yù)設(shè)電平狀態(tài)為低電平狀態(tài)，第二預(yù)設(shè)電平狀態(tài)為高電平狀態(tài)。

低通濾波子單元43與偏置電容42并聯(lián)，用于對偏置電容輸出的直流電壓信號vdc進(jìn)行濾波，得到濾波后直流電壓信號；偏置電阻44的一端與低通濾波子單元的輸出端46連接、另一端與信號疊加單元20的輸入端連接，用于根據(jù)濾波后直流電壓信號生成直流偏置信號。

具體的，本發(fā)明實(shí)施例中充電控制子單元41采用電荷泵的方式實(shí)現(xiàn)其信號檢測與充電功能，具體包括充電電流源411、第一pmos管412、放電電流源414和第一nmos管413；低通濾波子單元43也采用功耗較小且占用芯片面積較小的rc低通濾波器實(shí)現(xiàn)其濾波功能讓，具體包括第二濾波電阻431和第二濾波電容432。

上述元件的具體連接關(guān)系為：第一pmos管412的柵極和第一nmos管413的柵極均與信號疊加單元20的輸出端連接，第一pmos管412的漏極和第一nmos管413的漏極均與偏置電容42的一端連接；充電電流源411的一端與電路電壓源連接、另一端與第一pmos管412的源極連接，放電電源414的一端與第一nmos管44的源極連接、另一端接地，并且充電電流源411和放電電流源43的工作電流大小相等。

第二濾波電阻431的一端用于與偏置電容42中連接有第一nmos管413漏極的一端連接，第二濾波電阻431的另一端分別與偏置電阻44的一端和第二濾波電容432的一端連接，第二濾波電容432的另一端接地。

利用上述電路結(jié)構(gòu)，當(dāng)信號疊加單元20輸出的信號為低電平時，第一pmos管412導(dǎo)通，充電電流源411對偏置電容42進(jìn)行充電，相反，當(dāng)信號疊加單元20輸出的信號為高電平時，第一nmos管413導(dǎo)通，放電電源414對偏置電容42進(jìn)行放電。由于偏置電容42為儲值電容，并且充電電流源411和放電電流源43的工作電流大小相等，所以，如果信號疊加單元20輸出信號的占空比大于50％，則在一個信號周期內(nèi)，對偏置電容42的放電時間大于充電時間，導(dǎo)致偏置電容42上的電壓vdc開始降低；相反，如果信號疊加單元20輸出信號的占空比小于50％，則對偏置電容42的充電時間大于放電時間，相應(yīng)的，偏置電容42上的電壓vdc開始上升。

由第二濾波電阻431和第二濾波電容432組成的低通濾波網(wǎng)絡(luò)對偏置電容42輸出的直流電壓vdc進(jìn)行濾波，去除vdc中的紋波，濾波后的vdc值通過偏置電阻46對去直流后的交流時鐘信號提供偏置。

具體的，當(dāng)偏置電容42上的電壓vdc降低(對應(yīng)信號疊加單元20輸出信號的占空比小于50％)時，通過偏置電阻46傳遞到信號疊加單元20的直流偏置信號對應(yīng)的直流電壓也會降低，即直流點(diǎn)會降低，進(jìn)而會使下一周期信號疊加單元20輸出信號的占空比降低；當(dāng)偏置電容42上的電壓vdc升高(對應(yīng)信號疊加單元20輸出信號的占空比大于50％)時，通過偏置電阻46傳遞到信號疊加單元20的直流偏置信號對應(yīng)的直流電壓也會升高，即直流點(diǎn)會升高，進(jìn)而會使下一周期信號疊加單元20輸出信號的占空比升高。這樣，通過上述連續(xù)多個周期對信號占空比偏差的校正，便可實(shí)現(xiàn)50％占空比信號的輸出。

當(dāng)然，本發(fā)明實(shí)施例中的充電控制子單元41并不限于上述結(jié)構(gòu)，例如，還可以使用偏置拷貝環(huán)路(replicabiasloop)，來減少充電電流源411和放電電流源414的失配，來提高偏置信號生成單元30輸出的直流偏置信號的準(zhǔn)確性。

利用上述實(shí)施例二提供的校正電路，圖8為本發(fā)明實(shí)施例提供的輸出恒定占空比信號的電路的第一信號時序圖。如圖8所示，為外部時鐘源生成的外部時鐘信號clk_in的占空比小于50％時，由信號疊加單元20生成的輸出時鐘信號clk_out占空比的變化過程。

在初始點(diǎn)附近，輸出時鐘信號clk_out和外部時鐘信號的占空比相近，都小于50％，如t1周期所示。在t1周期內(nèi)，在偏置信號生成單元30中，對偏置電容42的充電時間小于放電時間，即vdc在t1周期內(nèi)的上升階段的時間小于下降階段的時間，且上升時間和下降時間內(nèi)兩者的斜率相同，從而在t1周期內(nèi)vdc的直流值會比上一周期的直流值低，即直流偏置信號對應(yīng)的直流電壓降低，這一變化會在t2周期最終會反應(yīng)在信號疊加單元20輸出時鐘信號clk_out的占空比上，從圖8中可以看到輸出信號的占空比已經(jīng)開始向50％的方向逼近(即t2周期的低電平時間減少)，從t2-t9周期，輸出信號的占空比不斷逼近50％并在t10周期完成校準(zhǔn)過程。

并且，從圖8中可以看到，在校準(zhǔn)完成后，vdc由于對偏置電容42的充電和放電會有一個升高和下降的過程，由于充電放電的時間相等，從而在一個周期內(nèi)其vdc不變，此時輸出信號clk_out穩(wěn)定在50％的占空比不再變化。

圖9為本發(fā)明實(shí)施例提供的輸出恒定占空比信號的電路的第二信號時序圖。如圖9所示，為外部時鐘源生成的外部時鐘信號clk_in的占空比大于50％時，由信號疊加單元20生成的輸出時鐘信號clk_out占空比的變化過程。

在初始點(diǎn)附近，輸出時鐘信號clk_out和外部時鐘信號的占空比相近，都大于50％，如t1周期所示。與圖8的校準(zhǔn)過程類似，在t2周期，由于t1周期中vdc的下降時間小于上升時間，從而導(dǎo)致vdc上升，該vdc到信號疊加單元20以后，t2周期的高電平時間開始減小，占空比向50％的方向開始逼近。到t10周期vdc的直流值不再變化，校準(zhǔn)過程完成，輸出信號clk_out信號的占空比穩(wěn)定在50％。

利用上述實(shí)施例提供的校正電路，本發(fā)明實(shí)施例還提供了一種時鐘信號生成裝置，該裝置包括上述實(shí)施例提供的輸出恒定占空比信號的電路，還包括時鐘信號源，該時鐘信號源的輸出端與校正電路輸入端連接，其中，本實(shí)施例中的時鐘信號源可以為用于產(chǎn)生時鐘信號的振蕩器、倍頻電路等元件。

為了描述的方便，描述以上裝置時以功能分為各種單元分別描述。當(dāng)然，在實(shí)施本發(fā)明時可以把各單元的功能在同一個或多個軟件和/或硬件中實(shí)現(xiàn)。

本說明書中的各個實(shí)施例均采用遞進(jìn)的方式描述，各個實(shí)施例之間相同相似的部分互相參見即可，每個實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處。尤其，對于裝置或系統(tǒng)實(shí)施例而言，由于其基本相似于方法實(shí)施例，所以描述得比較簡單，相關(guān)之處參見方法實(shí)施例的部分說明即可。以上所描述的裝置及系統(tǒng)實(shí)施例僅僅是示意性的，其中作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個地方，或者也可以分布到多個網(wǎng)絡(luò)單元上?？梢愿鶕?jù)實(shí)際的需要選擇其中的部分或者全部模塊來實(shí)現(xiàn)本實(shí)施例方案的目的。本領(lǐng)域普通技術(shù)人員在不付出創(chuàng)造性勞動的情況下，即可以理解并實(shí)施。

以上僅是本發(fā)明的具體實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。