本實(shí)用新型屬于頻率合成器技術(shù)領(lǐng)域，特別涉及一種超短波跳頻電臺的頻率合成器，適用于寬頻段、換頻速率快，低雜散、低相噪要求下的通信設(shè)備。

背景技術(shù)：

近年來無線通信技術(shù)呈爆炸式增長，作為核心部件的頻率合成器，人們對它的性能指標(biāo)提出了越來越高的要求；目前成熟的頻率合成器輸出頻率一般為幾十兆赫茲，遠(yuǎn)遠(yuǎn)不能滿足國際寬帶幾百兆赫茲通信的需求。

技術(shù)實(shí)現(xiàn)要素：

針對上述現(xiàn)有技術(shù)存在的不足，本實(shí)用新型的目的在于提出一種超短波跳頻電臺用頻率合成器，該種超短波跳頻電臺用頻率合成器能夠控制兩個相同的鎖相環(huán)電路輪流完成頻率鎖定，即進(jìn)行“乒乓操作”，擴(kuò)寬頻段、降低換頻時間。

為實(shí)現(xiàn)上述技術(shù)目的，本實(shí)用新型采用如下技術(shù)方案予以實(shí)現(xiàn)。

一種超短波跳頻電臺的頻率合成器，包括：晶體振蕩器、第一鎖相環(huán)模塊、第二鎖相環(huán)模塊、處理器、第一環(huán)路濾波器、第二環(huán)路濾波器、第一壓控振蕩器、第二壓控振蕩器、數(shù)字反相器、第一射頻開關(guān)、第二射頻開關(guān)、第三射頻開關(guān)、第四射頻開關(guān)和第五射頻開關(guān)；

所述晶體振蕩器的時鐘輸出端分別電連接第一鎖相環(huán)模塊的時鐘輸入端、處理器的時鐘輸入端和第二鎖相環(huán)模塊的時鐘輸入端；所述處理器的時鐘輸出端、使能輸出端和數(shù)據(jù)輸出端分別電連接第一鎖相環(huán)模塊的時鐘輸入端、使能輸入端和數(shù)據(jù)輸入端，同時對應(yīng)并聯(lián)電連接第二鎖相環(huán)模塊的時鐘輸入端、使能輸入端和數(shù)據(jù)輸入端；第一鎖相環(huán)模塊的電流輸出端電連接第一環(huán)路濾波器的電流輸入端，所述第一環(huán)路濾波器的電壓輸出端電連接第一壓控振蕩器的電壓輸入端，所述第一壓控振蕩器的頻率輸出端電連接第一射頻開關(guān)的頻率輸入端，所述第一射頻開關(guān)的頻率輸出端電連接第二射頻開關(guān)的頻率輸入端，所述第二射頻開關(guān)的頻率輸出端電連接第五射頻開關(guān)的頻率輸入端；

所述第二鎖相環(huán)模塊的電流輸出端電連接第二環(huán)路濾波器的電流輸入端，所述第二環(huán)路濾波器的電壓輸出端電連接第二壓控振蕩器的電壓輸入端，所述第二壓控振蕩器的頻率輸出端電連接第三射頻開關(guān)的頻率輸入端，所述第三射頻開關(guān)的頻率輸出端電連接第四射頻開關(guān)的頻率輸入端，所述第四射頻開關(guān)的頻率輸出端電連接第五射頻開關(guān)的頻率輸入端；

所述處理器的對應(yīng)控制輸出端分別電連接數(shù)字反相器的控制輸入端、第一射頻開關(guān)的控制輸入端、第二射頻開關(guān)的控制輸入端、第五射頻開關(guān)的控制輸入端，所述數(shù)字反相器的控制輸出端分別電連接第三射頻開關(guān)的控制輸入端、第四射頻開關(guān)的控制輸入端、第五射頻開關(guān)的控制輸入端；

所述晶體振蕩器用于向第一鎖相環(huán)模塊、第二鎖相環(huán)發(fā)送芯片基準(zhǔn)頻率，所述基準(zhǔn)頻率與第五射頻開關(guān)的最終輸出頻率存在設(shè)定的比例關(guān)系，同時所述晶體振蕩器向處理器實(shí)時發(fā)送工作時鐘使處理器正常工作；

所述處理器用于接收晶體振蕩器發(fā)送過來的工作時鐘并正常工作，同時根據(jù)事先設(shè)定的最終輸出的頻率范圍產(chǎn)生控制第一射頻開關(guān)的第一控制信號、第二射頻開關(guān)的第二控制信號和第五射頻開關(guān)的第五控制信號；所述第一控制信號、第二控制信號、第五控制信號分別為高電平信號或低電平信號；并將所述第一控制信號、第二控制信號、第五控制信號發(fā)送至數(shù)字反相器；將所述第五控制信號發(fā)送至第五射頻開關(guān)；處理器還用于根據(jù)設(shè)定的最終頻率輸出范圍分別對應(yīng)得到數(shù)據(jù)信號、使能信號和時鐘信號，并將所述數(shù)據(jù)信號、使能信號和時鐘信號分別發(fā)送至第一鎖相環(huán)模塊和第二鎖相環(huán)模塊；

所述第一鎖相環(huán)模塊分別用于接收處理器發(fā)送過來的時鐘信號、數(shù)據(jù)信號和使能信號，時鐘信號、使能信號和數(shù)據(jù)信號分別按照第一鎖相環(huán)模塊的時序圖發(fā)送；當(dāng)接收到使能信號時，第一鎖相環(huán)模塊將數(shù)據(jù)信號寫入第一鎖相環(huán)模塊中，第一鎖相環(huán)模塊正常工作，并輸出第一鎖相環(huán)模塊正常工作后的第一電流信號，并分別發(fā)送至第一環(huán)路濾波器；

所述第二鎖相環(huán)模塊分別用于接收處理器發(fā)送過來的時鐘信號、數(shù)據(jù)信號、使能信號，時鐘信號、使能信號和數(shù)據(jù)信號分別按照第二鎖相環(huán)模塊的時序圖發(fā)送；當(dāng)接收到使能信號時，第二鎖相環(huán)模塊將數(shù)據(jù)信號寫入第二鎖相環(huán)模塊中，第二鎖相環(huán)模塊正常工作，并輸出第二鎖相環(huán)模塊正常工作后的第二電流信號，并發(fā)送至第二環(huán)路濾波器。

所述第一環(huán)路濾波器、第二環(huán)路濾波器分別為三階無源低通濾波器，所述第一環(huán)路濾波器用于對第一鎖相環(huán)發(fā)送過來的第一電流信號進(jìn)行低通濾波，濾掉高頻部分以及噪聲干擾后得到第一電壓信號；第二環(huán)路濾波器用于對第二鎖相環(huán)發(fā)送過來的第二電流信號進(jìn)行低通濾波，濾掉高頻部分以及噪聲干擾后得到第二電壓信號，并分別將第一電壓信號發(fā)送至第一壓控振蕩器，將第二電壓信號發(fā)送至第二壓控振蕩器；

所述第一壓控振蕩器用于接收第一環(huán)路濾波器發(fā)送過來的第一電壓信號，受該第一電壓信號控制產(chǎn)生與所述第一電壓信號對應(yīng)的頻率，記為第一輸出頻率并發(fā)送至第一射頻開關(guān)；所述的第二壓控振蕩器用于接收第二環(huán)路濾波器發(fā)送過來的第二電壓信號，受該第二電壓信號控制產(chǎn)生與所述第二電壓信號對應(yīng)的頻率，記為第二輸出頻率并發(fā)送至第三射頻開關(guān)；

所述第一射頻開關(guān)分別用于接收第一壓控振蕩器發(fā)送過來的第一輸出頻率，以及接收處理器發(fā)送過來的第一控制信號，若所述第一控制信號為高電平信號時，第一射頻開關(guān)閉合，將所述第一輸出頻率發(fā)送至第二射頻開關(guān)；若所述第一控制信號為低電平信號時，斷開第一射頻開關(guān)，禁止第一輸出頻率發(fā)送至第二射頻開關(guān)；

所述第二射頻開關(guān)分別用于接收第一射頻開關(guān)發(fā)送過來的第一輸出頻率，以及接收處理器發(fā)送過來的第二控制信號，若所述第二控制信號為高電平信號時，第二射頻開關(guān)閉合，將所述第一輸出頻率發(fā)送至第五射頻開關(guān)；若第二控制信號為低電平信號時，斷開第二射頻開關(guān)，禁止第一輸出頻率發(fā)送至第五射頻開關(guān)；

所述數(shù)字反相器用于接收處理器發(fā)送過來的第一控制信號、第二控制信號、第五控制信號，并將第一控制信號、第二控制信號、第五控制信號分別取反，分別得到取反后的第一控制信號、取反后的第二控制信號、取后的第五控制信號，并分別記為第三控制信號、第四控制信號和第五反控制信號，然后分別將第三控制信號送給第三射頻開關(guān)，將第四控制信號送給第四射頻開關(guān)，將第五反控制信號送給第五射頻開關(guān)；

所述第三射頻開關(guān)分別用于接收第二壓控振蕩器發(fā)送過來的第二輸出頻率，以及數(shù)字反相器發(fā)送過來的第三控制信號，若所述第三控制信號為高電平信號時，第三射頻開關(guān)閉合，將所述第二輸出頻率發(fā)送至第四射頻開關(guān)；若第三控制信號為低電平信號時，斷開第三射頻開關(guān)，禁止第二輸出頻率發(fā)送至第四射頻開關(guān)；

所述第四射頻開關(guān)分別用于接收第三射頻開關(guān)發(fā)送過來的第二輸出頻率，以及接收數(shù)字反相器發(fā)送過來的第四控制信號，若所述第四控制信號為高電平信號，第四射頻開關(guān)閉合，將所述第二輸出頻率發(fā)送至第五射頻開關(guān)；若所述第四控制信號為低電平信號，斷開第四射頻開關(guān)，禁止所述第二輸出頻率發(fā)送至第五射頻開關(guān)；

所述第五射頻開分別用于接收第二射頻開關(guān)發(fā)送過來的第一輸出頻率、第四射頻開關(guān)發(fā)送過來的第二輸出頻率、處理器發(fā)送過來的第五控制信號，以及數(shù)字反相器發(fā)送過來的第五反控制信號，若所述第五控制信號為高電平信號，則第五反控制信號為低電平信號，此時第五射頻開關(guān)閉合，允許第一輸出頻率輸出，即所述第一輸出頻率為最終的輸出頻率；若第五控制信號為低電平信號，則第五反控制信號為高電平信號，此時第五射頻開關(guān)閉合，允許第二輸出頻率輸出，即所述第一輸出頻率為最終的輸出頻率。

本實(shí)用新型的特點(diǎn)和進(jìn)一步改進(jìn)在于：

所述晶體振蕩器選用可調(diào)溫度補(bǔ)償?shù)木w振蕩器。

所述第一鎖相環(huán)模塊和第二鎖相環(huán)模塊分別為小數(shù)分頻頻率合成器。

所述處理器為現(xiàn)場可編程門陣列FPGA。

所述第一環(huán)路濾波器、第二環(huán)路濾波器分別為三階無源低通濾波器。

所述第一射頻開關(guān)、第二射頻開關(guān)、第三射頻開關(guān)、第四射頻開關(guān)分別為單路射頻開關(guān)芯片，所述第五射頻開關(guān)為雙路射頻開關(guān)芯片。

本實(shí)用新型的有益效果：本實(shí)用新型的一種超短波跳頻電臺的頻率合成器能夠擴(kuò)大輸出頻率的范圍，降低頻率鎖定時間，更能夠適用于快速跳頻通信系統(tǒng)，同時能夠廣泛應(yīng)用于背負(fù)式超短波跳頻電臺、車載式超短波跳頻電臺等領(lǐng)域。

附圖說明

下面結(jié)合附圖和具體實(shí)施方式對本實(shí)用新型作進(jìn)一步詳細(xì)說明。

圖1為本實(shí)用新型實(shí)施例的一種超短波跳頻電臺的頻率合成器的結(jié)構(gòu)示意圖；

圖2a為本實(shí)用新型的一種超短波跳頻電臺的頻率合成器的最終頻率由第一頻率合成器電路輸出的結(jié)構(gòu)示意圖；

圖2b為本實(shí)用新型的一種超短波跳頻電臺的頻率合成器的最終頻率由第二頻率合成器電路輸出的結(jié)構(gòu)示意圖。

具體實(shí)施方式

參照圖1，為本實(shí)用新型實(shí)施例的一種超短波跳頻電臺的頻率合成器的結(jié)構(gòu)示意圖；所述超短波跳頻電臺的頻率合成器，包括：晶體振蕩器、第一鎖相環(huán)模塊、第二鎖相環(huán)模塊、FPGA、第一環(huán)路濾波器、第二環(huán)路濾波器、第一壓控振蕩器、第二壓控振蕩器、數(shù)字反相器、第一射頻開關(guān)、第二射頻開關(guān)、第三射頻開關(guān)、第四射頻開關(guān)和第五射頻開關(guān)。

其中，所述第一鎖相環(huán)模塊、第一環(huán)路濾波器、第一壓控振蕩器、第一射頻開關(guān)和第二射頻開關(guān)組成第一頻率合成器；其中，所述第二鎖相環(huán)模塊、第二環(huán)路濾波器、第二壓控振蕩器、第三射頻開關(guān)和第四射頻開關(guān)組成第二頻率合成器；其中，第一射頻開關(guān)和第二射頻開關(guān)決定第一頻率合成器的輸出，第三射頻開關(guān)和第四射頻開關(guān)決定第二頻率合成器的輸出；所述第五射頻開關(guān)的最終頻率輸出為第一頻率合成器的輸出或第二頻率合成器的輸出。

所述晶體振蕩器的時鐘輸出端通訊電連接第一鎖相環(huán)模塊的時鐘輸入端、FPGA的時鐘輸入端和第二鎖相環(huán)模塊的時鐘輸入端；所述FPGA的時鐘輸出端、使能輸出端和數(shù)據(jù)輸出端分別電連接第一鎖相環(huán)模塊的時鐘輸入端、使能輸入端和數(shù)據(jù)輸入端，以及分別電連接第二鎖相環(huán)模塊的時鐘輸入端、使能輸入端和數(shù)據(jù)輸入端；第一鎖相環(huán)模塊的電流輸出端電連接第一環(huán)路濾波器的電流輸入端，所述第一環(huán)路濾波器的電壓輸出端電連接第一壓控振蕩器的電壓輸入端，所述第一壓控振蕩器的頻率輸出端電連接第一射頻開關(guān)的頻率輸入端，所述第一射頻開關(guān)的頻率輸出端電連接第二射頻開關(guān)的頻率輸入端，所述第二射頻開關(guān)的頻率輸出端電連接第五射頻開關(guān)的頻率輸入端。

所述第二鎖相環(huán)模塊的電流輸出端電連接第二環(huán)路濾波器的電流輸入端，所述第二環(huán)路濾波器的電壓輸出端電連接第二壓控振蕩器的電壓輸入端，所述第二壓控振蕩器的頻率輸出端電連接第三射頻開關(guān)的頻率輸入端，所述第三射頻開關(guān)的頻率輸出端電連接第四射頻開關(guān)的頻率輸入端，所述第四射頻開關(guān)的頻率輸出端電連接第五射頻開關(guān)的頻率輸入端。

所述FPGA的控制輸出端分別電連接數(shù)字反相器的控制輸入端、第一射頻開關(guān)的控制輸入端、第二射頻開關(guān)的控制輸入端、第五射頻開關(guān)的控制輸入端，所述數(shù)字反相器的控制輸出端分別電連接第三射頻開關(guān)的控制輸入端、第四射頻開關(guān)的控制輸入端、第五射頻開關(guān)的控制輸入端。

所述晶體振蕩器選用可調(diào)溫度補(bǔ)償?shù)木w振蕩器，對于所述頻率合成器，晶體振蕩器的選擇是非常重要的，晶體振蕩器決定了本實(shí)用新型的一種超短波跳頻電臺的頻率合成器的相噪指標(biāo)和本實(shí)用新型的一種超短波跳頻電臺的頻率合成器的穩(wěn)定性；晶體振蕩器用于向第一鎖相環(huán)模塊、第二鎖相環(huán)模塊發(fā)送基準(zhǔn)頻率，所述基準(zhǔn)頻率與第五射頻開關(guān)的最終輸出頻率存在設(shè)定的比例關(guān)系，同時晶體振蕩器向FPGA實(shí)時發(fā)送工作時鐘使FPGA正常工作。

所述FPGA用于接收晶體振蕩器發(fā)送的工作時鐘并正常工作，并根據(jù)事先設(shè)定的最終頻率輸出范圍產(chǎn)生控制第一射頻開關(guān)的第一控制信號、第二射頻開關(guān)的第二控制信號和第五射頻開關(guān)的第五控制信號；所述第一控制信號、第二控制信號、第五控制信號分別為高電平信號或低電平信號；并將所述第一控制信號、第二控制信號、第五控制信號發(fā)送至數(shù)字反相器；將所述第五控制信號發(fā)送至第五射頻開關(guān)。

所述FPGA還用于根據(jù)設(shè)定的最終頻率輸出范圍分別對應(yīng)得到數(shù)據(jù)信號、使能信號和時鐘信號，并將所述數(shù)據(jù)信號、使能信號和時鐘信號分別發(fā)送至第一鎖相環(huán)模塊和第二鎖相環(huán)模塊。

所述第一鎖相環(huán)模塊和第二鎖相環(huán)模塊分別為小數(shù)N分頻頻率合成器，有助于減小本實(shí)用新型所述頻率合成器的體積，降低相位噪聲；小數(shù)N分頻頻率合成器既能夠降低本實(shí)用新型所述頻率合成器的相位噪聲，還能夠改善本實(shí)用新型所述頻率合成器的鎖定時間；利用兩個小數(shù)N分頻頻率合成器實(shí)現(xiàn)“乒乓”操作既能夠擴(kuò)寬頻段，也能夠降低換頻時間，滿足高速跳頻寬帶通信的需求。

所述第一鎖相環(huán)模塊、第一壓控振蕩器和(VCO)和第一環(huán)路濾波器之間的連接，為第一完整的鎖相環(huán)電路(PLL)；所述第二鎖相環(huán)模塊、第二壓控振蕩器和(VCO)和第二環(huán)路濾波器之間的連接，為第二完整的鎖相環(huán)電路；所述第一完整的鎖相環(huán)電路和第二完整的鎖相環(huán)電路分別能夠完整實(shí)現(xiàn)鎖相功能，并且采用第一鎖相環(huán)模塊和第二鎖相環(huán)模塊有助于減小本實(shí)用新型所述頻率合成器的體積。

所述第一鎖相環(huán)模塊分別用于接收FPGA發(fā)送過來的時鐘信號、數(shù)據(jù)信號和使能信號，時鐘信號、使能信號和數(shù)據(jù)信號分別按照第一鎖相環(huán)模塊的時序圖發(fā)送；當(dāng)接收到使能信號時，第一鎖相環(huán)模塊將數(shù)據(jù)信號寫入第一鎖相環(huán)模塊中，完成第一鎖相環(huán)模塊內(nèi)部參數(shù)的配置，進(jìn)而第一鎖相環(huán)模塊正常工作，并輸出第一鎖相環(huán)模塊正常工作后的第一電流信號，并分別發(fā)送至第一環(huán)路濾波器。

所述第二鎖相環(huán)模塊分別用于接收FPGA發(fā)送過來的時鐘信號、數(shù)據(jù)信號、使能信號，時鐘信號、使能信號和數(shù)據(jù)信號分別按照第二鎖相環(huán)模塊的時序圖發(fā)送；當(dāng)接收到使能信號時，第二鎖相環(huán)模塊將數(shù)據(jù)信號寫入第二鎖相環(huán)模塊中，完成第二鎖相環(huán)模塊內(nèi)部參數(shù)的配置，進(jìn)而第二鎖相環(huán)模塊正常工作，并輸出第二鎖相環(huán)模塊正常工作后的第二電流信號，并發(fā)送至第二環(huán)路濾波器。

所述第一環(huán)路濾波器、第二環(huán)路濾波器分別為三階無源低通濾波器，第一環(huán)路濾波器用于對第一鎖相環(huán)發(fā)送過來的第一電流信號進(jìn)行低通濾波，濾掉高頻部分以及噪聲干擾后得到第一電壓信號；第二環(huán)路濾波器用于對第二鎖相環(huán)發(fā)送過來的第二電流信號進(jìn)行低通濾波，濾掉高頻部分以及噪聲干擾后得到第二電壓信號，并分別將第一電壓信號發(fā)送至第一壓控振蕩器，將第二電壓信號發(fā)送至第二壓控振蕩器。

所述第一壓控振蕩器用于接收第一環(huán)路濾波器發(fā)送過來的第一電壓信號，受該第一電壓信號控制產(chǎn)生與所述第一電壓信號對應(yīng)的頻率，記為第一輸出頻率并發(fā)送至第一射頻開關(guān)；所述的第二壓控振蕩器用于接收第二環(huán)路濾波器發(fā)送過來的第二電壓信號，受該第二電壓信號控制產(chǎn)生與所述第二電壓信號對應(yīng)的頻率，記為第二輸出頻率并發(fā)送至第三射頻開關(guān)；其中第一壓控振蕩器和第二壓控振蕩器為同種型號的壓控振蕩器(VCO)，其中所述第一壓控振蕩器和第二壓控振蕩器為同種型號的壓控振蕩器，且第一壓控振蕩器的輸出頻率對應(yīng)的控制電壓與第一鎖相環(huán)模塊內(nèi)電荷泵工作電壓一半之差的絕對值不超過2V，第二壓控振蕩器的輸出頻率對應(yīng)的控制電壓與第二鎖相環(huán)模塊內(nèi)電荷泵工作電壓一半之差的絕對值不超過2V。

所述第一射頻開關(guān)分別用于接收第一壓控振蕩器發(fā)送過來的第一輸出頻率，以及接收FPGA發(fā)送過來的第一控制信號，若所述第一控制信號為高電平信號時，第一射頻開關(guān)閉合，將所述第一輸出頻率發(fā)送至第二射頻開關(guān)；若所述第一控制信號為低電平信號時，斷開第一射頻開關(guān)，禁止第一輸出頻率發(fā)送至第二射頻開關(guān)。

所述第二射頻開關(guān)分別用于接收第一射頻開關(guān)發(fā)送過來的第一輸出頻率，以及接收FPGA發(fā)送過來的第二控制信號，若所述第二控制信號為高電平信號時，第二射頻開關(guān)閉合，將所述第一輸出頻率發(fā)送至第五射頻開關(guān)；若第二控制信號為低電平信號時，斷開第二射頻開關(guān)，禁止第一輸出頻率發(fā)送至第五射頻開關(guān)。

所述數(shù)字反相器用于接收FPGA發(fā)送過來的第一控制信號、第二控制信號、第五控制信號，并將第一控制信號、第二控制信號、第五控制信號分別取反，分別得到取反后的第一控制信號、取反后的第二控制信號、取后的第五控制信號，并分別記為第三控制信號、第四控制信號和第五反控制信號，然后分別將第三控制信號送給第三射頻開關(guān)，將第四控制信號送給第四射頻開關(guān)，將第五反控制信號送給第五射頻開關(guān)。

所述第三射頻開關(guān)分別用于接收第二壓控振蕩器發(fā)送過來的第二輸出頻率，以及數(shù)字反相器發(fā)送過來的第三控制信號，若所述第三控制信號為高電平信號時，第三射頻開關(guān)閉合，將所述第二輸出頻率發(fā)送至第四射頻開關(guān)；若第三控制信號為低電平信號時，斷開第三射頻開關(guān)，禁止第二輸出頻率發(fā)送至第四射頻開關(guān)。

所述第四射頻開關(guān)分別用于接收第三射頻開關(guān)發(fā)送過來的第二輸出頻率，以及接收數(shù)字反相器發(fā)送過來的第四控制信號，若所述第四控制信號為高電平信號，第四射頻開關(guān)閉合，將所述第二輸出頻率發(fā)送至第五射頻開關(guān)；若所述第四控制信號為低電平信號，斷開第四射頻開關(guān)，禁止所述第二輸出頻率發(fā)送至第五射頻開關(guān)。

所述第五射頻開分別用于接收第二射頻開關(guān)發(fā)送過來的第一輸出頻率、第四射頻開關(guān)發(fā)送過來的第二輸出頻率、FPGA發(fā)送過來的第五控制信號，以及數(shù)字反相器發(fā)送過來的第五反控制信號，若所述第五控制信號為高電平信號，則第五反控制信號為低電平信號，此時第五射頻開關(guān)閉合，允許第一輸出頻率輸出，即所述第一輸出頻率為最終的輸出頻率RFout；若第五控制信號為低電平信號，則第五反控制信號為高電平信號，此時第五射頻開關(guān)閉合，允許第二輸出頻率輸出，即所述第一輸出頻率為最終的輸出頻率RFout。

本實(shí)用新型的一種超短波跳頻電臺的頻率合成器包括所述第一射頻開關(guān)、第二射頻開關(guān)、第三射頻開關(guān)、第四射頻開關(guān)和第五射頻開關(guān)；其中，第一射頻開關(guān)、第二射頻開關(guān)、第三射頻開關(guān)、第四射頻開關(guān)分別為單路射頻開關(guān)芯片，第五射頻開關(guān)為雙路射頻開關(guān)芯片，分別記為第五射頻開關(guān)的第一開關(guān)和第五射頻開關(guān)的第二路開關(guān)，用來判斷本實(shí)用新型的一種超短波跳頻電臺的頻率合成器的最終頻率是由第一頻率合成器電路輸出還是第二頻率合成器電路輸出，具體實(shí)現(xiàn)過程為：

參照圖2a，當(dāng)FPGA發(fā)送過來的第一控制信號、第二控制信號、第五控制信號分別為高電平信號時，F(xiàn)PGA控制第一頻率合成器輸出頻率的第一射頻開關(guān)、第二射頻開關(guān)和第五射頻開關(guān)的第一路開關(guān)各自的控制端分別為高電平信號，閉合第一射頻開關(guān)、第二射頻開關(guān)和第五射頻開關(guān)的第一路開關(guān)，并將第一輸出頻率作為第一頻率合成器的輸出頻率進(jìn)行輸出，而控制第二頻率合成器電路輸出頻率的第三射頻開關(guān)、第四射頻開關(guān)和第五射頻開關(guān)的第二路開關(guān)各自的控制端分別為低電平，分別斷開第三射頻開關(guān)、第四射頻開關(guān)和第五射頻開關(guān)的第二路開關(guān)，禁止將第一輸出頻率作為第二頻率合成器的輸出頻率進(jìn)行輸出，從而使得本實(shí)用新型的一種超短波跳頻電臺的頻率合成器的輸出頻率由第一頻率合成器產(chǎn)生并輸出；其中，第五射頻開關(guān)的第一路開關(guān)對應(yīng)第五反控制信號，第五射頻開關(guān)的第一路開關(guān)對應(yīng)第五控制信號；data為數(shù)據(jù)信號，clk為時鐘信號，le為使能信號。

參照圖2b，當(dāng)FPGA發(fā)送過來的第一控制信號、第二控制信號、第五控制信號分別為低電平信號時，F(xiàn)PGA控制第一頻率合成器電路輸出頻率的第一射頻開關(guān)、第二射頻開關(guān)和第五射頻開關(guān)的第一路開關(guān)各自的控制端為低電平信號，并分別斷開第一頻率合成器的第一射頻開關(guān)、第二射頻開關(guān)和第五射頻開關(guān)，而控制第二頻率合成器輸出頻率的第三射頻開關(guān)、第四射頻開關(guān)和第五射頻開關(guān)的第二路開關(guān)各自的控制端為高電平信號，允許第二頻率經(jīng)由第二頻率合成器的第三射頻開關(guān)、第四射頻開關(guān)和第五射頻開關(guān)進(jìn)行輸出，從而使本實(shí)用新型的一種超短波跳頻電臺的頻率合成器的輸出頻率由第二頻率合成器產(chǎn)生并輸出；其中，data為數(shù)據(jù)信號，clk為時鐘信號，le為使能信號。

第五射頻開關(guān)的射頻輸出(RFOUT)即為本實(shí)用新型的一種超短波跳頻電臺的頻率合成器的最終輸出頻率；其中，第一射頻開關(guān)、第二射頻開關(guān)、第三射頻開關(guān)、第四射頻開關(guān)和第五射頻開關(guān)分別具有較強(qiáng)的隔離度，第一頻率合成器電路和第二頻率合成器電路分別采用兩個射頻開關(guān)就是為了增大第一頻率合成器電路和第二頻率合成器電路之間產(chǎn)生頻率的隔離，減輕第一頻率合成器電路和第二頻率合成器電路之間的射頻串?dāng)_。

本實(shí)用新型的一種超短波跳頻電臺的頻率合成器還包括電源電路，所述電源電路為晶體振蕩器、FPGA、第一鎖相環(huán)和第二鎖相環(huán)鎖相的正常工作分別提供工作電壓。

顯然，本領(lǐng)域的技術(shù)人員可以對本實(shí)用新型進(jìn)行各種改動和變型而不脫離本實(shí)用新型的精神和范圍。這樣，倘若本實(shí)用新型的這些修改和變型屬于本實(shí)用新型權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本實(shí)用新型也意圖包含這些改動和變型在內(nèi)。