本實(shí)用新型涉及放大電路領(lǐng)域，尤其是一種高速差分放大電路。

背景技術(shù)：

CMOS 器件：指的是采用互補(bǔ)金屬氧化物半導(dǎo)體工藝 (Complementary Metal Oxide Semiconductor) 制造出來的平面型場三端器件，可用來做開關(guān)或放大等。包括P型MOS管和N型MOS管，所以被稱為互補(bǔ)金屬氧化物半導(dǎo)體工藝。也有單獨(dú)的P型金屬氧化物半導(dǎo)體工藝和N型金屬氧化物半導(dǎo)體工藝，現(xiàn)在用的比較少。通常包括柵極 (Gate) ，源極 (Source) 和漏極 (Drain) 三個(gè)端口。柵極一般起控制作用。

放大電路，是指對輸入信號進(jìn)行電壓或者電流或者功率放大的電路，而且該放大增益可在一定范圍內(nèi)調(diào)節(jié)。一般芯片內(nèi)部電壓放大的比較多，在某個(gè)特定頻率下，輸出的信號范圍和輸入信號的比值稱為增益。隨著輸入信號的增加，一般放大器的放大能力受到寄生電容等的影響下降。當(dāng)輸入信號的增益降低到低頻增益的0.707或者降低3dB時(shí)，該頻率稱為該放大器的帶寬。帶寬越高，該放大器能放大信號的頻率范圍越高。差分電路指輸入信號是差分信號，一邊信號變大，另外一邊信號變小，反之亦然。差分電路的輸出可以是單端也可以是雙端差分。

一般的增益可調(diào)節(jié)放大電路如圖1所示，一個(gè)可變電阻Rs接在兩個(gè)NMOS管M1和M2的源極中間，起到負(fù)反饋的作用；使得增益可近似為MOS管漏極和源極之間的電阻的比；這種電路的線性度比較好，增益是兩個(gè)電阻的比值，比較穩(wěn)定，不隨工藝角變化，輸出負(fù)載決定了該放大電路的帶寬，因此該放大電路不適合應(yīng)用于高速電路，實(shí)用性低，適用范圍窄。

技術(shù)實(shí)現(xiàn)要素：

為了解決上述技術(shù)問題，本實(shí)用新型的目的是提供一種放大性能穩(wěn)定的高速差分放大電路。

本實(shí)用新型所采用的技術(shù)方案是：一種高速差分放大電路，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一電容、第二電容、第一電流源和第二電流源，所述第一NMOS管和第二NMOS管的柵極分別為高速差分放大電路的第一差分輸入端和第二差分輸入端，所述第一NMOS管的源極、第二NMOS管的源極分別通過第一電流源、第二電流源接地，所述第一NMOS管的漏極、第二NMOS管的漏極分別與第三NMOS管的源極、第四NMOS管的源極連接，所述第三NMOS管的柵極、第四NMOS管的柵極分別通過第一電阻、第二電阻連接電源，所述第三NMOS管的漏極、第四NMOS管的漏極分別連接電源，所述第一電容連接在第三NMOS管的柵極和源極之間，所述第二電容連接在第四NMOS管的柵極和源極之間，所述第一NMOS管的漏極和第二NMOS管的漏極分別為高速差分放大電路的第一差分輸出端和第二差分輸出端。

進(jìn)一步地，所述高速差分放大電路還包括第三電阻，所述第一NMOS管的源極與第三電阻的一端連接，所述第三電阻的另一端與第二NMOS管的源極連接。

進(jìn)一步地，所述高速差分放大電路還包括第三電容，所述第三電容與第三電阻并聯(lián)。

本實(shí)用新型的有益效果是：本實(shí)用新型高速差分放大電路通過第一NMOS管和第二NMOS管組成的差分輸入對管、第三NMOS管和第四NMOS管組成的差分輸出負(fù)載，結(jié)合第一電容和第二電容實(shí)現(xiàn)差分信號放大，不僅電路結(jié)構(gòu)簡單，而且放大性能良好，適用于高速電路，實(shí)用性強(qiáng)，適用范圍廣。

附圖說明

下面結(jié)合附圖對本實(shí)用新型的具體實(shí)施方式作進(jìn)一步說明：

圖1是現(xiàn)有技術(shù)的電路圖；

圖2是本實(shí)用新型高速差分放大電路實(shí)施例一的電路圖；

圖3是本實(shí)用新型高速差分放大電路實(shí)際使用時(shí)的電路圖；

圖4是本實(shí)用新型高速差分放大電路實(shí)施例二的電路圖；

圖5是本實(shí)用新型高速差分放大電路實(shí)施例三的電路圖。

具體實(shí)施方式

需要說明的是，在不沖突的情況下，本申請中的實(shí)施例及實(shí)施例中的特征可以相互組合。

實(shí)施例一

一種高速差分放大電路，參考圖2，圖2是本實(shí)用新型一種高速差分放大電路實(shí)施例一的電路圖，具體地，高速差分放大電路包括第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第一電容C1、第二電容C2、第一電流源IW1和第二電流源IW2，第一NMOS管M1和第二NMOS管M2的柵極分別為高速差分放大電路的第一差分輸入端INP和第二差分輸入端INN，第一NMOS管M1的源極、第二NMOS管M2的源極分別通過第一電流源IW1、第二電流源IW2接地，第一NMOS管M1的漏極、第二NMOS管M2的漏極分別與第三NMOS管M3的源極、第四NMOS管M4的源極連接，第三NMOS管M3的柵極、第四NMOS管M4的柵極分別通過第一電阻R1、第二電阻R2連接電源VAA，第三NMOS管M3的漏極、第四NMOS管M4的漏極分別連接電源VAA，第一電容C1連接在第三NMOS管M3的柵極和源極之間，第二電容C2連接在第四NMOS管M4的柵極和源極之間，第一NMOS管M1的漏極和第二NMOS管M2的漏極分別為高速差分放大電路的第一差分輸出端OUTN和第二差分輸出端OUTP。

第一NMOS管M1和第二NMOS管M2是差分輸入對管，將輸入的差分電壓信號轉(zhuǎn)換成差分電流，第三NMOS管M3和第四NMOS管M4是差分輸出負(fù)載，將電流信號轉(zhuǎn)換成電壓信號。本實(shí)用新型的高速差分放大電路不僅結(jié)構(gòu)簡單，實(shí)現(xiàn)成本低，而且適用于高速電路，具體地，如下說明：

參考圖3，圖3是本實(shí)用新型一種高速差分放大電路實(shí)際使用時(shí)的電路圖，高速差分放大電路連接負(fù)載時(shí)，如圖3所示，負(fù)載電容Cload1和Cload2分別連接在第一差分輸出端OUTN與地之間、第二差分輸出端OUTP與地之間。在低頻的時(shí)候，第一電容C1的阻抗極大，第三NMOS管M3的電壓由第一電阻R1接到電源VAA上，因此第三NMOS管M3形成一個(gè)二極管連接的MOS管，其柵極和漏極的電壓由第三NMOS管M3的管子尺寸和流過其電流決定。由于第三NMOS管M3的柵極直流電壓是電源電壓，因此第三NMOS管M3的漏極直流電壓或者輸出的直流電壓自動確定，因此高速差分放大電路的輸出不需要額外的共模反饋電路提供穩(wěn)定的共模電壓，電路結(jié)構(gòu)簡單且成本較低。低頻增益為gm1/gm3，其中，gm1、gm3分別為第一NMOS管M1和第三NMOS管M3的跨導(dǎo)。在高頻的時(shí)候，第一電容C1的阻抗變小，其將一部分輸出信號反饋到第三NMOS管M3的柵極，保證第三NMOS管M3的柵極和源極之間保證一定的固定壓降，使得第三NMOS管M3的輸出電流基本保持穩(wěn)定，第一NMOS管M1的信號電流大部分流入負(fù)載，從而保證了高頻的時(shí)候的信號增益，高頻增益為gm1/Cload1，其中，gm1為第一NMOS管M1的跨導(dǎo)，Cload1為負(fù)載電容Cload1的電容值，因此，本實(shí)用新型的差分放大電路可以應(yīng)用于高速電路，不僅放大性能穩(wěn)定，而且實(shí)用性良好。

實(shí)施例二

實(shí)施例二作為實(shí)施例一的技術(shù)方案的進(jìn)一步改進(jìn)，參考圖4，圖4是本實(shí)用新型一種高速差分放大電路實(shí)施例二的電路圖，高速差分放大電路還包括第三電阻R3，第一NMOS管M1的源極與第三電阻R3的一端連接，第三電阻R3的另一端與第二NMOS管M2的源極連接。輸入信號經(jīng)過第三電阻R3負(fù)反饋之后，變得比較線性，從第一NMOS管M1和第二NMOS管M2流出的信號電流主要是經(jīng)過負(fù)反饋處理后的電流，在第一NMOS管M1和第二NMOS管M2偏置電流大的情況下，信號電流大致等于輸入電壓除以第三電阻R3的電阻值。與實(shí)施例一相同，高速差分放大電路連接負(fù)載時(shí)，如圖3所示，負(fù)載電容Cload1和Cload2分別連接在第一差分輸出端OUTN與地之間、第二差分輸出端OUTP與地之間。

實(shí)施例三

實(shí)施例三作為實(shí)施例二的技術(shù)方案的進(jìn)一步改進(jìn)，參考圖5，圖5是本實(shí)用新型一種高速差分放大電路實(shí)施例三的電路圖，高速差分放大電路還包括第三電容C3，第三電容C3與第三電阻R3并聯(lián)。輸入信號經(jīng)過第三電阻R3并聯(lián)第三電容C3的負(fù)反饋之后，變得比較線性，從第一NMOS管M1和第二NMOS管M2流出的信號電流主要是經(jīng)過負(fù)反饋處理后的電流，在第一NMOS管M1和第二NMOS管M2偏置電流大的情況下，信號電流大致等于輸入電壓除以第三電阻R3并聯(lián)第三電容C3后的電阻值。這樣負(fù)反饋在高頻的時(shí)候變?nèi)?，信號增益變大，有益于提升信號在高頻時(shí)候的增益。與實(shí)施例一相同，高速差分放大電路連接負(fù)載時(shí)，如圖3所示，負(fù)載電容Cload1和Cload2分別連接在第一差分輸出端OUTN與地之間、第二差分輸出端OUTP與地之間。

本實(shí)用新型一種高速差分放大電路通過第一NMOS管M1和第二NMOS管M2組成的差分輸入對管、第三NMOS管M3和第四NMOS管M4組成的差分輸出負(fù)載，結(jié)合第一電容C1和第二電容C2實(shí)現(xiàn)差分信號放大，不僅電路結(jié)構(gòu)簡單，而且放大性能良好，適用于高速電路，實(shí)用性強(qiáng)，適用范圍廣。

以上是對本實(shí)用新型的較佳實(shí)施進(jìn)行了具體說明，但本實(shí)用新型創(chuàng)造并不限于所述實(shí)施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本實(shí)用新型精神的前提下還可做出種種的等同變形或替換，這些等同的變形或替換均包含在本申請權(quán)利要求所限定的范圍內(nèi)。