本發(fā)明涉及一種電壓準(zhǔn)位移位電路，尤其涉及一種電壓準(zhǔn)位移位電路。

背景技術(shù)：

對(duì)于不同電源工作環(huán)境下的集成電路，其邏輯數(shù)值的判斷并不相同。以使用0v～5v的系統(tǒng)電源電壓范圍的集成電路來說，其于判斷邏輯數(shù)值時(shí)，當(dāng)信號(hào)電壓準(zhǔn)位為0v，則判斷邏輯數(shù)值為0；當(dāng)信號(hào)電壓準(zhǔn)位為5v，則判斷邏輯數(shù)值為1。再以應(yīng)用于電源管理的模擬集成電路所使用0v至60v系統(tǒng)電源電壓范圍為例，其于判斷邏輯數(shù)值時(shí)，當(dāng)信號(hào)電壓準(zhǔn)位為0v，則判斷邏輯數(shù)值為0；當(dāng)信號(hào)電壓準(zhǔn)位為60v，則判斷邏輯數(shù)值為1。當(dāng)此兩者集成電路合并使用，如圖8所示，其間必須串接有一電壓準(zhǔn)位移位電路52，以將前級(jí)電路50所輸出其系統(tǒng)電源電壓范圍中的輸出信號(hào)的電壓準(zhǔn)位，移位至下級(jí)電路51所使用系統(tǒng)電源電壓范圍的電壓準(zhǔn)位，才能讓下級(jí)電路51正確地判斷出相同的邏輯數(shù)值。

詳言之，當(dāng)使用較低壓系統(tǒng)電源的集成電路作為上級(jí)電路50且輸出一電壓準(zhǔn)位為5v的輸出信號(hào)(邏輯數(shù)值為1)至使用較高壓系統(tǒng)電源的下級(jí)電路51時(shí)，先由該電壓準(zhǔn)位移位電路將其電壓準(zhǔn)位移位至60v，如此該較高壓集成電路即可判斷為相同邏輯數(shù)值1。請(qǐng)參閱圖9所示，為一種既有電壓準(zhǔn)位移位電路52，其包含有一第一及第二上功率開關(guān)m1、m2、一第一及第二下功率開關(guān)m3、m4及一反向器inv。該第一及第二上功率開關(guān)m1、m2源極連接至下級(jí)電路51使用的工作電壓的高準(zhǔn)位電壓端(60v)，其漏極則分別連接至對(duì)應(yīng)第一及第二下功率開關(guān)m3、m4的漏極，而其柵極則分別連接至第二及第一下功率開關(guān)m4、m3的漏極；又該第一及第二下功率開關(guān)m3、m4源極則連接至該工作電壓的低準(zhǔn)位電壓端(0v)；其中該第二上及下功率開關(guān)m2、m4連接節(jié)點(diǎn)node1為該電壓準(zhǔn)位移位電路52的輸出端vout。該反向器inv連接至較低壓系統(tǒng)電源，以接收其輸出的電壓信號(hào)(0v或5v)，其輸入端vin與該第一下功率開關(guān)m3的柵極連接，而輸出端vout則與該第二下功率開關(guān)m4的柵極連接。

當(dāng)較低壓集成電路輸出的電壓信號(hào)準(zhǔn)位為5v(為該較低壓集成電路的邏輯數(shù)值1)，則該第一下功率開關(guān)m3導(dǎo)通，但第二下功率開關(guān)m4不導(dǎo)通；因?yàn)樵摰谝幌鹿β书_關(guān)m3導(dǎo)通，故使得該第二上功率開關(guān)m2導(dǎo)通，令輸出端vout所輸出的信號(hào)電壓準(zhǔn)位為60v(為該高壓集成電路的邏輯數(shù)值1)；又當(dāng)較低壓集成電路輸出的電壓信號(hào)準(zhǔn)位為0v(為該較低壓集成電路的邏輯數(shù)值0)，則該第一下功率開關(guān)m3不導(dǎo)通，但第二下功率開關(guān)導(dǎo)通m4；因?yàn)樵摰诙鹿β书_關(guān)m4導(dǎo)通，故使得輸出端vout所輸出信號(hào)的電壓準(zhǔn)位為0v(為該高壓集成電路的邏輯數(shù)值1)；如此，該電壓準(zhǔn)位移位電路52確實(shí)可將使用較低壓系統(tǒng)電源的上級(jí)電路50所輸出的電壓信號(hào)準(zhǔn)位0v、5v移位至使用較高壓系統(tǒng)的電壓范圍0v、60v，如圖8所示。

由于前揭電壓準(zhǔn)位移位電路52連接至該高壓系統(tǒng)電源，其第一及第二上功率開關(guān)m1、m2與第一及第二下功率開關(guān)m3、m4必須使用高耐受電壓的功率晶體管，才能正常使用于較高壓系統(tǒng)電源的電壓范圍(0v至60v)。然而，高耐受電壓的功率晶體管不僅需要大集成電路的布局面積，其半導(dǎo)體工藝成本高，并非最佳的選擇。

前揭電壓準(zhǔn)位移位電路52是使用于共地的前、后級(jí)電路50、51之間，即較低壓集成電路的邏輯數(shù)值0的電壓準(zhǔn)位，與高壓集成電路的邏輯數(shù)值1的電壓準(zhǔn)相同。尚有另一種全電壓的電壓準(zhǔn)位移位的應(yīng)用，如圖10所示，即下級(jí)電路使用全工作電壓范圍(如-20v至40v)，即其邏輯數(shù)值1的電壓準(zhǔn)位為40v，而邏輯數(shù)值0的電壓準(zhǔn)位為-20v；因此，必須使用二組圖9所示的電壓準(zhǔn)位移位電路51才能符合全電壓準(zhǔn)位移位的應(yīng)用，如此一來必須增加一倍的高耐受電壓的功率晶體管，不論制作成本或布局面積均會(huì)面臨挑戰(zhàn)。

因此，中國臺(tái)灣公告第號(hào)twi458260號(hào)發(fā)明專利揭露一種電壓準(zhǔn)位移位電路60，是用以進(jìn)行全電壓的電壓準(zhǔn)位移位；如圖10所示，其包含有一輸出級(jí)64、一輸入級(jí)61及一箝位模塊；其中該輸出級(jí)64包含有一第一及第二功率晶體管ma、mb，該第一功率晶體管ma連接至高輸準(zhǔn)位(+40v)的電壓源，第二功率晶體管mb則耦接至低輸出準(zhǔn)位(-20v)的電壓源；該輸入級(jí)61依據(jù)輸入信號(hào)in選擇地由第一或第二功率晶體管q1、q2產(chǎn)生輸出信號(hào)，箝位模塊中的第一箝位單元62用以將第一功率晶體管ma的柵極的操作電壓v1箝位于高輸出準(zhǔn)位vh與第一箝位電壓之間，其第二箝位單元63用以將第二功率晶體管q2的柵極的操作電壓v2箝位于低輸出準(zhǔn)位與第二箝位電壓之間。

請(qǐng)配合參閱圖11所示，該輸入級(jí)61的輸入信號(hào)in的電壓準(zhǔn)位為低電壓準(zhǔn)位范圍(0至5v)，當(dāng)輸入信號(hào)in的電壓準(zhǔn)位為5v(前級(jí)較低壓集成電路的邏輯數(shù)位1)，該輸入級(jí)61的第一切換晶體管q1導(dǎo)通，將第一箝位單元62的升壓晶體管mup連接至低電壓準(zhǔn)位范圍中的低電壓準(zhǔn)位端vss，該升壓晶體管mup會(huì)使第一功率晶體管ma的柵極的電壓提升并箝位于35v，由于配合使用5v柵極電壓的第一功率晶體管ma，此時(shí)該第一功率晶體管ma即導(dǎo)通，使該電壓準(zhǔn)位移位電路60的輸出端out通過導(dǎo)通的第一功率晶體管ma連接至全電壓準(zhǔn)位范圍中的高電壓準(zhǔn)位端(40v)，故輸出端的輸出信號(hào)的電壓準(zhǔn)位為40v。

當(dāng)輸入信號(hào)in的電壓準(zhǔn)位為0v(前級(jí)較低壓集成電路的邏輯數(shù)位0)，則換該輸入級(jí)61的第二切換晶體管q2導(dǎo)通，將第二箝位單元63的降壓晶體管mdown連接至全電壓準(zhǔn)位范圍中的高電壓準(zhǔn)位端(+40v)，該降壓晶體管mdown會(huì)使第二功率晶體管mb柵極的電壓降低并箝位于-15v，由于配合使用5v柵極電壓的第二功率晶體管mb，此時(shí)該第二功率晶體管mb即導(dǎo)通，使該電壓準(zhǔn)位移位電路60的輸出端out通過導(dǎo)通的第二功率晶體管mb連接至全電壓準(zhǔn)位范圍中的低電壓準(zhǔn)位端(-20v)，故輸出端out的輸出信號(hào)的電壓準(zhǔn)位為-20v。因此，此一發(fā)明專利所揭露的電壓準(zhǔn)位移位電路60中，該輸入級(jí)61的第一及第二切換晶體管q1、q2、升壓及降壓晶體管mup、mdown及輸出級(jí)的第一及第二功率晶體ma、mb為高耐受電壓的功率晶體管，相較使用二組如圖9所示的電壓準(zhǔn)位移位電路60需要八顆高耐受電壓的功率晶體管，可減少工藝成本，且布局面積也可相對(duì)減縮。

由上述說明可知，此一發(fā)明專利藉由第一及第二箝位單元來減少功率晶體管的使用，該發(fā)明專利為確保箝住電壓在一定準(zhǔn)位上，各該第一及第二箝位單元仍需使用高耐受電壓的升壓晶體管及降壓晶體管。隨著集成電路的元件密度愈高，已不利于布局面積過大的元件使用，對(duì)于常見于集成電路的電壓準(zhǔn)位移位電路來說，也面臨同樣的挑戰(zhàn)，必須進(jìn)一步加以改善之。

技術(shù)實(shí)現(xiàn)要素：

有鑒于前揭現(xiàn)有電壓準(zhǔn)位移位電路的技術(shù)缺陷，本發(fā)明主要目的在于提供一種電壓準(zhǔn)位移位電路。

欲達(dá)上述目的所使用的主要技術(shù)手段是令該電壓準(zhǔn)位移位電路包含有：

一電壓箝位單元，耦接至一第一系統(tǒng)電源的一第一準(zhǔn)位電壓，該電壓箝位單元系操作于該第一系統(tǒng)電源的該第一準(zhǔn)位電壓與一第二準(zhǔn)位電壓之間的電壓范圍內(nèi)；

一限流電路，耦接至該第一系統(tǒng)電源的一第三準(zhǔn)位電壓；其中該第二準(zhǔn)位電壓落在該第一至第三準(zhǔn)位電壓的電壓范圍內(nèi)；以及

一單一功率開關(guān)晶體管，耦接于該電壓箝位單元及該限流電路之間，其與該電壓箝位單元的一串接節(jié)點(diǎn)為一輸出端；其中該單一功率開關(guān)晶體管的柵極為一輸入端，以接收一第二系統(tǒng)電源的一第五及第六準(zhǔn)位電壓，其漏源極電壓匹配于該第一系統(tǒng)電源的第一至第三準(zhǔn)位電壓的電壓范圍；又該第一系統(tǒng)電源的第一至第三準(zhǔn)位電壓的電壓范圍大于該第二系統(tǒng)電源的第五至第六準(zhǔn)位電壓的電壓范圍；

上述單一功率開關(guān)晶體管是依據(jù)所接收的第二系統(tǒng)電源的該第五或第六準(zhǔn)位電壓呈導(dǎo)通或不導(dǎo)通狀態(tài)；其中：

當(dāng)單一功率開關(guān)晶體管不導(dǎo)通時(shí)，該輸出端的電壓調(diào)整至該第一系統(tǒng)電源的第一準(zhǔn)位電壓；

當(dāng)單一功率開關(guān)晶體管導(dǎo)通時(shí)，該限流電路限制該單一功率開關(guān)晶體管的導(dǎo)通電流不超過一電流上限值，同時(shí)該輸出端的電壓自該第一系統(tǒng)電源的第一準(zhǔn)位電壓調(diào)整至該第一系統(tǒng)電源的第二準(zhǔn)位電壓。

由上述說明可知，本發(fā)明的電壓準(zhǔn)位移位電路主要藉由限流電路在單一功率開關(guān)晶體管導(dǎo)通時(shí)，限制該單一功率開關(guān)晶體管的導(dǎo)通電流不超過一電流上限值，使得該電壓箝位單元不必設(shè)置另一個(gè)高耐受功率晶體管即可箝住其電壓準(zhǔn)位；因此，本發(fā)明的電壓準(zhǔn)位移位電路僅使用單一功率開關(guān)晶體管，即可將輸入信號(hào)的電壓準(zhǔn)位移位至符合高壓集成電路使用的電壓范圍，相較既有電壓準(zhǔn)位移位電路于集成電路實(shí)現(xiàn)時(shí)，布局面積可有效地縮小，降低制作成本。

欲達(dá)上述目的所使用的主要技術(shù)手段是令另一全電壓的電壓準(zhǔn)位移位電路包含有：

一上電壓準(zhǔn)位移位單元，包含有：

一第一電壓箝位單元，耦接至一第一系統(tǒng)電源的一最高準(zhǔn)位電壓，該第一電壓箝位單元操作于該第一系統(tǒng)電源的該最高準(zhǔn)位電壓與一第一低準(zhǔn)位電壓之間的電壓范圍內(nèi)；

一第一限流電路，耦接至該第一系統(tǒng)電源的一第二低準(zhǔn)位電壓；其中該第一低準(zhǔn)位電壓高于該第二低準(zhǔn)位電壓；及

一第一單一功率開關(guān)晶體管，耦接于該第一電壓箝位單元及該第一限流電路之間，其與該第一電壓箝位單元的一串接節(jié)點(diǎn)為一第一輸出端；該第一單一功率開關(guān)晶體管的漏源極電壓匹配于該第一系統(tǒng)電源的最高準(zhǔn)位電壓至第二低準(zhǔn)位電壓的電壓范圍；又該第一系統(tǒng)電源的該最高準(zhǔn)位電壓至該第二低準(zhǔn)位電壓的電壓范圍大于一第二系統(tǒng)電源的該最高準(zhǔn)位電壓至該最低準(zhǔn)位電壓的電壓范圍；

一下電壓準(zhǔn)位移位單元，包含有：

一第二電壓箝位單元，耦接至一第一系統(tǒng)電源的一最低準(zhǔn)位電壓，該第二電壓箝位單元操作于該第一系統(tǒng)電源的該最低準(zhǔn)位電壓與一第一高準(zhǔn)位電壓之間的電壓范圍內(nèi)；

一第二限流電路，耦接至該第一系統(tǒng)電源的一第二高準(zhǔn)位電壓；其中該第一高準(zhǔn)位電壓低于該第二高準(zhǔn)位電壓；及

一第二單一功率開關(guān)晶體管，耦接于該第二電壓箝位單元及該第二限流電路之間，其與該第二電壓箝位單元的一串接節(jié)點(diǎn)為一第二輸出端；其中該第一及第二單一功率開關(guān)晶體管的柵極相互連接作為一輸入端，以接收該第二系統(tǒng)電源的該最高及最低準(zhǔn)位電壓，該第二單一功率開關(guān)晶體管的漏源極電壓匹配于該第一系統(tǒng)電源的最低準(zhǔn)位電壓至第二高準(zhǔn)位電壓的電壓范圍；又該第一系統(tǒng)電源的該最低準(zhǔn)位電壓至該第二高準(zhǔn)位電壓的電壓范圍大于該第二系統(tǒng)電源的該最高準(zhǔn)位電壓至該最低準(zhǔn)位電壓的電壓范圍；以及

一反向器，包含有：

一上功率晶體管，其柵極連接至該上電壓準(zhǔn)位移位單元的第一輸出端，其源極連接至該第一系統(tǒng)電源的最高準(zhǔn)位電壓；以及

一下功率晶體管，其柵極連接至該下電壓準(zhǔn)位移位單元的第二輸出端，其漏極連接至該上功率晶體管的漏極作為一輸出端，其源極連接至該第一系統(tǒng)電源的最低準(zhǔn)位電壓；

上述第一及第二單一功率開關(guān)晶體管依據(jù)所接收的第二系統(tǒng)電源的該最高或最低準(zhǔn)位電壓交替呈導(dǎo)通或不導(dǎo)通狀態(tài)；其中：

當(dāng)?shù)谝粏我还β书_關(guān)晶體管不導(dǎo)通而第二單一功率開關(guān)晶體管導(dǎo)通時(shí)，該下電壓準(zhǔn)位移位單元的輸出端控制該下功率晶體管導(dǎo)通，該反向器的該輸出端的電壓為該第一系統(tǒng)電源的最低準(zhǔn)位電壓；其中該第二限流電路限制該第二單一功率開關(guān)晶體管的導(dǎo)通電流不超過一第二電流上限值；

當(dāng)?shù)谝粏我还β书_關(guān)晶體管導(dǎo)通而第二單一功率開關(guān)晶體管不導(dǎo)通時(shí)，該上電壓準(zhǔn)位移位單元的輸出端控制該上功率晶體管導(dǎo)通，該反向器的輸出端電壓為該第一系統(tǒng)電源的最高準(zhǔn)位電壓；其中該第一限流電路限制該第一單一功率開關(guān)晶體管的導(dǎo)通電流不超過一第一電流上限值。

由上述說明可知，本發(fā)明全電壓的電壓準(zhǔn)位移位電路主要包含有上及下電壓準(zhǔn)位移位單元與該反向器，其中各該上及下電壓準(zhǔn)位移位單元可依據(jù)落在較低電壓范圍的高、低準(zhǔn)位的輸入信號(hào)，控制該反向器輸出落在較高電壓范圍的高、低準(zhǔn)位的同相輸出信號(hào)，以符合全電壓的電壓準(zhǔn)位移位的應(yīng)用，而本發(fā)明僅使用二顆功率開關(guān)晶體管，相較既有全電壓的電壓準(zhǔn)位移位電路，同樣具有較小的布局面積，減低制作成本。

以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)描述，但不作為對(duì)本發(fā)明的限定。

附圖說明

圖1：本發(fā)明電壓準(zhǔn)位移位電路的第一較佳實(shí)施例的方框圖；

圖2a：圖1應(yīng)用于正電壓范圍的一個(gè)較佳實(shí)施例的電路圖；

圖2b：圖1應(yīng)用于負(fù)電壓范圍的一個(gè)較佳實(shí)施例的電路圖；

圖3a：圖2a的輸入電壓及輸出電壓的波形圖；

圖3b：圖2b的輸入電壓及輸出電壓的波形圖；

圖4：圖1應(yīng)用于正電壓范圍的另一個(gè)較佳實(shí)施例的電路圖；

圖5：本發(fā)明電壓準(zhǔn)位移位電路的第二較佳實(shí)施例的方框圖；

圖6：圖5的一個(gè)較佳實(shí)施例的電路圖；

圖7：圖6輸入電壓及輸出電壓的波形圖；

圖8：既有一電壓準(zhǔn)位移位電路串接于一前、后級(jí)電路之間的方框圖；

圖9：圖8電壓準(zhǔn)位移位電路的電路圖；

圖10：中國臺(tái)灣公告第號(hào)twi458260號(hào)發(fā)明專利的第2圖；

圖11：圖10輸入電壓及輸出電壓波形圖。

其中，附圖標(biāo)記

10、10’電壓準(zhǔn)位移位電路10a上電壓準(zhǔn)位移位電路

10b下電壓準(zhǔn)位移位電路11、11’電壓箝位單元

111電阻性元件112限壓單元

12、12’功率開關(guān)晶體管12a第一功率開關(guān)晶體管

12b第二功率開關(guān)晶體管13、13’限流電路

20電壓準(zhǔn)位移位電路21反向器

211上功率晶體管212下功率晶體管

50前級(jí)電路51后級(jí)電路

52電壓準(zhǔn)位移位電路60電壓準(zhǔn)位移位電路

61輸入級(jí)62第一箝位單元

63第二箝位單元64輸出級(jí)

具體實(shí)施方式

本發(fā)明提出一種可節(jié)省集成電路的布局面積的電壓準(zhǔn)位移位電路的改良，以下謹(jǐn)以多個(gè)實(shí)施例加以說明。

首先請(qǐng)參閱圖1所示，為本發(fā)明電壓準(zhǔn)位移位電路10主要包含有一電壓箝位單元11、一單一功率開關(guān)晶體管12及一限流電路13。該電壓箝位單元11耦接至一第一系統(tǒng)電源的一第一準(zhǔn)位電壓vddh/vssl，該電壓箝位單元11操作于該第一系統(tǒng)電源的該第一準(zhǔn)位電壓vddh/vssl與一第二準(zhǔn)位電壓vssh/vddl之間的電壓范圍內(nèi)；該限流電路13耦接至該第一系統(tǒng)電源的一第三準(zhǔn)位電壓，而該單一功率開關(guān)晶體管，耦接于該電壓箝位單元及該限流電路之間；其中該第二準(zhǔn)位電壓vssh/vddl落在該第一至第三準(zhǔn)位電壓vddh/vssl、vss/vdd的電壓范圍內(nèi)。

上述電壓箝位單元11包含有一限壓電路112及一電阻性元件111，該電阻元件111連接于該第一系統(tǒng)電源的該第一準(zhǔn)位電壓vddh/vssl與該開關(guān)暨限流單元12之間，而該限壓電路112串接于該第一系統(tǒng)電源的該第一、第二準(zhǔn)位電壓vddh/vssl、vssh/vddl及該開關(guān)暨限流單元12之間。

上述單一功率開關(guān)晶體管12的柵極為一輸入端vin，以接收一第二系統(tǒng)電源的一第五或第六準(zhǔn)位電壓vdd、vss，其漏極連接至該電壓箝位單元11，且此一連接節(jié)點(diǎn)為一輸出端vout。該單一功率開關(guān)晶體管12的漏源極電壓系匹配于該第一系統(tǒng)電源的的第一至第三準(zhǔn)位電壓vddh/vssl、vss/vdd的電壓范圍，而該第一系統(tǒng)電源的第一至第三準(zhǔn)位電壓vddh/vssl、vss/vdd的電壓范圍大于該第二系統(tǒng)電源的第五至第六準(zhǔn)位電壓vdd、vss的電壓范圍。

上述限流電路13則串接在該單一功率開關(guān)晶體管12的源極與該第一系統(tǒng)電源的第三準(zhǔn)位電壓vss/vdd之間；較佳者，該第一系統(tǒng)電源的該第三準(zhǔn)位電壓vss/vdd可等于該第二系統(tǒng)電源的該第六準(zhǔn)位電壓vss、vdd，但不以此為限。

上述單一功率開關(guān)晶體管12依據(jù)所接收的第二系統(tǒng)電源的該最高準(zhǔn)位電壓vdd或最低準(zhǔn)位電壓vss而呈導(dǎo)通或不導(dǎo)通狀態(tài)；當(dāng)該單一功率開關(guān)晶體管12不導(dǎo)通時(shí)，該輸出端vout的電壓調(diào)整至該第一系統(tǒng)電源的第一準(zhǔn)位電壓vddh/vssl；當(dāng)該單一功率開關(guān)晶體管12導(dǎo)通時(shí)，該限流電路13限制該單一功率開關(guān)晶體管12的導(dǎo)通電流不超過一電流上限值，同時(shí)該輸出端vout的電壓自該第一系統(tǒng)電源的第一準(zhǔn)位電壓vddh/vssl調(diào)整至該第一系統(tǒng)電源的第二準(zhǔn)位電壓vssh/vddl。

上述電壓準(zhǔn)位移位電路10可應(yīng)用于正電壓范圍的第一及第二系統(tǒng)電源，如圖2a所示，即該第一系統(tǒng)電源的第一準(zhǔn)位電壓為第一系統(tǒng)電源的最高準(zhǔn)位電壓vddh、該第二準(zhǔn)位電壓為一第一低準(zhǔn)位電壓vssh及該第三準(zhǔn)位電壓為一第二低準(zhǔn)位電壓；其中該第二低準(zhǔn)位電壓低于該第一低準(zhǔn)位電壓vssh。該第二系統(tǒng)電源的第五準(zhǔn)位電壓為該第二系統(tǒng)電源的最高準(zhǔn)位電壓vdd，而該第六準(zhǔn)位電壓為該第二系統(tǒng)電源的的最低準(zhǔn)位電壓vss。其中該第二系統(tǒng)電源的最高準(zhǔn)位電壓vdd系低于該第一系統(tǒng)電源的該最高準(zhǔn)位電壓vddh；在本實(shí)施例中，較佳地可令該第二低準(zhǔn)位電壓與該第二系統(tǒng)電源的最低準(zhǔn)位電壓相同，故該第二低準(zhǔn)位電壓與該第二系統(tǒng)電源的最低準(zhǔn)位電壓標(biāo)示為相同的標(biāo)號(hào)vss；因此，于本實(shí)施例中該第一系統(tǒng)電源的電壓范圍為vddh～vss，該第二系統(tǒng)電源的電壓范圍為vdd～vss。

再同時(shí)參閱圖2a及圖3a所示，在此一正電壓范圍的應(yīng)用中，當(dāng)該輸入端vin接收該第二系統(tǒng)電源的最低準(zhǔn)位電壓(如0v)的輸入信號(hào)，該單一功率開關(guān)晶體管12不導(dǎo)通，此時(shí)該電壓箝位單元11調(diào)整該輸出端vout電壓為該第一系統(tǒng)電源的該最高準(zhǔn)位電壓vddh。當(dāng)該輸入端vin接收該第二系統(tǒng)電源的最高準(zhǔn)位電壓(如5v)的輸入信號(hào)，該單一功率開關(guān)晶體管12導(dǎo)通，此時(shí)該電壓箝位單元11調(diào)整該輸出端vou的電壓會(huì)通過該單一功率開關(guān)晶體管12調(diào)整至該第一系統(tǒng)電源的該第一低準(zhǔn)位電壓vssh。因此，該輸出端vout即依據(jù)輸入端vin所接收該第二系統(tǒng)電源的最高、最低準(zhǔn)位電壓vdd、vss的輸入信號(hào)，輸出該第一系統(tǒng)電源的第一低、最高準(zhǔn)位電壓vssh、vddh的輸出信號(hào)。

同理，如圖2b所示，本發(fā)明電壓準(zhǔn)位移位電路10’可應(yīng)用于負(fù)電壓范圍的第一及第二系統(tǒng)電源，即該第一系統(tǒng)電源的第一準(zhǔn)位電壓為該第一系統(tǒng)電源的最低準(zhǔn)位電壓vssl、該第二準(zhǔn)位壓電為一第一高準(zhǔn)位電壓vddl及該第三準(zhǔn)位電壓為一第二高準(zhǔn)位電壓vdd；其中該第二高準(zhǔn)位電壓vdd高于該第一高準(zhǔn)位電壓vddl；該第二系統(tǒng)電源的第五準(zhǔn)位電壓為該第二系統(tǒng)電源的低準(zhǔn)位電壓vss及該第六準(zhǔn)位電壓為該第二系統(tǒng)電源的最高準(zhǔn)位電壓vdd；其中該第二系統(tǒng)電源的最低準(zhǔn)位電壓vss系高于該第一系統(tǒng)電源的該最低準(zhǔn)位電壓vssl；于本實(shí)施例中，較佳地可令該第二高準(zhǔn)位電壓與該第二系統(tǒng)電源的最高準(zhǔn)位電壓相同，故該第二低準(zhǔn)位電壓與該第二系統(tǒng)電源的最低準(zhǔn)位電壓標(biāo)示為相同的標(biāo)號(hào)vdd；因此，該第一系統(tǒng)電源的電壓范圍為vssl～vdd，該第二系統(tǒng)電源的電壓范圍為vss～vdd。

再同時(shí)參閱圖2b及圖3b所示，在此一負(fù)電壓范圍的應(yīng)用中，當(dāng)該輸入端vin接收該第二系統(tǒng)電源的最高準(zhǔn)位電壓vdd(如5v)的輸入信號(hào)，該單一功率開關(guān)晶體管12’不導(dǎo)通，此時(shí)該電壓箝位單元11調(diào)整該輸出端vout電壓為該第一系統(tǒng)電源的該最低準(zhǔn)位電壓vssl。當(dāng)該輸入端vin接收該第二系統(tǒng)電源的最低準(zhǔn)位電壓vss(如0v)的輸入信號(hào)，該單一功率開關(guān)晶體管12’導(dǎo)通，此時(shí)該電壓箝位單元11調(diào)整該輸出端vout的電壓會(huì)通過該單一功率開關(guān)晶體管12’調(diào)整至該第一系統(tǒng)電源的該第一低準(zhǔn)位電壓vddl。因此，該輸出端vout即依據(jù)輸入端vin所接收該第二系統(tǒng)電源的最高、最低準(zhǔn)位電壓vdd、vss的輸入信號(hào)，輸出該第一系統(tǒng)電源的最低、第一高準(zhǔn)位電壓vssl、vddl的輸出信號(hào)。

再請(qǐng)參閱圖2a所示，因應(yīng)用于正電壓范圍，故該單一功率開關(guān)晶體管12為一n型mos功率晶體管。該電壓箝位單元11的電阻性元件111可為一第一定電流電路；該限壓電路112可為一第二定電流電路；而該限流電路13可為一第三定電流電路。該第一定電流電路111包含有二個(gè)p型mos晶體管m1、m2，該第二及第三定電流電路分別包含有二個(gè)n型mos晶體管m3、m4、m5、m6，第一及第二定電流電路的各該p型mos晶體管m1、m2及n型mos晶體管m3、m4操作在第一系統(tǒng)電源的最高準(zhǔn)位電壓vddh至第一低準(zhǔn)位電壓vssh之間，該第三定電流電路的n型mos晶體管m5、m6則操作在第二系統(tǒng)電源的最高及最低準(zhǔn)位電壓vdd、vss之間。

由于本實(shí)施例的單一功率開關(guān)晶體管12為n型mos功率晶體管，配合圖3a所示，當(dāng)該輸入端vin所接的輸入信號(hào)的電壓準(zhǔn)位為vss(如0v)，n型mos功率晶體管不導(dǎo)通，此時(shí)該電壓箝位單元的該第一定電流單元會(huì)將該輸出端vout的電壓上拉至該第一系統(tǒng)電源的最高準(zhǔn)位電壓vddh；也由于該n型mos功率晶體管不導(dǎo)通，可為限流電路13阻擋第一系統(tǒng)電源的高壓。反之，當(dāng)輸入信號(hào)為第二系統(tǒng)電源的最高準(zhǔn)位電壓vdd(如5v)，則該n型mos功率晶體管導(dǎo)通，此時(shí)該第二及第三定電流電路的n型mos晶體管會(huì)一并導(dǎo)通，而分別提供一第二定電流(1i)及第三定電流(2i)；由于第三定電流(2i)為第一定電流(1i)及第二定電流(1i)的總和，故此時(shí)的電壓箝位單元11即輸出與該限流電路13相同的電流，達(dá)到平衡，以確保該輸出端vout的電壓箝住于該第一系統(tǒng)電源的第一低準(zhǔn)位電壓vssh，如圖3a所示。

再請(qǐng)參閱圖2b所示，因應(yīng)用于負(fù)電壓范圍，故該單一功率開關(guān)晶體管12’為一p型mos功率晶體管，該第一定電流電路包含有二個(gè)n型mos晶體管m1’、m2’，該第二及第三定電流電路分別包含有二個(gè)p型mos晶體管m3’、m4’、m5’、m6’。該第一及第二定電流電路的各該n型mos晶體管m1’、m2’及p型mos晶體管m3’、m4’操作在第一系統(tǒng)電源的最低準(zhǔn)位電壓vssl至第一高準(zhǔn)位電壓vddl之間，該第三定電流電路的p型mos晶體管m5’、m6’則操作在第二系統(tǒng)電源的最高及最低準(zhǔn)位電壓vdd、vss之間。

由于本實(shí)施例的單一功率開關(guān)晶體管12’為p型mos功率晶體管，如圖3b所示，當(dāng)該輸入端vin所接收的輸入信號(hào)的電壓準(zhǔn)位為vdd(如5v)，n型mos功率晶體管不導(dǎo)通，此時(shí)該電壓箝位單元11’的該第一定電流單元會(huì)將該輸出端vout的電壓下拉至該第一系統(tǒng)電源的最低準(zhǔn)位電壓vssl；當(dāng)輸入信號(hào)為第二電源系統(tǒng)的最低準(zhǔn)位電壓vss(如0v)，則該p型mos功率晶體管導(dǎo)通，此時(shí)該第二及第三定電流電路的p型mos晶體管會(huì)一并導(dǎo)通，使電壓箝位單元11’即輸出與該限流電路13’相同的電流，確保該輸出端vout的電壓箝住于該第一系統(tǒng)電源的第一高準(zhǔn)位電壓vddl，如圖3b所示。

再請(qǐng)參閱圖4所示，該電阻性元件111及該限流電路13可分別為一電阻元件，以達(dá)到與圖2a及圖2b相同的電路控制效果；同理，該電阻性元件111可為電阻元件，而該限流電路13仍為定電流電路；或者該電阻性元件111可為定電流電路，而該限流電路13仍為一電阻元件。

請(qǐng)參閱圖5所示，為本發(fā)明電壓準(zhǔn)位移位電路20的另一實(shí)施例，其主要包含如圖1所示的二組電壓準(zhǔn)位移位電路，即一上電壓準(zhǔn)位移位電路10a(如圖2a所示)及一下電壓準(zhǔn)位移位電路10b(如圖2b所示)。該上電壓準(zhǔn)位移位電路10a應(yīng)用于正電壓范圍，下電壓準(zhǔn)位移位電路10b應(yīng)用于負(fù)電壓范圍，如此構(gòu)成一全電壓的電壓準(zhǔn)位移位電路20，即該上電壓準(zhǔn)位移位電路10a的第一單一功率開關(guān)晶體管12a的柵極與該下電壓準(zhǔn)位移位電路10b的第二單一功率開關(guān)晶體管12b的柵極連接作為該全電壓電壓準(zhǔn)位移位電路20輸入端vin。又為使該全電壓的電壓準(zhǔn)位移位電路20輸出端的輸出信號(hào)與該輸入信號(hào)同相，可進(jìn)一步包含有一反向器21，即該反向器21的輸入端分別連接至該上及下電壓準(zhǔn)位移位電路10a、10b的第一輸出端vout1及第二輸出端vout2，該反向器21的輸入端則為本實(shí)施例全電壓的電壓準(zhǔn)位移位電路20的輸出端vout。

再配合圖6所示，該反向器21包含有一上功率晶體管211及一下功率晶體管212；其中該上功率晶體管211的柵極連接至該上電壓準(zhǔn)位移位單元10a的第一輸出端vout1，其源極連接至該第一系統(tǒng)電源的最高準(zhǔn)位電壓vddh；該下功率晶體管212的柵極連接至該下電壓準(zhǔn)位移位單元10b的輸出端vout2，其漏極連接至該上功率晶體管211的漏極，其源極連接至該第一系統(tǒng)電源的最低準(zhǔn)位電壓vssl。

再配合圖7所示，當(dāng)該輸入端vin接收該第二系統(tǒng)電源的最低準(zhǔn)位電壓vss(如0v)的輸入信號(hào)，該上電壓準(zhǔn)位移位電路10a的第一單一功率開關(guān)晶體管12a不導(dǎo)通，其輸出端vout1電壓上拉至該第一系統(tǒng)電源的最高準(zhǔn)位電壓vddh(如+40v)，使該反向器21的上功率晶體管211不導(dǎo)通。同時(shí)，該下電壓準(zhǔn)位移位電路10b的第二單一功率開關(guān)晶體管12b導(dǎo)通，其輸出端vout2電壓下拉至該第一系統(tǒng)電源的第一高準(zhǔn)位電壓vddl(如-15v)，使該反向器21的下功率晶體管212導(dǎo)通；因此，該全電壓的電壓準(zhǔn)位移位電路20的輸出端vout電壓將因?qū)ǖ南鹿β示w管212，而下拉至該第一系統(tǒng)電源的第二低準(zhǔn)位電壓vssl(如-20v)。

反之，當(dāng)該輸入端vin接收該第二系統(tǒng)電源的最高準(zhǔn)位電壓vdd(如5v)的輸入信號(hào)，該上電壓準(zhǔn)位移位電路10a的第一單一功率開關(guān)晶體管12a導(dǎo)通，其輸出端vout1電壓下拉至該第一系統(tǒng)電源的第一低準(zhǔn)位電壓vssh(如+35v)，使該反向器21的上功率晶體管211導(dǎo)通。同時(shí)，該下電壓準(zhǔn)位移位電路10b的第二單一功率開關(guān)晶體管12b不導(dǎo)通，其輸出端vout2電壓下拉至該第一系統(tǒng)電源的最低準(zhǔn)位電壓vssl(如-20v)，該反向器21的下功率晶體管212不導(dǎo)通；因此，該全電壓的電壓準(zhǔn)位移位電路20的輸出端vout電壓將因?qū)ǖ纳瞎β示w管211，而上拉至該第一系統(tǒng)電源的第二低準(zhǔn)位電壓vddh(如+40v)。

綜上所述，本發(fā)明提出可應(yīng)用于正、負(fù)及全電壓范圍的電壓準(zhǔn)位移位電路；其中應(yīng)用于該正、負(fù)電壓范圍的電壓準(zhǔn)位移位電路的單顆功率開關(guān)晶體管于導(dǎo)通時(shí)，藉由限流電路及限壓單元設(shè)置，提供了平衡電流，使該輸出端可箝位在特定的第一低準(zhǔn)位電壓及第一高準(zhǔn)位壓上，由于第一系統(tǒng)電源的最高準(zhǔn)位電壓至第一低準(zhǔn)位電壓的電壓范圍為低壓范圍，且第一系統(tǒng)電源的最低準(zhǔn)位電壓至第一高準(zhǔn)位電壓的電壓范圍也為低壓范圍，因此其電壓箝位單元可使用低耐受電壓的晶體管，不必使用高耐受電壓的功率晶體管。因此，本發(fā)明應(yīng)用于該正、負(fù)電壓范圍的電壓準(zhǔn)位移位電路均僅需要單顆功率開關(guān)晶體管即可將第二系統(tǒng)電源的高、低準(zhǔn)位的輸入信號(hào)，轉(zhuǎn)換至該第二系統(tǒng)電源的特定最高、最低準(zhǔn)位的輸出信號(hào)或最低、最高準(zhǔn)位的輸出信號(hào)。同理，本發(fā)明的全壓范圍的電壓準(zhǔn)位移位電路也僅需要二顆的功率開關(guān)晶體管，相較現(xiàn)有全電壓準(zhǔn)位移位電路確實(shí)節(jié)省更多的布局面積，由于減少功率晶體管的使用，半導(dǎo)體制作成本亦可相對(duì)減少。

當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。