極化碼的編碼方法、譯碼方法、編碼設(shè)備和譯碼設(shè)備與流程
本發(fā)明涉及通信領(lǐng)域，并且更具體地，涉及極化碼的編碼方法、譯碼方法、編碼設(shè)備和譯碼設(shè)備。
背景技術(shù)：
通信系統(tǒng)通常采用信道編碼提高數(shù)據(jù)傳輸?shù)目煽啃?，以保證通信的質(zhì)量。其中，極化(polar)碼是第一個從理論上證明可以取得香農(nóng)容量且具有低編譯碼復(fù)雜度的好碼。
在循環(huán)冗余校驗(crc，cyclicredundancycheck)輔助下，采用增強傳統(tǒng)的串行抵消(sc，successivecancellation)譯碼算法，例如，基于sc算法改進得到的串行抵消列表(scl，successivecancellationlist)譯碼算法、串行抵消堆棧(scs，successivecancellationstack)譯碼算法和串行抵消混合(sch，successivecancellationhybrid)譯碼算法等，能夠顯著提高polar碼的誤幀率(frameerrorrate，fer)性能。
在編碼端，在現(xiàn)有的polar碼和crc校驗級聯(lián)過程時，通過以下步驟進行：
1.對長度為k－α的序列x(即，用于承載待發(fā)送的信息)，添加長度為α的crc校驗碼，得到長度為k的序列y，即，將添加了crc校驗碼的序列y作為信息比特；
2.對上述序列y進行碼率為k/n的polar碼編碼。即，首先，對序列y插入n－k個固定比特(通常為0)，得到長度為n的序列z，并使z序列乘以核矩陣，得到最終的polar碼序列。
此情況下，在譯碼端，需要獲取所接收到的polar碼序列中的信息比特的估值后，才能夠進行crc校驗，特別是在基于scl譯碼算法等的譯碼過程中，能夠獲得多個路徑的估值，即，需要獲取每個路徑中的信息比特之后，才能夠進行crc校驗，大大增加了譯碼處理的延時，影響用戶體驗。
技術(shù)實現(xiàn)要素：
本發(fā)明實施例提供一種極化碼的編碼方法、譯碼方法、編碼裝置和譯碼裝置，能夠減小譯碼處理的延時，改善用戶體驗。
第一方面，提供了一種極化碼的編碼方法，包括：編碼設(shè)備根據(jù)需要傳輸至譯碼設(shè)備的目標信息，生成第一比特序列，該第一比特序列包括信息比特和固定比特，該信息比特用于承載該目標信息，該固定比特用于承載預(yù)設(shè)信息；該編碼設(shè)備根據(jù)該第一比特序列，確定校驗比特；該編碼設(shè)備根據(jù)該第一比特序列和該校驗比特，生成第二比特序列；該編碼設(shè)備根據(jù)該第二比特序列，生成極化碼序列。
結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第一種實現(xiàn)方式中，在該第二比特序列中，該校驗比特在該第一比特序列之后。從而能夠滿足現(xiàn)有通信標準中對待校驗比特和校驗比特的位置關(guān)系的要求。
結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第二種實現(xiàn)方式中，該編碼設(shè)備根據(jù)該第一比特序列，確定校驗比特，包括：該編碼設(shè)備根據(jù)該第一比特序列的長度，確定并行度m，m≥2；該編碼設(shè)備根據(jù)該并行度m，對該第一比特序列進行校驗處理，以獲取該校驗比特。
通過基于并行度m，同時進行針對該第一比特序列中的m個比特的校驗處理，能夠縮短校驗處理的時間，減小傳輸時延。
結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第三種實現(xiàn)方式中，并行度m為2的整數(shù)次冪。并且，該第一比特序列的長度為2的整數(shù)次冪。
通過使并行度m和第一比特序列的長度為2的整數(shù)次冪，能夠容易地獲得并行度m。
結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第四種實現(xiàn)方式中，該方法還包括：該編碼設(shè)備向該譯碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗比特在該第二比特序列中位置。
通過向譯碼設(shè)備發(fā)送第一指示信息，能夠使譯碼設(shè)備根據(jù)該第一指示信息從第二比特序列中區(qū)分第一比特序列和校驗比特，從而能夠提高編碼設(shè)備生成該第二比特序列時的靈活度，具體地說，能夠提高編碼設(shè)備確定第一比特序列和校驗比特的位置關(guān)系時的靈活度。
結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第五種實現(xiàn)方式中，該編碼設(shè)備根據(jù)該第一比特序列，確定校驗比特，包括：該編碼設(shè)備對該第一比特序列進行分段處理，以生成p個子比特序列，每個子比特序列包括信息比特和固定比特，p≥2；該編碼設(shè)備根據(jù)該p個子比特序列，確定校驗比特，其中，該校驗比特包括p個子校驗比特，該p個子比特序列與該p個子校驗比特一一對應(yīng)，每個子校驗比特是根據(jù)該對應(yīng)的子比特序列生成的。
通過對第一比特序列進行分段處理，能夠使編碼設(shè)備和譯碼設(shè)備并行地對第一比特序列中的個子比特序列進行校驗處理，能夠縮短校驗處理的時間，減小傳輸時延。
結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第六種實現(xiàn)方式中，在第二比特序列中，每個子比特序列與所對應(yīng)的子校驗比特相鄰。
通過使每個子比特序列與所對應(yīng)的子校驗比特相鄰配置，能夠容易地確定各子比特序列所對應(yīng)的子校驗比特。
結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第七種實現(xiàn)方式中，在第二比特序列中，每個子比特序列位于所對應(yīng)的子校驗比特之前。從而能夠滿足現(xiàn)有通信標準中對待校驗比特和校驗比特的位置關(guān)系的要求。
結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第八種實現(xiàn)方式中，該編碼設(shè)備根據(jù)該p個子比特序列，確定校驗比特，包括：該編碼設(shè)備根據(jù)第p個子比特序列的長度，確定該第p個子比特序列所對應(yīng)的并行度m，其中，m≥2，p∈[1，p]；該編碼設(shè)備根據(jù)該第p個子比特序列所對應(yīng)的并行度，對該第p個子比特序列進行校驗處理，以獲取該第p個子比特序列所對應(yīng)的子校驗比特。
通過基于并行度m，同時進行針對一個子比特序列的m個比特的校驗處理，能夠縮短校驗處理的時間，減小傳輸時延。
結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第九種實現(xiàn)方式中，該方法還包括：該編碼端設(shè)備向該譯碼設(shè)備發(fā)送第二指示信息，該第二指示信息用于指示該第一比特序列中的每個子比特序列在該第二比特序列中的位置，并且，該第二指示信息用于指示每個子比特序列所對應(yīng)的子校驗序列在該第二比特序列中的位置。
通過向譯碼設(shè)備發(fā)送第二指示信息，能夠使譯碼設(shè)備根據(jù)該第二指示信息從第二比特序列中區(qū)分每個子比特序列以及每個子比特序列所對應(yīng)的子校驗序列，從而能夠提高編碼設(shè)備生成該第二比特序列時的靈活度，具體地說，能夠提高編碼設(shè)備確定每個子比特序列以及每個子比特序列所對應(yīng)的子校驗序列的位置關(guān)系時的靈活度。
結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第十種實現(xiàn)方式中，每個子比特序列的長度為2的整數(shù)次冪。并且，并行度m為2的整數(shù)次冪。
通過使并行度m和第一比特序列的長度為2的整數(shù)次冪，能夠容易地獲得并行度m。
第二方面，提供了一種極化碼的譯碼方法，包括：譯碼設(shè)備獲取極化碼序列；該譯碼設(shè)備對該極化碼序列進行譯碼處理，以獲取至少一個第二比特序列，其中，該第二比特序列包括第一比特序列和校驗比特，其中，該校驗比特是基于該第一比特序列生成的，該第一比特序列包括信息比特和固定比特，該信息比特用于承載目標信息，該固定比特用于承載預(yù)設(shè)信息；該譯碼設(shè)備根據(jù)每個第二比特序列中的第一比特序列，獲取每個第二比特序列所對應(yīng)的驗證比特，并根據(jù)每個第二比特序列所對應(yīng)的驗證比特和每個第二比特序列中的校驗比特，從該至少一個第二比特序列中確定目標第二比特序列，其中，該目標第二比特序列所對應(yīng)的驗證比特與該目標第二比特序列中的校驗比特相同；該譯碼設(shè)備根據(jù)該目標第二比特序列中的信息比特，確定編碼設(shè)備所傳輸?shù)哪繕诵畔ⅰ?/p>
結(jié)合第二方面，在第二方面的第一種實現(xiàn)方式中，在該第二比特序列中，該校驗比特在該第一比特序列之后。從而能夠滿足現(xiàn)有通信標準中對待校驗比特和校驗比特的位置關(guān)系的要求。
結(jié)合第二方面及其上述實現(xiàn)方式，在第二方面的第二種實現(xiàn)方式中，該譯碼設(shè)備根據(jù)每個第二比特序列中的第一比特序列，獲取每個第二比特序列所對應(yīng)的驗證比特，包括：該譯碼設(shè)備根據(jù)該第一比特序列的長度，確定并行度m，m≥2；該譯碼設(shè)備根據(jù)該并行度m，對該第一比特序列進行校驗處理，以獲取該校驗比特。
通過基于并行度m，同時進行針對該第一比特序列中的m個比特的校驗處理，能夠縮短校驗處理的時間，減小傳輸時延。
結(jié)合第二方面及其上述實現(xiàn)方式，在第二方面的第三種實現(xiàn)方式中，該第一比特序列的長度為2的整數(shù)次冪。并且，并行度m為2的整數(shù)次冪。
通過使并行度m和第一比特序列的長度為2的整數(shù)次冪，能夠容易地獲得并行度m。
結(jié)合第二方面及其上述實現(xiàn)方式，在第二方面的第四種實現(xiàn)方式中，在該譯碼設(shè)備根據(jù)每個第二比特序列中的第一比特序列，獲取每個第二比特序列所對應(yīng)的驗證比特之前，該方法還包括：該譯碼設(shè)備接收該編碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗比特在該第二比特序列中位置；該譯碼設(shè)備根據(jù)該第一指示信息，確定每個第二比特序列中的第一比特序列和校驗比特。
通過接收編碼設(shè)備發(fā)送的第一指示信息，能夠使譯碼設(shè)備根據(jù)該第一指示信息從第二比特序列中區(qū)分第一比特序列和校驗比特，從而能夠提高編碼設(shè)備生成該第二比特序列時的靈活度，具體地說，能夠提高編碼設(shè)備確定第一比特序列和校驗比特的位置關(guān)系時的靈活度。
結(jié)合第二方面及其上述實現(xiàn)方式，在第二方面的第五種實現(xiàn)方式中，每個第二比特序列中的第一比特序列包括p個子比特序列，每個子比特序列包括信息比特和固定波特，p≥2，并且，每個第二比特序列中的校驗比特包括p個子校驗比特，該p個子比特序列與該p個子校驗比特一一對應(yīng)，每個子校驗比特是根據(jù)該對應(yīng)的子比特序列生成的，以及該譯碼設(shè)備根據(jù)每個第二比特序列中的第一比特序列，獲取每個第二比特序列所對應(yīng)的驗證比特，并根據(jù)每個第二比特序列所對應(yīng)的驗證比特和每個第二比特序列中的校驗比特，從該l個第二比特序列中確定目標第二比特序列，包括：該譯碼設(shè)備確定每個第二比特序列中的p個子比特序列和p個子校驗比特；該譯碼設(shè)備根據(jù)每個第二比特序列中的p個子比特序列，獲取每個第二比特序列所對應(yīng)的驗證比特，其中，每個第二比特序列所對應(yīng)的驗證比特包括p個子驗證比特，該p個子比特序列與該p個子驗證比特一一對應(yīng)，每個子驗證比特是根據(jù)該對應(yīng)的子比特序列生成的；該譯碼設(shè)備根據(jù)每個第二比特序列所對應(yīng)的p個子驗證比特和每個第二比特序列中的p個子校驗比特，確定目標第二比特序列，其中，對于目標第二比特序列中的任一子比特序列，該子比特序列所對應(yīng)的子驗證比特和該子比特序列所對應(yīng)的子校驗比特相同。
通過對第一比特序列進行分段處理，能夠使編碼設(shè)備和譯碼設(shè)備并行地對第一比特序列中的個子比特序列進行校驗處理，能夠縮短校驗處理的時間，減小傳輸時延。
結(jié)合第二方面及其上述實現(xiàn)方式，在第二方面的第六種實現(xiàn)方式中，在第二比特序列中，每個子比特序列與所對應(yīng)的子校驗比特相鄰。
通過使每個子比特序列與所對應(yīng)的子校驗比特相鄰配置，能夠容易地確定各子比特序列所對應(yīng)的子校驗比特。
結(jié)合第二方面及其上述實現(xiàn)方式，在第二方面的第七種實現(xiàn)方式中，在第二比特序列中，每個子比特序列位于所對應(yīng)的子校驗比特之前。從而能夠滿足現(xiàn)有通信標準中對待校驗比特和校驗比特的位置關(guān)系的要求。
結(jié)合第二方面及其上述實現(xiàn)方式，在第二方面的第八種實現(xiàn)方式中，該譯碼設(shè)備根據(jù)每個第二比特序列中的p個子比特序列，獲取每個第二比特序列所對應(yīng)的驗證比特，包括：該譯碼設(shè)備根據(jù)每個第二比特序列中的第p個子比特序列的長度，確定該第p個子比特序列所對應(yīng)的并行度m，其中，m≥2，p∈[1，p]；該譯碼設(shè)備根據(jù)該第p個子比特序列所對應(yīng)的并行度m，對該第p個子比特序列進行校驗處理，以獲取該第p個子比特序列所對應(yīng)的子驗證比特。
通過基于并行度m，同時進行針對一個子比特序列的m個比特的校驗處理，能夠縮短校驗處理的時間，減小傳輸時延。
結(jié)合第二方面及其上述實現(xiàn)方式，在第二方面的第九種實現(xiàn)方式中，該方法還包括：該譯碼端設(shè)備接收該編碼設(shè)備發(fā)送的第二指示信息，該第二指示信息用于指示該第一比特序列中的每個子比特序列在該第二比特序列中的位置，并且，該第二指示信息用于指示每個子比特序列所對應(yīng)的子校驗序列在該第二比特序列中的位置。
通過接收編碼設(shè)備發(fā)送的第二指示信息，能夠使譯碼設(shè)備根據(jù)該第二指示信息從第二比特序列中區(qū)分每個子比特序列以及每個子比特序列所對應(yīng)的子校驗序列，從而能夠提高編碼設(shè)備生成該第二比特序列時的靈活度，具體地說，能夠提高編碼設(shè)備確定每個子比特序列以及每個子比特序列所對應(yīng)的子校驗序列的位置關(guān)系時的靈活度。
結(jié)合第二方面及其上述實現(xiàn)方式，在第二方面的第十種實現(xiàn)方式中，每個子比特序列的長度為2的整數(shù)次冪。并且，并行度m為2的整數(shù)次冪。
通過使并行度m和第一比特序列的長度為2的整數(shù)次冪，能夠容易地獲得并行度m。
第三方面，提供了一種極化碼的編碼裝置，包括：生成單元，用于根據(jù)需要傳輸至譯碼設(shè)備的目標信息，生成第一比特序列，該第一比特序列包括信息比特和固定比特，該信息比特用于承載該目標信息，該固定比特用于承載預(yù)設(shè)信息；校驗單元，用于根據(jù)該第一比特序列，確定校驗比特；編碼單元，用于根據(jù)該第一比特序列和該校驗比特，生成第二比特序列，并用于根據(jù)該第二比特序列，生成極化碼序列。
結(jié)合第三方面，在第三方面的第一種實現(xiàn)方式中，該校驗單元具體用于根據(jù)該第一比特序列的長度，確定并行度m，m≥2；用于根據(jù)該并行度m，對該第一比特序列進行校驗處理，以獲取該校驗比特。
結(jié)合第三方面及其上述實現(xiàn)方式，在第三方面的第二種實現(xiàn)方式中，該編碼裝置還包括：發(fā)送單元，用于向該譯碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗比特在該第二比特序列中位置。
結(jié)合第三方面及其上述實現(xiàn)方式，在第三方面的第三種實現(xiàn)方式中，該校驗單元具體用于對該第一比特序列進行分段處理，以生成p個子比特序列，每個子比特序列包括信息比特和固定比特，p≥2；用于根據(jù)該p個子比特序列，確定校驗比特，其中，該校驗比特包括p個子校驗比特，該p個子比特序列與該p個子校驗比特一一對應(yīng)，每個子校驗比特是根據(jù)該對應(yīng)的子比特序列生成的。
結(jié)合第三方面及其上述實現(xiàn)方式，在第三方面的第四種實現(xiàn)方式中，該校驗單元具體用于根據(jù)第p個子比特序列的長度，確定該第p個子比特序列所對應(yīng)的并行度m，其中，m≥2，p∈[1，p]；用于根據(jù)該第p個子比特序列所對應(yīng)的并行度m，對該第p個子比特序列進行校驗處理，以獲取該第p個子比特序列所對應(yīng)的子校驗比特。
結(jié)合第三方面及其上述實現(xiàn)方式，在第三方面的第五種實現(xiàn)方式中，該編碼裝置還包括：發(fā)送單元，用于向該譯碼設(shè)備發(fā)送第二指示信息，該第二指示信息用于指示該第一比特序列中的每個子比特序列在該第二比特序列中的位置，并且，該第二指示信息用于指示每個子比特序列所對應(yīng)的子校驗序列在該第二比特序列中的位置。
第四方面，提供了一種極化碼的譯碼裝置，包括：獲取單元，用于獲取極化碼序列；譯碼單元，用于對該極化碼序列進行譯碼處理，以獲取至少一個第二比特序列，其中，該第二比特序列包括第一比特序列和校驗比特，其中，該校驗比特是基于該第一比特序列生成的，該第一比特序列包括信息比特和固定比特，該信息比特用于承載目標信息，該固定比特用于承載預(yù)設(shè)信息；校驗單元，用于根據(jù)每個第二比特序列中的第一比特序列，獲取每個第二比特序列所對應(yīng)的驗證比特，并根據(jù)每個第二比特序列所對應(yīng)的驗證比特和每個第二比特序列中的校驗比特，從該至少一個第二比特序列中確定目標第二比特序列，其中，該目標第二比特序列所對應(yīng)的驗證比特與該目標第二比特序列中的校驗比特相同；確定單元，用于根據(jù)該目標第二比特序列中的信息比特，確定編碼設(shè)備所傳輸?shù)哪繕诵畔ⅰ?/p>
結(jié)合第四方面，在第四方面的第一種實現(xiàn)方式中，該校驗單元具體用于根據(jù)該第一比特序列的長度，確定并行度m，m≥2；用于根據(jù)該并行度m，對該第一比特序列進行校驗處理，以獲取該校驗比特。
結(jié)合第四方面及其上述實現(xiàn)方式，在第四方面的第二種實現(xiàn)方式中，該譯碼裝置還包括：接收單元，用于接收該編碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗比特在該第二比特序列中位置；該校驗單元還用于根據(jù)該第一指示信息，確定每個第二比特序列中的第一比特序列和校驗比特。
結(jié)合第四方面及其上述實現(xiàn)方式，在第四方面的第三種實現(xiàn)方式中，每個第二比特序列中的第一比特序列包括p個子比特序列，每個子比特序列包括信息比特和固定波特，p≥2，并且，每個第二比特序列中的校驗比特包括p個子校驗比特，該p個子比特序列與該p個子校驗比特一一對應(yīng)，每個子校驗比特是根據(jù)該對應(yīng)的子比特序列生成的，以及該譯碼單元具體用于確定每個第二比特序列中的p個子比特序列和p個子校驗比特；用于根據(jù)每個第二比特序列中的p個子比特序列，獲取每個第二比特序列所對應(yīng)的驗證比特，其中，每個第二比特序列所對應(yīng)的驗證比特包括p個子驗證比特，該p個子比特序列與該p個子驗證比特一一對應(yīng)，每個子驗證比特是根據(jù)該對應(yīng)的子比特序列生成的；用于根據(jù)每個第二比特序列所對應(yīng)的p個子驗證比特和每個第二比特序列中的p個子校驗比特，確定目標第二比特序列，其中，對于目標第二比特序列中的任一子比特序列，該子比特序列所對應(yīng)的子驗證比特和該子比特序列所對應(yīng)的子校驗比特相同。
結(jié)合第四方面及其上述實現(xiàn)方式，在第四方面的第四種實現(xiàn)方式中，該校驗單元具體用于根據(jù)每個第二比特序列中的第p個子比特序列的長度，確定該第p個子比特序列所對應(yīng)的并行度m，其中，m≥2，p∈[1，p]；用于根據(jù)該第p個子比特序列所對應(yīng)的并行度m，對該第p個子比特序列進行校驗處理，以獲取該第p個子比特序列所對應(yīng)的子驗證比特。
結(jié)合第四方面及其上述實現(xiàn)方式，在第四方面的第五種實現(xiàn)方式中，該譯碼裝置還包括：接收單元，用于接收該編碼設(shè)備發(fā)送的第二指示信息，該第二指示信息用于指示該第一比特序列中的每個子比特序列在該第二比特序列中的位置，并且，該第二指示信息用于指示每個子比特序列所對應(yīng)的子校驗序列在該第二比特序列中的位置。
第五方面，提供了一種極化碼的編碼設(shè)備，包括：總線；與該總線相連的處理器；與該總線相連的存儲器；其中，該處理器通過該總線，調(diào)用該存儲器中存儲的程序，以用于根據(jù)需要傳輸至譯碼設(shè)備的目標信息，生成第一比特序列，該第一比特序列包括信息比特和固定比特，該信息比特用于承載該目標信息，該固定比特用于承載預(yù)設(shè)信息；該處理器用于根據(jù)該第一比特序列，確定校驗比特；該處理器用于根據(jù)該第一比特序列和該校驗比特，生成第二比特序列；該處理器用于根據(jù)該第二比特序列，生成極化碼序列。
結(jié)合第五方面，在第五方面的第一種實現(xiàn)方式中，該處理器具體用于根據(jù)該第一比特序列的長度，確定并行度m，m≥2；該處理器具體用于根據(jù)該并行度m，對該第一比特序列進行校驗處理，以獲取該校驗比特。
結(jié)合第五方面及其上述實現(xiàn)方式，在第五方面的第二種實現(xiàn)方式中，該編碼設(shè)備還包括與該總線相連的發(fā)射器；以及該處理器還用于控制該發(fā)射機向該譯碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗比特在該第二比特序列中位置。
結(jié)合第五方面及其上述實現(xiàn)方式，在第五方面的第三種實現(xiàn)方式中，該處理器具體用于對該第一比特序列進行分段處理，以生成p個子比特序列，每個子比特序列包括信息比特和固定比特，p≥2；該處理器具體用于根據(jù)該p個子比特序列，確定校驗比特，其中，該校驗比特包括p個子校驗比特，該p個子比特序列與該p個子校驗比特一一對應(yīng)，每個子校驗比特是根據(jù)該對應(yīng)的子比特序列生成的。
結(jié)合第五方面及其上述實現(xiàn)方式，在第五方面的第四種實現(xiàn)方式中，該處理器具體用于根據(jù)第p個子比特序列的長度，確定該第p個子比特序列所對應(yīng)的并行度m，其中，m≥2，p∈[1，p]；該處理器具體用于根據(jù)該第p個子比特序列所對應(yīng)的并行度，對該第p個子比特序列進行校驗處理，以獲取該第p個子比特序列所對應(yīng)的子校驗比特。
結(jié)合第五方面及其上述實現(xiàn)方式，在第五方面的第五種實現(xiàn)方式中，該編碼設(shè)備還包括與該總線相連的發(fā)射器；以及該處理器還用于控制該發(fā)射機向該譯碼設(shè)備發(fā)送第二指示信息，該第二指示信息用于指示該第一比特序列中的每個子比特序列在該第二比特序列中的位置，并且，該第二指示信息用于指示每個子比特序列所對應(yīng)的子校驗序列在該第二比特序列中的位置。
第六方面，提供了一種極化碼的譯碼設(shè)備，包括：總線；與該總線相連的處理器；與該總線相連的存儲器；其中，該處理器通過該總線，調(diào)用該存儲器中存儲的程序，以用于獲取極化碼序列；該處理器用于對該極化碼序列進行譯碼處理，以獲取至少一個第二比特序列，其中，該第二比特序列包括第一比特序列和校驗比特，其中，該校驗比特是基于該第一比特序列生成的，該第一比特序列包括信息比特和固定比特，該信息比特用于承載目標信息，該固定比特用于承載預(yù)設(shè)信息；該處理器用于根據(jù)每個第二比特序列中的第一比特序列，獲取每個第二比特序列所對應(yīng)的驗證比特，并根據(jù)每個第二比特序列所對應(yīng)的驗證比特和每個第二比特序列中的校驗比特，從該至少一個第二比特序列中確定目標第二比特序列，其中，該目標第二比特序列所對應(yīng)的驗證比特與該目標第二比特序列中的校驗比特相同；該處理器用于根據(jù)該目標第二比特序列中的信息比特，確定編碼設(shè)備所傳輸?shù)哪繕诵畔ⅰ?/p>
結(jié)合第六方面，在第六方面的第一種實現(xiàn)方式中，該處理器具體用于根據(jù)該第一比特序列的長度，確定并行度m，m≥2；該處理器具體用于根據(jù)該并行度m，對該第一比特序列進行校驗處理，以獲取該校驗比特。
結(jié)合第六方面及其上述實現(xiàn)方式，在第六方面的第二種實現(xiàn)方式中，該譯碼設(shè)備還包括與該總線相連的接收器；以及該處理器還用于控制該接收機接收該編碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗比特在該第二比特序列中位置。
結(jié)合第六方面及其上述實現(xiàn)方式，在第六方面的第三種實現(xiàn)方式中，每個第二比特序列中的第一比特序列包括p個子比特序列，每個子比特序列包括信息比特和固定波特，p≥2，并且，每個第二比特序列中的校驗比特包括p個子校驗比特，該p個子比特序列與該p個子校驗比特一一對應(yīng)，每個子校驗比特是根據(jù)該對應(yīng)的子比特序列生成的，以及該處理器具體用于確定每個第二比特序列中的p個子比特序列和p個子校驗比特；該處理器具體用于根據(jù)每個第二比特序列中的p個子比特序列，獲取每個第二比特序列所對應(yīng)的驗證比特，其中，每個第二比特序列所對應(yīng)的驗證比特包括p個子驗證比特，該p個子比特序列與該p個子驗證比特一一對應(yīng)，每個子驗證比特是根據(jù)該對應(yīng)的子比特序列生成的；
該處理器具體用于根據(jù)每個第二比特序列所對應(yīng)的p個子驗證比特和每個第二比特序列中的p個子校驗比特，確定目標第二比特序列，其中，對于目標第二比特序列中的任一子比特序列，該子比特序列所對應(yīng)的子驗證比特和該子比特序列所對應(yīng)的子校驗比特相同。
結(jié)合第六方面及其上述實現(xiàn)方式，在第六方面的第四種實現(xiàn)方式中，該處理器具體用于根據(jù)每個第二比特序列中的第p個子比特序列的長度，確定該第p個子比特序列所對應(yīng)的并行度m，其中，m≥2，p∈[1，p]；該處理器具體用于根據(jù)該第p個子比特序列所對應(yīng)的并行度m，對該第p個子比特序列進行校驗處理，以獲取該第p個子比特序列所對應(yīng)的子驗證比特。
結(jié)合第六方面及其上述實現(xiàn)方式，在第六方面的第五種實現(xiàn)方式中，該譯碼設(shè)備還包括與該總線相連的接收器；以及該處理器還用于控制該接收機接收該編碼設(shè)備發(fā)送的第二指示信息，該第二指示信息用于指示該第一比特序列中的每個子比特序列在該第二比特序列中的位置，并且，該第二指示信息用于指示每個子比特序列所對應(yīng)的子校驗序列在該第二比特序列中的位置。
第七方面，提供了一種計算機程序產(chǎn)品，該計算機程序產(chǎn)品包括：計算機程序代碼，當該計算機程序代碼被網(wǎng)絡(luò)設(shè)備的接收單元、處理單元、發(fā)送單元或接收器、處理器、發(fā)送器運行時，使得該網(wǎng)絡(luò)設(shè)備執(zhí)行上述第一方面，及其各種實現(xiàn)方式中的任一種極化碼的編碼方法。
第八方面，提供了一種計算機程序產(chǎn)品，該計算機程序產(chǎn)品包括：計算機程序代碼，當該計算機程序代碼被網(wǎng)絡(luò)設(shè)備的接收單元、處理單元、發(fā)送單元或接收器、處理器、發(fā)送器運行時，使得該網(wǎng)絡(luò)設(shè)備執(zhí)行上述第二方面，及其各種實現(xiàn)方式中的任一種極化碼的譯碼方法。
第九方面，提供了一種計算機可讀存儲介質(zhì)，該計算機可讀存儲介質(zhì)存儲有程序，該程序使得用戶設(shè)備執(zhí)行上述第一方面，及其各種實現(xiàn)方式中的任一種極化碼的編碼方法。
第十方面，提供了一種計算機可讀存儲介質(zhì)，該計算機可讀存儲介質(zhì)存儲有程序，該程序使得用戶設(shè)備執(zhí)行上述第二方面，及其各種實現(xiàn)方式中的任一種極化碼的譯碼方法。
根據(jù)本發(fā)明實施例的極化碼的編碼方法、譯碼方法、編碼設(shè)備和譯碼設(shè)備，通過使編碼設(shè)備對包括信息比特和固定比特的第一比特序列進行校驗處理，以確定校驗比特，并將該第一比特序列與該校驗比特進行合并，生成第二比特序列，其后，編碼設(shè)備可以根據(jù)該第二比特序列，生成極化碼序列，從而，譯碼設(shè)備可以在對該極化碼序列進行譯碼處理而獲取該第二比特序列后，基于該第二比特序列中的校驗比特，對該第二比特序列中的第一比特序列進行校驗處理，即，能夠在確定信息比特之前，完成校驗過程。特別是在基于scl譯碼算法等的譯碼過程中，能夠獲得多個路徑的估值，在本發(fā)明實施例中，能夠在無需獲取每個路徑中的信息比特的情況下進行校驗處理，從而可以僅保留校驗通過的路徑，并將該校驗通過的路徑中的信息比特作為譯碼輸出，大大縮短了譯碼處理的延時，改善了用戶體驗。
附圖說明
為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對本發(fā)明實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面所描述的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
圖1是根據(jù)本文所述的各個實施例的無線通信系統(tǒng)的示圖。
圖2是在無線通信環(huán)境中執(zhí)行本發(fā)明實施方式的極化碼的編碼方法的系統(tǒng)的示圖。
圖3是在無線通信環(huán)境中執(zhí)行本發(fā)明實施方式的極化碼的譯碼方法的系統(tǒng)的示圖。
圖4是本發(fā)明一個實施例的極化碼的編碼方法的流程圖。
圖5是本發(fā)明實施例的crc的基本原理的示意圖。
圖6是發(fā)明實施例的crc的并行處理的基本原理的示意圖。
圖7是發(fā)明實施例的crc的并行處理的一個流程示意圖。
圖8是發(fā)明實施例的crc的并行處理的另一個流程示意圖。
圖9是本發(fā)明一個實施例的編碼過程的一例的示意圖。
圖10是本發(fā)明一個實施例的編碼過程的另一例的示意圖。
圖11是本發(fā)明一個實施例的極化碼的譯碼方法的流程圖。
圖12是本發(fā)明一個實施例的譯碼過程的一例的示意圖。
圖13是本發(fā)明一個實施例的極化碼的編碼裝置的框圖。
圖14是本發(fā)明一個實施例的極化碼的譯碼裝置的框圖。
圖15是適用本發(fā)明實施例的極化碼的編碼設(shè)備的示意性結(jié)構(gòu)圖。
圖16是適用本發(fā)明實施例的極化碼的譯碼設(shè)備的示意性結(jié)構(gòu)圖。
圖17是適用本發(fā)明實施例的極化碼的編碼方法或譯碼方法的接入終端的結(jié)構(gòu)圖。
圖18是適用本發(fā)明實施例的極化碼的編碼方法或譯碼方法的網(wǎng)絡(luò)設(shè)備的結(jié)構(gòu)圖。
具體實施方式
現(xiàn)在參照附圖描述多個實施例，其中用相同的附圖標記指示本文中的相同元件。在下面的描述中，為便于解釋，給出了大量具體細節(jié)，以便提供對一個或多個實施例的全面理解。然而，很明顯，也可以不用這些具體細節(jié)來實現(xiàn)所述實施例。在其它例子中，以方框圖形式示出公知結(jié)構(gòu)和設(shè)備，以便于描述一個或多個實施例。
在本說明書中使用的術(shù)語"部件"、"模塊"、"系統(tǒng)"等用于表示計算機相關(guān)的實體、硬件、固件、硬件和軟件的組合、軟件、或執(zhí)行中的軟件。例如，部件可以是但不限于，在處理器上運行的進程、處理器、對象、可執(zhí)行文件、執(zhí)行線程、程序和/或計算機。通過圖示，在計算設(shè)備上運行的應(yīng)用和計算設(shè)備都可以是部件。一個或多個部件可駐留在進程和/或執(zhí)行線程中，部件可位于一個計算機上和/或分布在2個或更多個計算機之間。此外，這些部件可從在上面存儲有各種數(shù)據(jù)結(jié)構(gòu)的各種計算機可讀介質(zhì)執(zhí)行。部件可例如根據(jù)具有一個或多個數(shù)據(jù)分組(例如來自與本地系統(tǒng)、分布式系統(tǒng)和/或網(wǎng)絡(luò)間的另一部件交互的二個部件的數(shù)據(jù)，例如通過信號與其它系統(tǒng)交互的互聯(lián)網(wǎng))的信號通過本地和/或遠程進程來通信。
本發(fā)明實施例的極化碼的編碼方法或譯碼方法的執(zhí)行主體可以是接入終端。接入終端也可以稱為系統(tǒng)、用戶單元、用戶站、移動站、移動臺、遠方站、遠程終端、移動設(shè)備、用戶終端、終端、無線通信設(shè)備、用戶代理、用戶裝置或用戶設(shè)備(ue，userequipment)。接入終端可以是蜂窩電話、無繩電話、會話啟動協(xié)議(sip，sessioninitiationprotocol)電話、無線本地環(huán)路(wll，wirelesslocalloop)站、個人數(shù)字處理(pda，personaldigitalassistant)、具有無線通信功能的手持設(shè)備、計算設(shè)備或連接到無線調(diào)制解調(diào)器的其它處理設(shè)備。
或者，本發(fā)明實施例的極化碼的編碼方法或譯碼方法的執(zhí)行主體可以是網(wǎng)絡(luò)設(shè)備。網(wǎng)絡(luò)設(shè)備可用于與移動設(shè)備通信，網(wǎng)絡(luò)設(shè)備可以是全球移動通訊(gsm，globalsystemofmobilecommunication)或碼分多址(cdma，codedivisionmultipleaccess)中的基站(bts，basetransceiverstation)，也可以是寬帶碼分多址(wcdma，widebandcodedivisionmultipleaccess)中的基站(nb，nodeb)，還可以是長期演進(lte，longtermevolution，)中的演進型基站(enb或enodeb，evolutionalnodeb)，或者中繼站或接入點，或者未來5g網(wǎng)絡(luò)中的基站設(shè)備等。
此外，本發(fā)明的各個方面或特征可以實現(xiàn)成方法、裝置或使用標準編程和/或工程技術(shù)的制品。本申請中使用的術(shù)語"制品"涵蓋可從任何計算機可讀器件、載體或介質(zhì)訪問的計算機程序。例如，計算機可讀介質(zhì)可以包括，但不限于:磁存儲器件，例如，硬盤、軟盤或磁帶等；光盤，例如，壓縮盤(cd，compactdisk)、數(shù)字通用盤(dvd，digitalversatiledisk)等；智能卡和閃存器件，例如，可擦寫可編程只讀存儲器(eprom，erasableprogrammableread-onlymemory)等。
另外，本文描述的各種存儲介質(zhì)可代表用于存儲信息的一個或多個設(shè)備和/或其它機器可讀介質(zhì)。術(shù)語"機器可讀介質(zhì)"可包括但不限于，無線信道和能夠存儲、包含和/或承載指令和/或數(shù)據(jù)的各種其它介質(zhì)。
現(xiàn)在，參照圖1，示出根據(jù)本文所述的各個實施例的無線通信系統(tǒng)100。無線通信系統(tǒng)100包括網(wǎng)絡(luò)設(shè)備102，網(wǎng)絡(luò)設(shè)備102可包括多個天線組。每個天線組可以包括一個或多個天線，例如，一個天線組可包括天線104和106，另一個天線組可包括天線108和110，附加組可包括天線112和114。圖1中對于每個天線組示出了2個天線，然而可對于每個組使用更多或更少的天線。網(wǎng)絡(luò)設(shè)備102可附加地包括發(fā)射機鏈和接收機鏈，本領(lǐng)域普通技術(shù)人員可以理解，它們均可包括與信號發(fā)送和接收相關(guān)的多個部件，例如，處理器、調(diào)制器、復(fù)用器、解調(diào)器、解復(fù)用器或天線等。
網(wǎng)絡(luò)設(shè)備102可以與一個或多個接入終端(例如，接入終端116和接入終端122)通信。然而，可以理解，網(wǎng)絡(luò)設(shè)備102可以與類似于接入終端116或122的任意數(shù)目的接入終端通信。接入終端116和122可以是例如蜂窩電話、智能電話、便攜式電腦、手持通信設(shè)備、手持計算設(shè)備、衛(wèi)星無線電裝置、全球定位系統(tǒng)、pda和/或用于在無線通信系統(tǒng)100上通信的任意其它適合設(shè)備。如圖所示，接入終端116與天線112和114通信，其中天線112和114通過前向鏈路118向接入終端116發(fā)送信息，并通過反向鏈路120從接入終端116接收信息。此外，接入終端122與天線104和106通信，其中天線104和106通過前向鏈路124向接入終端122發(fā)送信息，并通過反向鏈路126從接入終端122接收信息。在頻分雙工(fdd，frequencydivisionduplex)系統(tǒng)中，例如，前向鏈路118可利用與反向鏈路120所使用的不同頻帶，前向鏈路124可利用與反向鏈路126所使用的不同頻帶。此外，在時分雙工(tdd，timedivisionduplex)系統(tǒng)中，前向鏈路118和反向鏈路120可使用共同頻帶，前向鏈路124和反向鏈路126可使用共同頻帶。
被設(shè)計用于通信的每組天線和/或區(qū)域稱為網(wǎng)絡(luò)設(shè)備102的扇區(qū)。例如，可將天線組設(shè)計為與網(wǎng)絡(luò)設(shè)備102覆蓋區(qū)域的扇區(qū)中的接入終端通信。在網(wǎng)絡(luò)設(shè)備102通過前向鏈路118和124分別與接入終端116和122進行通信的過程中，網(wǎng)絡(luò)設(shè)備102的發(fā)射天線可利用波束成形來改善前向鏈路118和124的信噪比。此外，與網(wǎng)絡(luò)設(shè)備通過單個天線向它所有的接入終端發(fā)送信號的方式相比，在網(wǎng)絡(luò)設(shè)備102利用波束成形向相關(guān)覆蓋區(qū)域中隨機分散的接入終端116和122發(fā)送信號時，相鄰小區(qū)中的移動設(shè)備會受到較少的干擾。
在給定時間，網(wǎng)絡(luò)設(shè)備102、接入終端116或接入終端122可以是無線通信發(fā)送裝置和/或無線通信接收裝置。當發(fā)送數(shù)據(jù)時，無線通信發(fā)送裝置可對數(shù)據(jù)進行編碼以用于傳輸。
具體地，無線通信發(fā)送裝置可獲取(例如，生成、從其它通信裝置接收、或在存儲器中保存等)要通過信道發(fā)送至無線通信接收裝置的一定數(shù)目的數(shù)據(jù)比特。這種數(shù)據(jù)比特可包含在數(shù)據(jù)的一個或多個傳輸塊中，傳輸塊可被分段以產(chǎn)生多個碼塊。此外，無線通信發(fā)送裝置可使用polar碼編碼器(圖中未示出)來對每個碼塊編碼，生成發(fā)射信號。
無線通信接收裝置可獲取通過信道接收無線通信發(fā)送裝置發(fā)送的經(jīng)過polar碼編碼器進行編碼處理后的信號，并且，可以通過polar譯碼器(未示出)對該信號進行解碼，以獲取上述數(shù)據(jù)比特。
圖2示出了在無線通信環(huán)境中適用本發(fā)明的極化碼的編碼方法的系統(tǒng)200的示意性框圖。系統(tǒng)200包括無線通信設(shè)備202，該無線通信設(shè)備202被顯示為經(jīng)由信道發(fā)送數(shù)據(jù)。盡管示出為發(fā)送數(shù)據(jù)，但無線通信設(shè)備202還可經(jīng)由信道接收數(shù)據(jù)，例如，無線通信設(shè)備202可同時發(fā)送和接收數(shù)據(jù)，或者，無線通信設(shè)備202也可以在不同時刻發(fā)送和接收數(shù)據(jù)，或其組合等。無線通信設(shè)備202例如可以是基站(例如，圖1的基站102等)、接入終端(例如，圖1的接入終端116、圖1的接入終端122等)等。
無線通信設(shè)備202可以包括polar碼編碼器204和發(fā)射機206?？蛇x地，無線通信設(shè)備202還可以包括速率匹配裝置?？蛇x地，當無線通信設(shè)備202經(jīng)由信道接收數(shù)據(jù)時，該無線通信設(shè)備202還可以包括一個接收機，該接收機可以單獨存在，也可以與發(fā)射機206集成在一起形成一個收發(fā)機。
其中，polar碼編碼器204用于對要從無線通信裝置202傳送的數(shù)據(jù)進行編碼得到極化碼。
此外，發(fā)射機206可隨后在信道上傳送經(jīng)過polar碼編碼器204(或者，polar碼編碼器204和速率匹配裝置)處理后的輸出比特。例如，發(fā)射機206可以將相關(guān)數(shù)據(jù)發(fā)送到其它不同的無線通信裝置(圖中未示出)。
圖3示出了在無線通信環(huán)境中適用本發(fā)明的極化碼的譯碼方法的系統(tǒng)300的示意性框圖。系統(tǒng)300包括無線通信設(shè)備302，該無線通信設(shè)備302被顯示為經(jīng)由信道接收數(shù)據(jù)。盡管示出為發(fā)送數(shù)據(jù)，但無線通信設(shè)備302還可經(jīng)由信道發(fā)送數(shù)據(jù)，例如，無線通信設(shè)備302可同時發(fā)送和接收數(shù)據(jù)，或者，無線通信設(shè)備302也可以在不同時刻發(fā)送和接收數(shù)據(jù)，或其組合等。無線通信設(shè)備302例如可以是基站(例如，圖1的基站102等)、接入終端(例如，圖1的接入終端116、圖1的接入終端122等)等。
無線通信設(shè)備302可以包括接收機306和polar碼譯碼器304。可選地，當無線通信設(shè)備302經(jīng)由信道發(fā)送數(shù)據(jù)時，該無線通信設(shè)備302還可以包括一個發(fā)射機，該發(fā)射機可以單獨存在，也可以與接收機306集成在一起形成一個收發(fā)機。
其中，接收機306可在信道接收來自其他無線通信裝置發(fā)射的經(jīng)過polar碼編碼處理后的信號。
并且，polar譯碼器304用于對該接收機306接收到的信號進行譯碼，獲取其他無線通信裝置所發(fā)送的數(shù)據(jù)。
在對具體的實施例展開描述之前，首先介紹本發(fā)明所涉及的polar碼的編譯碼過程：
通信系統(tǒng)通常采用信道編碼提高數(shù)據(jù)傳輸?shù)目煽啃?，以保證通信的質(zhì)量。arikan提出的極化(polar)碼是第一個從理論上證明可以取得香農(nóng)容量且具有低編譯碼復(fù)雜度的好碼。
polar碼是一種線性塊碼，其生成矩陣為gn，編碼過程為
其中，
gn是一個n×n的矩陣，且
以上涉及的加法、乘法操作均為二進制伽羅華域(galoisfield)上的加法、乘法操作。
polar碼的編碼過程中，
當固定比特被設(shè)為0時，polar碼的編碼輸出可簡化為：
polar碼最基本的譯碼方法是sc譯碼。sc譯碼算法利用從信道中接收到的信號序列
對索引i從1到n，逐個進行以下譯碼判決：
其中，
上式中，
其中，如前所述，
sc譯碼的優(yōu)點是：1)在碼長足夠大時，理論上證明了polar碼在sc譯碼下能夠達到信道容量；2)譯碼復(fù)雜度很低，與碼長n與碼長的對數(shù)log2n的乘積呈線性關(guān)系，為o(nlog2n)。
當碼長較短的時候，傳統(tǒng)的串行抵消(successivecancellation，sc)譯碼的性能并不理想，其性能不如目前已廣泛使用的低密度奇偶校驗(low-densityparity-check，ldpc)碼或turbo碼。陸續(xù)提出了以scl譯碼算法為代表的增強sc譯碼算法(還包括scs譯碼、sch譯碼等)。在信息序列中包含crc信息的情況(harq傳輸即屬于這種場景)下，通過crc輔助的增強sc譯碼，如crc輔助的scl(crc-aidedsuccessivecancellationlist，cascl)譯碼、crc輔助的scs(crc-aidedsuccessivecancellationstack，cascs)譯碼和crc輔助的sch(crc-aidedsuccessivecancellationhybrid，casch)譯碼等，polar碼能夠在譯碼復(fù)雜度相當?shù)那闆r下獲得與turbo碼或ldpc碼相當，甚至更優(yōu)的fer性能。因此，polar碼在未來通信系統(tǒng)中具有非常好的應(yīng)用前景。
下面，結(jié)合圖4對上述polar碼編碼器204的具體處理過程，進行詳細說明。結(jié)合圖5對上述polar碼譯碼器304的具體處理過程，進行詳細說明。
圖4是本發(fā)明一個實施例的極化碼的編碼方法400的示意性流程圖，圖4所示的方法400可以由編碼設(shè)備，例如，無線通信設(shè)備中的polar碼編碼器執(zhí)行。該方法400包括：
s410，編碼設(shè)備根據(jù)需要傳輸至譯碼設(shè)備的目標信息，生成第一比特序列，該第一比特序列包括信息比特和固定比特，該信息比特用于承載該目標信息，該固定比特用于承載預(yù)設(shè)信息。
s420，該編碼設(shè)備根據(jù)該第一比特序列，確定校驗比特。
s430，該編碼設(shè)備根據(jù)該第一比特序列和該校驗比特，生成第二比特序列；
s440，該編碼設(shè)備根據(jù)該第二比特序列，生成極化碼序列。
具體地說，在s410，編碼設(shè)備可以根據(jù)需要傳輸至譯碼設(shè)備的信息(即，目標信息的一例)生成信息比特序列x，不失一般性，設(shè)該信息比特序列x的長度(或者說，該信息比特序列x包括的比特的數(shù)量)為k-α，其中，k-α≥1。在本發(fā)明實施例中，編碼設(shè)備生成信息比特序列x的過程可以與現(xiàn)有技術(shù)相似，這里，為了避免贅述，省略其詳細說明。
其后，編碼設(shè)備可以在該比特序列x中插入n-k個固定比特，從而得到長度(或者說，所包括的比特數(shù)量)為n-α的比特序列y(即，第一比特序列的一例)。在本發(fā)明實施例中，編碼設(shè)備在信息比特中插入固定比特從而生成上述比特序列y的過程可以與現(xiàn)有技術(shù)相似，這里，為了避免贅述，省略其詳細說明。
可選地，該第一比特序列的長度為2的整數(shù)次冪。
具體地說，在本發(fā)明實施例中，該比特序列y的長度(或者說，比特序列y所包括的比特數(shù)量)為2的整數(shù)次冪，即，設(shè)該比特序列y的長度為b，則b滿足以下式1。
b＝2j,j≥1式1
應(yīng)理解，以上列舉的第一比特序列的長度僅為示例性說明，本發(fā)明并未限定于此，該比特序列y的長度可以根據(jù)需要任意變更，例如，該比特序列y的長度可以根據(jù)預(yù)先設(shè)定的極化碼母碼的碼長(即，n)和crc校驗比特的長度(即，α)確定。
在s420，編碼設(shè)備可以對如上所述生成的比特序列y進行用于生成α個校驗比特的crc校驗處理，或者說，crc校驗編碼。
在本發(fā)明實施例中，編碼設(shè)備可以對比特序列y整體進行crc校驗處理，以生成與該比特序列y整體相對應(yīng)的α個校驗比特(即，方式1)?；蛘撸幋a設(shè)備也可以對比特序列y進行分段處理，以獲取p(p≥2)個子比特序列，并分別對每個子比特序列進行crc校驗處理，以生成每個子比特序列所對應(yīng)的校驗比特(即，方式2)。
下面，分別對以上兩種方式下的處理過程進行詳細說明。
方式1
圖5示出了本發(fā)明實施例的crc的基本原理的示意圖。如圖5所示，在本發(fā)明實施例中，編碼設(shè)備可以對比特序列y進行串行處理，每次處理1比特。在圖5所示處理方式中，g0～gα-1為以下式2中矩陣g中的元素，其中，g0～gα-1的取值為0或1，具體的取值可以根據(jù)現(xiàn)有技術(shù)中crc處理過程中的規(guī)定來確定。b0～bα-1表示寄存器，用于存儲中間值，并根據(jù)指示將所存儲的數(shù)值進行輸出。yi表示第i次處理(或者說，第i次輸入的比特序列y中)的比特，i∈[0，n-α]。其中，n-α為待校驗的序列(即，比特序列y)的長度，另外圖5和圖6中的
如圖5所示，以對比特序列y中的第i個比特yi的處理為例，編碼設(shè)備首先將yi于存儲在寄存器bα-1中的中間值進行加運算(為了便于理解和說明，將計算結(jié)果記做yi’)，yi’被輸入至寄存器b0。并且，g0與yi’進行乘運算后的結(jié)果被與從寄存器b0輸出的值(即，yi’)進行加運算后輸出至寄存器b1，g1與yi’進行乘運算后的結(jié)果被與從寄存器b1輸出的值進行加運算后輸出至寄存器b2，以此類推，能夠?qū)拇嫫鱞α-1中存儲的中間值進行更新。從而，比特序列y中的各比特均處理完成后，可以將寄存器bα-1存儲的最終值作為校驗序列(即，序列w)。
在本發(fā)明實施例中，可以將上述crc校驗過程可以通過以下式2表示。
si＝r·si-1+g·yi式2
其中，
其中，si是一個長度為α的向量，表示第i個中間狀態(tài)，i∈[1，α]，t表示轉(zhuǎn)置。
應(yīng)理解，以上列舉的圖5所示crc處理的方法僅為示例性說明，本發(fā)明并未限定于此，例如，在本發(fā)明實施例中，編碼設(shè)備還可以采用多比特并行處理的方式進行crc處理。
即，可選地，該編碼設(shè)備根據(jù)該第一比特序列，獲取校驗序列，包括：該編碼設(shè)備根據(jù)該第一比特序列的長度，確定并行度m，m≥2；
該編碼設(shè)備根據(jù)該并行度m，對該第一比特序列進行校驗處理，以獲取該校驗序列。
具體地說，在本發(fā)明實施了中，并行度m表示編碼段進行校驗處理時同時處理的比特的數(shù)量。
例如，編碼設(shè)備可以根據(jù)需要校驗的比特序列(即，第一比特序列)的長度來確定該并行度m，例如，如果該第一比特序列的長度較大，則可以使并行度m較大，以縮短校驗處理的時間。
應(yīng)理解，以上列舉的用于確定并行度m的具體參數(shù)可確定方式僅為示例性說明，本發(fā)明并未限定于此，例如，編碼設(shè)備還可以基于用戶設(shè)定或系統(tǒng)規(guī)定的校驗處理時間(或者說，處理時延)、編碼設(shè)備自身的處理性能等來確定該并行度m，例如，如果用戶設(shè)定或系統(tǒng)規(guī)定的校驗處理時間較短，則可以使并行度m較大，以縮短校驗處理的時間。
圖6示出了發(fā)明實施例的crc的并行處理的基本原理的示意圖。如圖6所示，編碼設(shè)備可以采用并行處理方式，對比特序列y進行crc校驗處理。
如圖6所示，編碼設(shè)備可以對比特序列y進行串并變化處理，得到第i次校驗處理所處理的m個比特(即，yi～yi+m－1)，其后，編碼設(shè)備可以使該yi～yi+m－1與矩陣[rm-1grm-2g…g]相乘，得到的α個比特(即，y’i～y’i+α-1)。并且，編碼設(shè)備可以使矩陣rm與上一次迭代的中間狀態(tài)
假設(shè)并行度為m，即每次處理m個比特，則crc校驗過程可以通過以下式3表示。
其中，rm表示m個r相乘，t表示轉(zhuǎn)置。
當比特序列y的長度不能被并行度m整除時，不能簡單地由上述圖6或式3所示方式實現(xiàn)，需要通過兩步進行計算：
(1)計算前
(2)計算最后
圖7示出了此情況下，發(fā)明實施例的crc的并行處理的流程示意圖。如圖7所示，編碼設(shè)備可以對比特序列y進行串并變化處理得到基于并行度m1進行校驗處理的比特
在實際應(yīng)用中，需要支持多種不同的比特序列y(即，在信息比特中插入固定比特之后形成的序列)的長度，如果針對所有的長度n-α，m1的取值相同，則m2的值有可能不同。設(shè)m2有q種可能的情況下，在共用一個crc模塊時，可以采用圖8所示的crc的并行處理的流程。如圖8所示，編碼設(shè)備可以根據(jù)所確定的并行度m1，對比特序列y進行串并變化處理得到基于并行度m1進行校驗處理的比特和剩余的比特，并根據(jù)剩余的比特確定該部分剩余比特的并行度(即，m2--1～m2-q中的一種)，從而能夠基于所確定的并行度，對該剩余的比特進行校驗處理。
可選地，該第一比特序列的長度為2的整數(shù)次冪。
具體地說，在本發(fā)明實施例中，可以使比特序列y的碼長(或者說，包括的比特數(shù))為2的整數(shù)次冪，從而在確定并行度時，只要使所選取的并行度的值為2的整數(shù)次冪即可，即，能夠確保比特序列y的長度能夠被并行度m整除，采用一個并行度便能夠完成基于并行方式的crc校驗處理，大大降低了實現(xiàn)復(fù)雜度，節(jié)省了處理時延，因此更適合實際系統(tǒng)應(yīng)用。
與此相對，在現(xiàn)有技術(shù)中，由于crc校驗處理的對象為信息比特(即，本發(fā)明實施例中的比特序列x)，以lte協(xié)議3gppts36.212與3gppts36.213規(guī)定的編碼塊長度(即輸入編碼器的信息比特數(shù)量)與速率適配后可能的長度為例，信息比特數(shù)量的可能的取值共有188種，取值范圍從40到6144，很難統(tǒng)一crc校驗處理的并行度。
應(yīng)理解，以上列舉的本發(fā)明所使用的并行度的確定方式僅為示例性說明，本發(fā)明并未限定于此，如果比特序列y(第一比特序列)的長度是并行度m1的整數(shù)倍，即，n＝k·m1，則可以分k次處理，每次處理m1個比特；
如果比特序列y的長度不是m1的整數(shù)倍，例如，n＝k·m1+m2，其中，1≤m2＜m1，m1≥2，則例如，可以分k+1次處理，前k次每次處理m1個比特(并行度為m1)，最后一次處理m2個比特(并行度為m2)。
即，在本發(fā)明實施例中，最多需要兩個校驗處理模塊便能夠完成校驗處理，其中，一個校驗處理模塊的并行度為m1，另一個校驗處理模塊的并行度為m2。
在如上所述，生成了α個校驗比特之后，編碼設(shè)備可以將該α個校驗比特作為校驗序列(以下，為了便于理解和區(qū)分，記做：校驗序列w)。
需要說明的是，圖6和圖7中的s0～sa表示上述校驗序列w中的α個校驗比特。
在s430，編碼設(shè)備可以根據(jù)在s410生成的比特序列y(長度為n-α)和在s420生成的校驗序列w(長度為α)，確定長度為n的序列z(即，第二比特序列的一例)。
作為示例而非限定，在本發(fā)明實施例中，比特序列y中的比特位于序列z中的n-α個第一預(yù)設(shè)比特位，校驗序列中的比特位于序列z中的α個第二預(yù)設(shè)比特位，其中，該第一預(yù)設(shè)比特位和第二預(yù)設(shè)比特位可以由系統(tǒng)規(guī)定，也可以由編碼設(shè)備和譯碼設(shè)備協(xié)商確定，本發(fā)明并未特別限定。
可選地，在該第二比特序列中，該第二預(yù)設(shè)比特位在該第一預(yù)設(shè)比特位之后。
具體地說，在本發(fā)明實施例中，編碼設(shè)備可以將校驗序列添加在比特序列y之后形成序列z，即，在本發(fā)明實施例中，第一預(yù)設(shè)比特位可以是比特序列y中的前n-α個比特位，第二預(yù)設(shè)比特位可以是比特序列y中的末尾的α個比特位。
應(yīng)理解，以上列舉的比特序列y與校驗序列之間的位置關(guān)系(或者說，該第二預(yù)設(shè)比特位在該第一預(yù)設(shè)比特位)僅為示例性說明，本發(fā)明并未限定于此，第二預(yù)設(shè)比特位與第一預(yù)設(shè)比特位的位置關(guān)系(或者說，比特序列y中的比特與校驗序列中的比特在序列z中的位置關(guān)系)可以任意確定，只要使譯碼設(shè)備能夠從比特在序列z中確定比特序列y和校驗序列即可。
可選的，該編碼方法還包括：該編碼設(shè)備向該譯碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗比特在該第二比特序列中位置。
具體地說，在本發(fā)明實施例中，編碼設(shè)備還可以將該第一比特序列(例如，上述第一預(yù)設(shè)比特位)的具體位置的指示信息(即，第一指示信息的一例)和/或校驗比特(例如，第二預(yù)設(shè)比特位)的具體位置的指示信息(即，第一指示信息的另一例)發(fā)送給譯碼設(shè)備，從而，譯碼設(shè)備可以根據(jù)該第一指示信息，從該第二比特序列中確定第一比特序列和校驗序列。
圖9是本發(fā)明一個實施例的對第一比特幣序列整體進行校驗時的編碼過程的一例的示意圖。如圖9所示，首先，編碼設(shè)備可以在信息比特中插入固定比特，以獲取比特序列y。其后，編碼設(shè)備可以對序列y進行校驗處理，得到α個校驗比特，作為序列y所對應(yīng)的子校驗序列w。并且，編碼設(shè)備可以將校驗序列w添加至序列y的末尾，得到長度為n的序列z，其后，編碼設(shè)備可以將該序列z與核矩陣相乘，生成極化碼。
方式2
該編碼設(shè)備根據(jù)該第一比特序列，獲取校驗序列，包括：
該編碼設(shè)備對該第一比特序列進行分段處理，以生成p個子比特序列，每個子比特序列包括信息比特和固定比特，p≥2；
該編碼設(shè)備根據(jù)該p個子比特序列，獲取校驗序列，其中，該校驗序列包括p個子校驗序列，該p個子比特序列與該p個子校驗序列一一對應(yīng)，每個子校驗序列是根據(jù)該對應(yīng)的子比特序列生成的。
其中，該編碼設(shè)備根據(jù)該p個子比特序列，確定校驗比特，包括：
該編碼設(shè)備根據(jù)第p個子比特序列的長度，確定該第p個子比特序列所對應(yīng)的并行度m，其中，m≥2，p∈[1，p]；
該編碼設(shè)備根據(jù)該第p個子比特序列所對應(yīng)的并行度m，對該第p個子比特序列進行校驗處理，以獲取該第p個子比特序列所對應(yīng)的子校驗比特。
具體地說，在本發(fā)明實施例中，編碼設(shè)備在生成的比特序列y之后，可以對該比特序列y進行分段處理，以確定p個子比特序列。
需要說明的是，在本發(fā)明實施例中，子比特序列的長度可以是系統(tǒng)或通信協(xié)議規(guī)定的，從而，譯碼設(shè)備能夠基于系統(tǒng)或通信協(xié)議規(guī)定，從所接收到的信號中的區(qū)分各子比特序列。
或者，在本發(fā)明實施例中，編碼設(shè)備也可以自主確定子比特序列的長度，此情況下，該方法還包括：該編碼端設(shè)備向該譯碼設(shè)備發(fā)送第二指示信息，該第二指示信息用于指示該第一比特序列中的每個子比特序列在該第二比特序列中的位置。
即，譯碼設(shè)備能夠根據(jù)該第二指示信息，從所接收到的信號中的區(qū)分各子比特序列。
在s420，編碼設(shè)備可以對每個子比特序列分別進行crc校驗處理，以生成每個子比特序列所對應(yīng)的子校驗序列，即，p個子校驗序列。
從而，在本發(fā)明實施例中，校驗序列w可以由該p個子校驗序列構(gòu)成。
這里，編碼設(shè)備對每個子比特序列進行crc校驗處理的方法和過程可以與上述對比特序列y整體進行crc校驗處理的方法和過程相似，這里，為了避免贅述，省略其詳細說明。
需要說明的是，在本發(fā)明實施例中，子校驗序列的長度可以是系統(tǒng)或通信協(xié)議規(guī)定的，從而，譯碼設(shè)備能夠基于系統(tǒng)或通信協(xié)議規(guī)定，從所接收到的信號中的區(qū)分各子校驗序列。
或者，在本發(fā)明實施例中，編碼設(shè)備也可以自主確定子校驗序列的長度。
此情況下，例如，子校驗序列的長度可以與所對應(yīng)的子比特序列的長度之間具有映射關(guān)系，即，譯碼設(shè)備可以根據(jù)每個子比特序列的長度，確定其所對應(yīng)的子校驗序列的長度。
再例如，該方法還包括：該編碼端設(shè)備向該譯碼設(shè)備發(fā)送第二指示信息，該第二指示信息用于指示每個子比特序列所對應(yīng)的子校驗序列在該第二比特序列中的位置。從譯碼設(shè)備能夠基于該第二指示信息，從所接收到的信號中的區(qū)分各子校驗序列。
并且，在本發(fā)明實施例中，在本發(fā)明實施例中，一個子比特序列(為了便于理解和區(qū)分，記做：子比特序列yp)所對應(yīng)的子校驗序列(為了便于理解和區(qū)分，記做：子比特序列wp)用于譯碼設(shè)備對該子比特序列yp的驗證處理(隨后，對該驗證處理的具體過程進行詳細說明)。
另外，在本發(fā)明實施例中，對于任意兩個子比特序列，其長度可以相同也可以相異，本發(fā)明并未特別限定，只要確保比特序列y的長度為n-α；并且，對于任意兩個子校驗序列，其長度可以相同也可以相異，本發(fā)明并未特別限定，只要確保有該p個子校驗序列構(gòu)成的校驗序列w的長度為α即可。
可選地，每個子比特序列的長度為2的整數(shù)次冪。
具體地說，在本發(fā)明實施例中，可以使每個子比特序列的碼長(或者說，包括的比特數(shù))為2的整數(shù)次冪，從而在確定并行度時，只要使所選取的并行度的值為2的整數(shù)次冪即可，即，能夠確保子比特序列的長度能夠被并行度m整除，僅需要采用一個并行度便能夠完成基于并行方式的crc校驗處理，大大降低了實現(xiàn)復(fù)雜度，節(jié)省了處理時延，因此更適合實際系統(tǒng)應(yīng)用。
在s430，編碼設(shè)備可以根據(jù)在s410生成的比特序列y(長度為n-α)和在s420生成的校驗序列w(長度為α)，確定長度為n的序列z(即，第二比特序列的一例)。
作為示例而非限定，在本發(fā)明實施例中，比特序列y中的比特位于序列z中的n-α個第一預(yù)設(shè)比特位，校驗序列中的比特位于序列z中的α個第二預(yù)設(shè)比特位，其中，該第一預(yù)設(shè)比特位和第二預(yù)設(shè)比特位可以由系統(tǒng)規(guī)定，也可以由編碼設(shè)備和譯碼設(shè)備協(xié)商確定，本發(fā)明并未特別限定。
可選地，在該第二比特序列中，該第二預(yù)設(shè)比特位在該第一預(yù)設(shè)比特位之后。
具體地說，在本發(fā)明實施例中，編碼設(shè)備可以將校驗序列添加在比特序列y之后形成序列z，即，在本發(fā)明實施例中，第一預(yù)設(shè)比特位可以是比特序列y中的前n-α個比特位，第二預(yù)設(shè)比特位可以是比特序列y中的末尾的α個比特位。
應(yīng)理解，以上列舉的比特序列y與校驗序列之間的位置關(guān)系(或者說，該第二預(yù)設(shè)比特位在該第一預(yù)設(shè)比特位)僅為示例性說明，本發(fā)明并未限定于此，第二預(yù)設(shè)比特位與第一預(yù)設(shè)比特位的位置關(guān)系(或者說，比特序列y中的比特與校驗序列中的比特在序列z中的位置關(guān)系)可以任意確定，只要使譯碼設(shè)備能夠從比特在序列z中確定比特序列y和校驗序列即可。
例如，可選地，在第二比特序列中，每個子比特序列與所對應(yīng)的子校驗序列相鄰。
具體地說，在本發(fā)明實施例中，編碼設(shè)備可以將每個子比特序列和與其相對應(yīng)的子校驗序列合并，例如，可以在每個子比特序列末尾添加與其相對應(yīng)的子校驗序列，形成p個比特序列(記做：序列z1～序列zp)，并將該序列z1～序列zp合并，形成序列z。
圖10是分段處理時編碼過程的另一例的示意圖。不失一般性，以將比特序列y分為2個(p＝2)子比特序列時的處理為例：
如圖10所示，首先，編碼設(shè)備可以在信息比特中插入固定比特，以生成序列y，其后，編碼設(shè)備可以將序列y分成長度為λn-α1的子序列y1和長度為(1-λ)n-α2的兩個子序列y2。
其后，編碼設(shè)備可以對長度為λn-α1的序列y1進行校驗處理，得到α1個校驗比特，作為序列y1所對應(yīng)的子校驗序列w1。并且，編碼設(shè)備可以將子校驗序列w1添加至序列y1的末尾，得到長度為λn的序列z1。
類似地，編碼設(shè)備可以對長度為(1-λ)n-α2的序列y2進行校驗處理，得到α2個校驗比特，作為序列y2所對應(yīng)的子校驗序列w2。并且，編碼設(shè)備可以將子校驗序列w2添加至序列y2的末尾，得到長度為(1-λ)n的序列z2。
從而，編碼設(shè)備可以將序列z1和序列z2合并，得到長度為n的序列z。
此情況下，序列z可以為y1w1y2w2。
應(yīng)理解，以上列舉的序列z的形式僅為示例性說明，本發(fā)明并未限定于此，只要能夠使譯碼設(shè)備準確地從序列z中區(qū)分y1、w1、y2和w2即可，例如，該序列z還可以為y1y2w1w2。
在通過上述方式1或方式2獲得長度為n的序列z之后。
在s440，編碼設(shè)備可以使序列z乘以核矩陣
根據(jù)本發(fā)明實施例的極化碼的編碼方法，通過使編碼設(shè)備對包括信息比特和固定比特的第一比特序列進行校驗處理，以確定校驗比特，并將該第一比特序列與該校驗比特進行合并，生成第二比特序列，其后，編碼設(shè)備可以根據(jù)該第二比特序列，生成極化碼序列，從而，譯碼設(shè)備可以在對該極化碼序列進行譯碼處理而獲取該第二比特序列后，基于該第二比特序列中的校驗比特，對該第二比特序列中的第一比特序列進行校驗處理，即，能夠在確定信息比特之前，完成校驗過程。特別是在基于scl譯碼算法等的譯碼過程中，能夠獲得多個路徑的估值，在本發(fā)明實施例中，能夠在無需獲取每個路徑中的信息比特的情況下進行校驗處理，從而可以僅保留校驗通過的路徑，并將該校驗通過的路徑中的信息比特作為譯碼輸出，大大縮短了譯碼處理的延時，改善了用戶體驗。
圖11是本發(fā)明一個實施例的極化碼的譯碼方法500的示意性流程圖，圖9所示的方法500可以由譯碼設(shè)備，例如，無線通信設(shè)備中的polar碼譯碼器執(zhí)行，該方法500包括：
s510，譯碼設(shè)備獲取極化碼序列；
s520，該譯碼設(shè)備對該極化碼序列進行譯碼處理，以獲取至少一個第二比特序列，其中，該第二比特序列包括第一比特序列和校驗序列，其中，該校驗序列是基于該第一比特序列生成的，該第一比特序列包括信息比特和固定比特，該信息比特用于承載目標信息，該固定比特用于承載預(yù)設(shè)信息；
s530，該譯碼設(shè)備根據(jù)每個第二比特序列中的第一比特序列，獲取每個第二比特序列所對應(yīng)的驗證序列，并根據(jù)每個第二比特序列所對應(yīng)的驗證序列和每個第二比特序列中的校驗序列，從該至少一個第二比特序列中確定目標第二比特序列，其中，該目標第二比特序列所對應(yīng)的驗證序列與該目標第二比特序列中的校驗序列相同；
s540，該譯碼設(shè)備根據(jù)該目標第二比特序列中的信息比特，確定編碼設(shè)備所傳輸?shù)哪繕诵畔ⅰ?/p>
其中，可選地，該譯碼設(shè)備根據(jù)每個第二比特序列中的第一比特序列，獲取每個第二比特序列所對應(yīng)的驗證序列，包括：
該譯碼設(shè)備根據(jù)該第一比特序列的長度，確定并行度m，m≥2；
該譯碼設(shè)備根據(jù)該并行度m，對該第一比特序列進行校驗處理，以獲取該校驗序列。
或者，可選地，該譯碼設(shè)備根據(jù)每個第二比特序列中的p個子比特序列，獲取每個第二比特序列所對應(yīng)的驗證序列，包括：
該譯碼設(shè)備根據(jù)每個第二比特序列中的第p個子比特序列的長度，確定該第p個子比特序列所對應(yīng)的并行度m，其中，m≥2，p∈[1，p]；
該譯碼設(shè)備根據(jù)該第p個子比特序列所對應(yīng)的并行度m，對該第p個子比特序列進行校驗處理，以獲取該第p個子比特序列所對應(yīng)的子驗證序列。
具體地說，在s510，譯碼設(shè)備接收編碼設(shè)備發(fā)送的極化碼序列。
在s520，譯碼設(shè)備對所接收到的該極化碼序列進行譯碼處理，獲得該極化碼序列的譯碼估值(即，第二比特序列的一例)，其中，該譯碼估值包括與上述比特序列y相對應(yīng)的序列(即，第一比特序列的一例)以及與上述校驗序列w相對應(yīng)的序列(即，校驗序列的一例)。
需要說明的是，如圖在譯碼設(shè)備使用例如scl譯碼算法進行譯碼處理時，能夠獲取多個路徑的譯碼估值(或者說，多個第二比特序列)，并且，每個路徑的第二比特序列均包含第一比特序列和驗證序列。
以下，為了便于理解和區(qū)分，不失一般性，以譯碼設(shè)備對第i個路徑的第二比特序列(記做，第二比特序列#i)的處理為例，對后續(xù)譯碼過程進行詳細說明。
根據(jù)上述針對編碼過程的描述，該第二比特序列#i包括n個比特，其中，該第二比特序列#i中的第一比特序列(以下，為了便于理解和區(qū)分，記做：第一比特序列#i)包括k-α個信息比特，并且，該第一比特序列#i包括n-k個固定比特，該第二比特序列#i中的校驗序列(以下，為了便于理解和區(qū)分，記做：校驗序列#i)包括α個校驗比特。
這里，該第一比特序列#i中的比特位于第二比特序列#i中的第一預(yù)設(shè)比特位，該校驗序列#i中的比特位于第二比特序列#i中的第二預(yù)設(shè)比特位。
在本發(fā)明實施例中，該第一預(yù)設(shè)比特位與第二預(yù)設(shè)比特位的具體位置可以由系統(tǒng)或通信協(xié)議規(guī)定，從而，譯碼設(shè)備可以根據(jù)該規(guī)定，從該第二比特序列中確定第一比特序列和校驗序列。
或者，可選地，在該譯碼設(shè)備根據(jù)每個第二比特序列中的第一比特序列，獲取每個第二比特序列所對應(yīng)的驗證序列之前，該方法還包括：
該譯碼設(shè)備接收該編碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一預(yù)設(shè)比特位在該第二比特序列中位置，或該第一指示信息用于指示該第二預(yù)設(shè)比特位在該第二比特序列中位置；
該譯碼設(shè)備根據(jù)該第一指示信息，確定每個第二比特序列中的第一比特序列和校驗序列。
具體地說，在本發(fā)明實施例中，編碼設(shè)備還可以將第一預(yù)設(shè)比特位的具體位置的指示信息(即，第一指示信息的一例)和/或第二預(yù)設(shè)比特位的具體位置的指示信息(即，第一指示信息的另一例)發(fā)送給譯碼設(shè)備，從而，譯碼設(shè)備可以根據(jù)該第一指示信息，從該第二比特序列#i中確定第一比特序列#i和校驗序列#i。
在本發(fā)明實施例中，該校驗比特#i可能是編碼設(shè)備通過上述方式1生成的。
此情況下，在s530，譯碼設(shè)備可以對第一比特序列#i整體進行crc校驗處理，以獲取針對該第一比特序列#i整體的驗證序列#i，該驗證序列#i包括α個驗證比特，另外，該過程與編碼設(shè)備對比特序列y整體進行crc校驗處理，以獲取針對包括α個校驗比特的校驗序列的過程相似，這里，為了避免贅述，省略其詳細說明。
需要說明的是，在本發(fā)明實施例中，譯碼設(shè)備也可以采用并行方式進行crc校驗處理，此情況下，譯碼設(shè)備所使用的并行度與編碼設(shè)備所使用的并行度可以相同也可以不同，本發(fā)明并未特別限定。
可選地，該第一比特序列的長度為2的整數(shù)次冪。
可選地，該并行度m為2的整數(shù)次冪。
具體地說，在本發(fā)明實施例中，由于第一比特序列#i的長度為2的整數(shù)次冪，因此在確定并行度時，只要使所選取的并行度的值為2的整數(shù)次冪即可，采用一個并行度便能夠完成基于并行方式的crc校驗處理，大大降低了實現(xiàn)復(fù)雜度，節(jié)省了處理時延，因此更適合實際系統(tǒng)應(yīng)用。
與此相對，在現(xiàn)有技術(shù)中，由于crc校驗處理的對象為信息比特(即，本發(fā)明實施例中的比特序列x)，以lte協(xié)議3gppts36.212與3gppts36.213規(guī)定的編碼塊長度(即輸入編碼器的信息比特數(shù)量)與速率適配后可能的長度為例，信息比特數(shù)量的可能的取值共有188種，取值范圍從40到6144，很難統(tǒng)一crc校驗處理的并行度。
在獲取驗證序列#i之后，譯碼設(shè)備可以將該驗證序列#i和校驗序列#i進行對比，
如果驗證序列#i與校驗序列#i相同，則譯碼設(shè)備可以確定該第一比特序列#i通過驗證，并在s540，譯碼設(shè)備可以從該第一比特序列#i中提取信息比特，并獲取承載于該信息比特中的目標信息。
如果驗證序列#i與校驗序列#i不相同，則譯碼設(shè)備可以確定該第一比特序列#i未通過驗證，并可以將第二比特序列#i(或者說，第一比特序列#i)舍棄。
在本發(fā)明實施例中，該校驗比特也可能是編碼設(shè)備通過上述方式2生成的。
此情況下，可選地，每個第二比特序列中的第一比特序列包括p個子比特序列，每個子比特序列包括信息比特和固定波特，p≥2，并且，每個第二比特序列中的校驗序列包括p個子校驗序列，該p個子比特序列與該p個子校驗序列一一對應(yīng)，每個子校驗序列是根據(jù)該對應(yīng)的子比特序列生成的，以及
該譯碼設(shè)備根據(jù)每個第二比特序列中的第一比特序列，獲取每個第二比特序列所對應(yīng)的驗證序列，并根據(jù)每個第二比特序列所對應(yīng)的驗證序列和每個第二比特序列中的校驗序列，從該l個第二比特序列中確定目標第二比特序列，包括：
該譯碼設(shè)備確定每個第二比特序列中的p個子比特序列和p個子校驗序列；
該譯碼設(shè)備根據(jù)每個第二比特序列中的p個子比特序列，獲取每個第二比特序列所對應(yīng)的驗證序列，其中，每個第二比特序列所對應(yīng)的驗證序列包括p個子驗證序列，該p個子比特序列與該p個子驗證序列一一對應(yīng)，每個子驗證序列是根據(jù)該對應(yīng)的子比特序列生成的；
該譯碼設(shè)備根據(jù)每個第二比特序列所對應(yīng)的p個子驗證序列和每個第二比特序列中的p個子校驗序列，確定目標第二比特序列，其中，對于目標第二比特序列中的任一子比特序列，該子比特序列所對應(yīng)的子驗證序列和該子比特序列所對應(yīng)的子校驗序列相同。
其中，可選地，該譯碼設(shè)備根據(jù)每個第二比特序列中的第一比特序列，獲取每個第二比特序列所對應(yīng)的驗證序列，包括：
該譯碼設(shè)備根據(jù)該第一比特序列的長度，確定并行度m，m≥2；
該譯碼設(shè)備根據(jù)該并行度m，對該第一比特序列進行校驗處理，以獲取該校驗序列。
具體地說，在本發(fā)明實施例中，譯碼設(shè)備可以確定第一比特序列#i所包括的各子比特序列，以及，校驗序列#i所包括的各子校驗序列。
在本發(fā)明實施例中，各子比特序列的長度和位置以及各子校驗序列的長度和位置可以是有系統(tǒng)或者通信協(xié)議規(guī)定的，從而，譯碼設(shè)備可以根據(jù)該規(guī)定，區(qū)分各子比特序列和各子校驗序列。
或者，該方法還包括：
該譯碼端設(shè)備接收該編碼設(shè)備發(fā)送的第二指示信息，該第二指示信息用于指示該第一比特序列中的每個子比特序列，并且，該第二指示信息用于指示每個子比特序列所對應(yīng)的子校驗序列。
具體地說，在本發(fā)明實施例中，編碼設(shè)備還可以向譯碼設(shè)備發(fā)送每個子比特序列在該第二比特序列#i中的位置的指示信息，以及每個子校驗序列在該第二比特序列#i中的位置的指示信息(即，第二指示信息的一例)，從而，譯碼設(shè)備可以根據(jù)該第二指示信息，區(qū)分各子比特序列和各子校驗序列。
從而，在s530，譯碼設(shè)備可以對各子比特序列分別進行crc校驗處理，以獲取每個子比特序列所對應(yīng)的驗證序列(記做：子驗證序列)，其中，所有子驗證序列共包括α個驗證比特，另外，該過程與編碼設(shè)備對每個子比特序列進行crc校驗處理，以獲取各子校驗序列的過程相似，這里，為了避免贅述，省略其詳細說明。
可選地，每個子比特序列的長度為2的整數(shù)次冪。
可選地，該并行度m為2的整數(shù)次冪。
具體地說，在本發(fā)明實施例中，由于第一比特序列#i中的每個子比特序列的長度為2的整數(shù)次冪，因此在確定對每個子比特序列進行crc校驗處理所使用的并行度時，只要使所選取的并行度的值為2的整數(shù)次冪即可，僅需要采用一個并行度便能夠完成基于并行方式的crc校驗處理，大大降低了實現(xiàn)復(fù)雜度，節(jié)省了處理時延，因此更適合實際系統(tǒng)應(yīng)用。
與此相對，在現(xiàn)有技術(shù)中，由于crc校驗處理的對象為信息比特(即，本發(fā)明實施例中的比特序列x)，以lte協(xié)議3gppts36.212與3gppts36.213規(guī)定的編碼塊長度(即輸入編碼器的信息比特數(shù)量)與速率適配后可能的長度為例，信息比特數(shù)量的可能的取值共有188種，取值范圍從40到6144，很難統(tǒng)一crc校驗處理的并行度。
如上所述，譯碼設(shè)備可以確定在獲取第一比特序列#i中的每個子序列所對應(yīng)的子驗證序列，不失一般性，將第一比特序列#i中的第j個子序列(記做：子序列#j)所對應(yīng)的子驗證序列記做子驗證序列#j，將校驗序列#i中與該子序列#j相對應(yīng)的子校驗序列記做：子校驗序列#j。
之后，譯碼設(shè)備可以將該子驗證序列#j和子校驗序列#j進行對比，
如果子驗證序列#j與子校驗序列#j相同，則譯碼設(shè)備可以確定該子序列#j通過驗證；
如果子驗證序列#j與子校驗序列#j不相同，則譯碼設(shè)備可以確定該子序列#j未通過驗證，并且，可以將第一比特序列#i(或者說，第二比特序列#i)舍棄。
從而，譯碼設(shè)備可以確定該多路第二序列中所有子序列均通過驗證的一路第二比特序列(記做：目標第二比特序列)，在s440，譯碼設(shè)備可以從該目標第二比特序列所包括的第一比特序列中提取信息比特，并獲取承載于該信息比特中的目標信息。
圖12是譯碼過程的一例的示意圖，如圖12所示，譯碼設(shè)備可以對所接收到的計劃進行基于scl譯碼算法的譯碼處理，以獲取l個路徑的第二比特序列(包括第一比特序列和校驗比特)，其后，譯碼設(shè)備可以對每個路徑的第二比特序列中的第一比特序列進行校驗處理，得到每個路徑的驗證比特，進而，譯碼設(shè)備可以對每個路徑的驗證比特和校驗比特進行對比處理，從而，譯碼設(shè)備能夠確定驗證比特和校驗比特相同的一個路徑，作為驗證通過的路徑，并從該路徑的第二比特序列中提取信息比特，確定為編碼段發(fā)送的信息。
根據(jù)本發(fā)明實施例的極化碼的譯碼方法通過使編碼設(shè)備對包括信息比特和固定比特的第一比特序列進行校驗處理，以確定校驗比特，并將該第一比特序列與該校驗比特進行合并，生成第二比特序列，其后，編碼設(shè)備可以根據(jù)該第二比特序列，生成極化碼序列，從而，譯碼設(shè)備可以在對該極化碼序列進行譯碼處理而獲取該第二比特序列后，基于該第二比特序列中的校驗比特，對該第二比特序列中的第一比特序列進行校驗處理，即，能夠在確定信息比特之前，完成校驗過程。特別是在基于scl譯碼算法等的譯碼過程中，能夠獲得多個路徑的估值，在本發(fā)明實施例中，能夠在無需獲取每個路徑中的信息比特的情況下進行校驗處理，從而可以僅保留校驗通過的路徑，并將該校驗通過的路徑中的信息比特作為譯碼輸出，大大縮短了譯碼處理的延時，改善了用戶體驗。
上文中，結(jié)合圖1至圖12，詳細描述了根據(jù)本發(fā)明實施例的極化碼的編碼方法和譯碼方法，下面，將結(jié)合圖13和圖14，詳細描述根據(jù)本發(fā)明實施例的極化碼的編碼裝置和譯碼裝置。
圖13是本發(fā)明一個實施例的極化碼的編碼裝置600的結(jié)構(gòu)框圖。圖13所示的極化碼的編碼裝置600包括：生成單元610，與該生成單元610相連的校驗單元620，與該校驗單元620和生成單元610相連的編碼單元630。
其中，該生成單元610用于根據(jù)需要傳輸至譯碼設(shè)備的目標信息，生成第一比特序列，該第一比特序列包括信息比特和固定比特，該信息比特用于承載該目標信息，該固定比特用于承載預(yù)設(shè)信息。
該校驗單元620用于從生成單元610獲取該第一比特序列，并根據(jù)該第一比特序列，確定校驗比特。；
該編碼單元630，用于從生成單元610獲取該第一比特序列，從校驗單元620獲取該校驗比特，并根據(jù)該第一比特序列和該校驗比特，生成第二比特序列，進而用于根據(jù)該第二比特序列，生成極化碼序列。
可選地，該校驗單元具體用于根據(jù)該第一比特序列的長度，確定并行度m，m≥2；
用于根據(jù)該并行度m，對該第一比特序列進行校驗處理，以獲取該校驗比特。
可選地，該編碼裝置還包括：
發(fā)送單元，用于向該譯碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一預(yù)設(shè)比特位在該第二比特序列中位置，或
該第一指示信息用于指示該第二預(yù)設(shè)比特位在該第二比特序列中位置。
可選地，該校驗單元具體用于對該第一比特序列進行分段處理，以生成p個子比特序列，每個子比特序列包括信息比特和固定比特，p≥2；
用于根據(jù)該p個子比特序列，確定校驗比特，其中，該校驗比特包括p個子校驗比特，該p個子比特序列與該p個子校驗比特一一對應(yīng)，每個子校驗比特是根據(jù)該對應(yīng)的子比特序列生成的。
可選地，該校驗單元具體用于根據(jù)第p個子比特序列的長度，確定該第p個子比特序列所對應(yīng)的并行度，其中，p∈[1，p]；
用于根據(jù)該第p個子比特序列所對應(yīng)的并行度，對該第p個子比特序列進行校驗處理，以獲取該第p個子比特序列所對應(yīng)的子校驗比特。
可選地，該編碼裝置還包括：
發(fā)送單元，用于向該譯碼設(shè)備發(fā)送第二指示信息，該第二指示信息用于指示該第一比特序列中的每個子比特序列，并且，該第二指示信息用于指示每個子比特序列所對應(yīng)的子校驗序列。
根據(jù)本發(fā)明實施例的極化碼的編碼裝置600可對應(yīng)于本發(fā)明實施例的極化碼的編碼方法500的實施主體，并且，該極化碼的編碼裝置600中的各單元和上述其他操作和/或功能分別為了實現(xiàn)圖4中的極化碼的編碼方法500的相應(yīng)流程，為了簡潔，在此不再贅述。
根據(jù)本發(fā)明實施例的極化碼的編碼裝置，通過使編碼設(shè)備對包括信息比特和固定比特的第一比特序列進行校驗處理，以確定校驗比特，并將該第一比特序列與該校驗比特進行合并，生成第二比特序列，其后，編碼設(shè)備可以根據(jù)該第二比特序列，生成極化碼序列，從而，譯碼設(shè)備可以在對該極化碼序列進行譯碼處理而獲取該第二比特序列后，基于該第二比特序列中的校驗比特，對該第二比特序列中的第一比特序列進行校驗處理，即，能夠在確定信息比特之前，完成校驗過程。特別是在基于scl譯碼算法等的譯碼過程中，能夠獲得多個路徑的估值，在本發(fā)明實施例中，能夠在無需獲取每個路徑中的信息比特的情況下進行校驗處理，從而可以僅保留校驗通過的路徑，并將該校驗通過的路徑中的信息比特作為譯碼輸出，大大縮短了譯碼處理的延時，改善了用戶體驗。
圖14是本發(fā)明一個實施例的極化碼的譯碼裝置700的結(jié)構(gòu)框圖。圖14所示的極化碼的譯碼裝置700包括：獲取單元710，與該獲取單元710相連的譯碼單元720，與該譯碼單元相連的校驗單元730，與該校驗單元730相連的確定單元740。
其中，該獲取單元710用于獲取極化碼序列。
該譯碼單元720用于對從該獲取單元710獲取的該極化碼序列進行譯碼處理，以獲取至少一個第二比特序列，其中，該第二比特序列包括位于第一預(yù)設(shè)比特位的第一比特序列和位于第二預(yù)設(shè)比特位的校驗比特，其中，該校驗比特是基于該第一比特序列生成的，該第一比特序列包括信息比特和固定比特，該信息比特用于承載目標信息，該固定比特用于承載預(yù)設(shè)信息；
校驗單元730用于根據(jù)從該譯碼單元720獲取的每個第二比特序列中的第一比特序列，獲取每個第二比特序列所對應(yīng)的驗證比特，并根據(jù)每個第二比特序列所對應(yīng)的驗證比特和每個第二比特序列中的校驗比特，從該至少一個第二比特序列中確定目標第二比特序列，其中，該目標第二比特序列所對應(yīng)的驗證比特與該目標第二比特序列中的校驗比特相同；
確定單元740用于根據(jù)從該校驗單元730獲取的該目標第二比特序列中的信息比特，確定編碼設(shè)備所傳輸?shù)哪繕诵畔ⅰ?/p>
可選地，該校驗單元具體用于根據(jù)該第一比特序列的長度，確定并行度m，m≥2；
用于根據(jù)該并行度m，對該第一比特序列進行校驗處理，以獲取該校驗比特。
可選地，該譯碼裝置還包括：
接收單元，用于接收該編碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一預(yù)設(shè)比特位在該第二比特序列中位置，或該第一指示信息用于指示該第二預(yù)設(shè)比特位在該第二比特序列中位置；
該校驗單元還用于根據(jù)該第一指示信息，確定每個第二比特序列中的第一比特序列和校驗比特。
可選地，每個第二比特序列中的第一比特序列包括p個子比特序列，每個子比特序列包括信息比特和固定比特，p≥2，并且，每個第二比特序列中的校驗比特包括p個子校驗比特，該p個子比特序列與該p個子校驗比特一一對應(yīng)，每個子校驗比特是根據(jù)該對應(yīng)的子比特序列生成的，以及
該譯碼單元具體用于確定每個第二比特序列中的p個子比特序列和p個子校驗比特；
用于根據(jù)每個第二比特序列中的p個子比特序列，獲取每個第二比特序列所對應(yīng)的驗證比特，其中，每個第二比特序列所對應(yīng)的驗證比特包括p個子驗證比特，該p個子比特序列與該p個子驗證比特一一對應(yīng)，每個子驗證比特是根據(jù)該對應(yīng)的子比特序列生成的；
用于根據(jù)每個第二比特序列所對應(yīng)的p個子驗證比特和每個第二比特序列中的p個子校驗比特，確定目標第二比特序列，其中，對于目標第二比特序列中的任一子比特序列，該子比特序列所對應(yīng)的子驗證比特和該子比特序列所對應(yīng)的子校驗比特相同。
可選地，該校驗單元具體用于根據(jù)每個第二比特序列中的第p個子比特序列的長度，確定該第p個子比特序列所對應(yīng)的并行度m，其中，m≥2，p∈[1，p]；
用于根據(jù)該第p個子比特序列所對應(yīng)的并行度m，對該第p個子比特序列進行校驗處理，以獲取該第p個子比特序列所對應(yīng)的子驗證比特。
可選地，該譯碼裝置還包括：
接收單元，用于接收該編碼設(shè)備發(fā)送的第二指示信息，該第二指示信息用于指示該第一比特序列中的每個子比特序列，并且，該第二指示信息用于指示每個子比特序列所對應(yīng)的子校驗序列。
根據(jù)本發(fā)明實施例的極化碼的譯碼裝置700可對應(yīng)于本發(fā)明實施例的極化碼的譯碼方法500的實施主體，并且，該極化碼的譯碼裝置700中的各單元和上述其他操作和/或功能分別為了實現(xiàn)圖11中的極化碼的譯碼方法500的相應(yīng)流程，為了簡潔，在此不再贅述。
根據(jù)本發(fā)明實施例的極化碼的譯碼裝置，通過使編碼設(shè)備對包括信息比特和固定比特的第一比特序列進行校驗處理，以確定校驗比特，并將該第一比特序列與該校驗比特進行合并，生成第二比特序列，其后，編碼設(shè)備可以根據(jù)該第二比特序列，生成極化碼序列，從而，譯碼設(shè)備可以在對該極化碼序列進行譯碼處理而獲取該第二比特序列后，基于該第二比特序列中的校驗比特，對該第二比特序列中的第一比特序列進行校驗處理，即，能夠在確定信息比特之前，完成校驗過程。特別是在基于scl譯碼算法等的譯碼過程中，能夠獲得多個路徑的估值，在本發(fā)明實施例中，能夠在無需獲取每個路徑中的信息比特的情況下進行校驗處理，從而可以僅保留校驗通過的路徑，并將該校驗通過的路徑中的信息比特作為譯碼輸出，大大縮短了譯碼處理的延時，改善了用戶體驗。
圖15是適用本發(fā)明實施例的極化碼的編碼設(shè)備的示意性結(jié)構(gòu)圖。如圖15所示，該設(shè)備800包括：處理器810和發(fā)射器820，處理器810和發(fā)射器820相連，可選地，該設(shè)備800還包括存儲器830，存儲器830與處理器810相連，進一步可選地，該設(shè)備800包括總線系統(tǒng)840。其中，處理器810、存儲器820和發(fā)送器830可以通過總線系統(tǒng)840相連，該存儲器830可以用于存儲指令，該處理器810用于執(zhí)行該存儲器830存儲的指令，以控制接收器820接收信息或信號；
處理器810用于根據(jù)需要傳輸至譯碼設(shè)備的目標信息，生成第一比特序列，該第一比特序列包括信息比特和固定比特，該信息比特用于承載該目標信息，該固定比特用于承載預(yù)設(shè)信息；
該處理器810用于根據(jù)該第一比特序列，確定校驗比特；
該處理器810用于根據(jù)該第一比特序列和該校驗比特，生成第二比特序列；
該處理器810用于根據(jù)該第二比特序列，生成極化碼序列。
可選地，該處理器具體用于根據(jù)該第一比特序列的長度，確定并行度m，m≥2；
該處理器具體用于根據(jù)該并行度m，對該第一比特序列進行校驗處理，以獲取該校驗比特。
可選地，該編碼設(shè)備還包括與該總線相連的發(fā)射器；以及
該處理器還用于控制該發(fā)射機向該譯碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗比特在該第二比特序列中位置。
可選地，該處理器具體用于對該第一比特序列進行分段處理，以生成p個子比特序列，每個子比特序列包括信息比特和固定比特，p≥2；
該處理器具體用于根據(jù)該p個子比特序列，確定校驗比特，其中，該校驗比特包括p個子校驗比特，該p個子比特序列與該p個子校驗比特一一對應(yīng)，每個子校驗比特是根據(jù)該對應(yīng)的子比特序列生成的。
可選地，該處理器具體用于根據(jù)第p個子比特序列的長度，確定該第p個子比特序列所對應(yīng)的并行度m，其中，m≥2，p∈[1，p]；
該處理器具體用于根據(jù)該第p個子比特序列所對應(yīng)的并行度，對該第p個子比特序列進行校驗處理，以獲取該第p個子比特序列所對應(yīng)的子校驗比特。
可選地，該編碼設(shè)備還包括與該總線相連的發(fā)射器；以及
該處理器還用于控制該發(fā)射機向該譯碼設(shè)備發(fā)送第二指示信息，該第二指示信息用于指示該第一比特序列中的每個子比特序列在該第二比特序列中的位置，并且，該第二指示信息用于指示每個子比特序列所對應(yīng)的子校驗序列在該第二比特序列中的位置。
該編碼設(shè)備可以嵌入或本身即為接入終端或網(wǎng)絡(luò)設(shè)備。
根據(jù)本發(fā)明實施例的極化碼的編碼設(shè)備800可對應(yīng)于本發(fā)明實施例的極化碼的編碼方法500的實施主體，并且，該極化碼的編碼設(shè)備800中的各單元和上述其他操作和/或功能分別為了實現(xiàn)圖4中的極化碼的編碼方法500的相應(yīng)流程，為了簡潔，在此不再贅述。
根據(jù)本發(fā)明實施例的極化碼的編碼設(shè)備，通過使編碼設(shè)備對包括信息比特和固定比特的第一比特序列進行校驗處理，以確定校驗比特，并將該第一比特序列與該校驗比特進行合并，生成第二比特序列，其后，編碼設(shè)備可以根據(jù)該第二比特序列，生成極化碼序列，從而，譯碼設(shè)備可以在對該極化碼序列進行譯碼處理而獲取該第二比特序列后，基于該第二比特序列中的校驗比特，對該第二比特序列中的第一比特序列進行校驗處理，即，能夠在確定信息比特之前，完成校驗過程。特別是在基于scl譯碼算法等的譯碼過程中，能夠獲得多個路徑的估值，在本發(fā)明實施例中，能夠在無需獲取每個路徑中的信息比特的情況下進行校驗處理，從而可以僅保留校驗通過的路徑，并將該校驗通過的路徑中的信息比特作為譯碼輸出，大大縮短了譯碼處理的延時，改善了用戶體驗。
圖16是適用本發(fā)明實施例的極化碼的譯碼設(shè)備的示意性結(jié)構(gòu)圖。如圖16所示，該設(shè)備900包括：處理器910和接收器920，處理器910和接收器920相連，可選地，該設(shè)備900還包括存儲器930，存儲器930與處理器910相連，進一步可選地，該設(shè)備900包括總線系統(tǒng)940。其中，處理器910、存儲器920和發(fā)送器930可以通過總線系統(tǒng)940相連，該存儲器930可以用于存儲指令，該處理器910用于執(zhí)行該存儲器930存儲的指令，以控制接收器920接收信息或信號；
該處理器910用于獲取極化碼序列；
該處理器910用于對該極化碼序列進行譯碼處理，以獲取至少一個第二比特序列，其中，該第二比特序列包括第一比特序列和校驗比特，其中，該校驗比特是基于該第一比特序列生成的，該第一比特序列包括信息比特和固定比特，該信息比特用于承載目標信息，該固定比特用于承載預(yù)設(shè)信息；
該處理器910用于根據(jù)每個第二比特序列中的第一比特序列，獲取每個第二比特序列所對應(yīng)的驗證比特，并根據(jù)每個第二比特序列所對應(yīng)的驗證比特和每個第二比特序列中的校驗比特，從該至少一個第二比特序列中確定目標第二比特序列，其中，該目標第二比特序列所對應(yīng)的驗證比特與該目標第二比特序列中的校驗比特相同；
該處理器910用于根據(jù)該目標第二比特序列中的信息比特，確定編碼設(shè)備所傳輸?shù)哪繕诵畔ⅰ?/p>
可選地，該處理器具體用于根據(jù)該第一比特序列的長度，確定并行度m，m≥2；
該處理器具體用于根據(jù)該并行度m，對該第一比特序列進行校驗處理，以獲取該校驗比特。
可選地，該譯碼設(shè)備還包括與該總線相連的接收機；以及
該處理器還用于控制該接收機接收該編碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗比特在該第二比特序列中位置。
可選地，每個第二比特序列中的第一比特序列包括p個子比特序列，每個子比特序列包括信息比特和固定波特，p≥2，并且，每個第二比特序列中的校驗比特包括p個子校驗比特，該p個子比特序列與該p個子校驗比特一一對應(yīng)，每個子校驗比特是根據(jù)該對應(yīng)的子比特序列生成的，以及
該處理器具體用于確定每個第二比特序列中的p個子比特序列和p個子校驗比特；
該處理器具體用于根據(jù)每個第二比特序列中的p個子比特序列，獲取每個第二比特序列所對應(yīng)的驗證比特，其中，每個第二比特序列所對應(yīng)的驗證比特包括p個子驗證比特，該p個子比特序列與該p個子驗證比特一一對應(yīng)，每個子驗證比特是根據(jù)該對應(yīng)的子比特序列生成的；
該處理器具體用于根據(jù)每個第二比特序列所對應(yīng)的p個子驗證比特和每個第二比特序列中的p個子校驗比特，確定目標第二比特序列，其中，對于目標第二比特序列中的任一子比特序列，該子比特序列所對應(yīng)的子驗證比特和該子比特序列所對應(yīng)的子校驗比特相同。
可選地，該處理器具體用于根據(jù)每個第二比特序列中的第p個子比特序列的長度，確定該第p個子比特序列所對應(yīng)的并行度m，其中，m≥2，p∈[1，p]；
該處理器具體用于根據(jù)該第p個子比特序列所對應(yīng)的并行度m，對該第p個子比特序列進行校驗處理，以獲取該第p個子比特序列所對應(yīng)的子驗證比特。
可選地，該譯碼設(shè)備還包括與該總線相連的接收機；以及
該處理器還用于控制該接收機接收該編碼設(shè)備發(fā)送的第二指示信息，該第二指示信息用于指示該第一比特序列中的每個子比特序列在該第二比特序列中的位置，并且，該第二指示信息用于指示每個子比特序列所對應(yīng)的子校驗序列在該第二比特序列中的位置。
該譯碼設(shè)備可以嵌入或本身即為接入終端或網(wǎng)絡(luò)設(shè)備。
根據(jù)本發(fā)明實施例的極化碼的譯碼設(shè)備900可對應(yīng)于本發(fā)明實施例的極化碼的譯碼方法500的實施主體，并且，該極化碼的譯碼設(shè)備900中的各單元和上述其他操作和/或功能分別為了實現(xiàn)圖11中的極化碼的譯碼方法500的相應(yīng)流程，為了簡潔，在此不再贅述。
根據(jù)本發(fā)明實施例的極化碼的譯碼設(shè)備，通過使編碼設(shè)備對包括信息比特和固定比特的第一比特序列進行校驗處理，以確定校驗比特，并將該第一比特序列與該校驗比特進行合并，生成第二比特序列，其后，編碼設(shè)備可以根據(jù)該第二比特序列，生成極化碼序列，從而，譯碼設(shè)備可以在對該極化碼序列進行譯碼處理而獲取該第二比特序列后，基于該第二比特序列中的校驗比特，對該第二比特序列中的第一比特序列進行校驗處理，即，能夠在確定信息比特之前，完成校驗過程。特別是在基于scl譯碼算法等的譯碼過程中，能夠獲得多個路徑的估值，在本發(fā)明實施例中，能夠在無需獲取每個路徑中的信息比特的情況下進行校驗處理，從而可以僅保留校驗通過的路徑，并將該校驗通過的路徑中的信息比特作為譯碼輸出，大大縮短了譯碼處理的延時，改善了用戶體驗。
圖17是在無線通信系統(tǒng)中有助于執(zhí)行前述極化碼的編碼方法或譯碼方法的接入終端1000的示圖。接入終端1000包括接收機1002，接收機1002用于從例如接收天線(未示出)接收信號，并對所接收的信號執(zhí)行典型的動作(例如過濾、放大、下變頻等)，并對調(diào)節(jié)后的信號進行數(shù)字化以獲得采樣。接收機1002可以是例如mmse(最小均方誤差，minimummean-squarederror)接收機。接入終端1000還可包括解調(diào)器1004，解調(diào)器1004可用于解調(diào)所接收的信號并將它們提供至處理器1006用于信道估計。處理器1006可以是專用于分析由接收機1002接收的信息和/或生成由發(fā)射機1016發(fā)送的信息的處理器、用于控制接入終端1000的一個或多個部件的處理器、和/或用于分析由接收機1002接收的信號、生成由發(fā)射機1016發(fā)送的信息并控制接入終端1000的一個或多個部件的控制器。
接入終端1000可以另外包括存儲器1008，后者可操作地耦合至處理器1006，并存儲以下數(shù)據(jù)：要發(fā)送的數(shù)據(jù)、接收的數(shù)據(jù)以及與執(zhí)行本文所述的各種動作和功能相關(guān)的任意其它適合信息。存儲器1008可附加地存儲極化碼處理的相關(guān)的協(xié)議和/或算法。
實際的應(yīng)用中，接收機1002還可以耦合至極化碼譯碼器1012和速率匹配設(shè)備(圖中未示出)。
在本發(fā)明實施例中，極化碼譯碼器1012可以在處理器1006的控制下執(zhí)行上述方法500的具體過程。
此外，接入終端1000還可以包括調(diào)制器1014和發(fā)射機1016，該發(fā)射機1016用于向例如基站、另一接入終端等發(fā)送信號。
實際的應(yīng)用中，發(fā)射機1016還可以耦合至極化碼編碼器1018和速率匹配設(shè)備(圖中未示出)。
在本發(fā)明實施例中，極化碼編碼器1018可以在處理器1006的控制下執(zhí)行上述方法400的具體過程。
盡管圖17中極化碼譯碼器1012或極化碼r編碼器1018是與處理器1006分離的，但是可以理解，極化碼譯碼器1012或極化碼r編碼器1018也可以是處理器1006或多個處理器(未示出)的一部分。另外，接收機1002和發(fā)射機1016在實際應(yīng)用時也可以集成在一起，形成一個收發(fā)機。
圖18是在無線通信系統(tǒng)中有助于執(zhí)行前述極化碼的編碼方法或譯碼方法的網(wǎng)絡(luò)設(shè)備1100的示圖。網(wǎng)絡(luò)設(shè)備1100具有通過多個接收天線1106從一個或多個接入終端接收信號的接收機1110，以及通過發(fā)射天線11011向一個或多個接入終端發(fā)射信號的發(fā)射機1124。一般的，“接收天線”和“發(fā)射天線”可以集成在一起形成一個收發(fā)天線。接收機1110可以從接收天線1106接收信息，并且可操作地關(guān)聯(lián)至對接收信息進行解調(diào)的解調(diào)器1112。通過處理器1114來分析所解調(diào)的符號，該處理器1114連接至存儲器1120，該存儲器1120用于存儲要發(fā)送至接入終端(或不同的基站)的數(shù)據(jù)或從接入終端(或不同的基站)接收的數(shù)據(jù)和/或與執(zhí)行本文所述的各個動作和功能相關(guān)的任意其它適合信息。
接收機1110和處理器1114還可耦合至極化碼譯碼器1116和速率匹配裝置(未圖示)。
該極化碼譯碼器1116可以在處理器1114的控制下執(zhí)行上述方法500的具體過程。
此外，網(wǎng)絡(luò)設(shè)備1100還可以包括調(diào)制器1122和發(fā)射機1124，該發(fā)射機1124用于向例如基站、另一接入終端等發(fā)送信號。
發(fā)射機1124和處理器1114還可耦合至極化碼編碼器1118和速率匹配裝置(未圖示)。
在本發(fā)明實施例中，極化碼編碼器1118可以在處理器1114的控制下執(zhí)行上述方法400的具體過程。
盡管圖18中極化碼編碼器1116或極化碼譯碼器1116是與處理器1114分離的，但是可以理解，極化碼編碼器1116或極化碼譯碼器1116可以是處理器614或多個處理器(未示出)的一部分。
在本發(fā)明實施例中，處理器可能是一種集成電路芯片，具有信號的處理能力。在實現(xiàn)過程中，上述方法實施例的各步驟可以通過處理器中的硬件的集成邏輯電路或者軟件形式的指令完成。上述的處理器可以是通用處理器、數(shù)字信號處理器(digitalsignalprocessor，dsp)、專用集成電路(applicationspecificintegratedcircuit，asic)、現(xiàn)成可編程門陣列(fieldprogrammablegatearray，fpga)或者其他可編程邏輯器件、分立門或者晶體管邏輯器件、分立硬件組件?？梢詫崿F(xiàn)或者執(zhí)行本發(fā)明實施例中的公開的各方法、步驟及邏輯框圖。通用處理器可以是微處理器或者該處理器也可以是任何常規(guī)的處理器等。結(jié)合本發(fā)明實施例所公開的方法的步驟可以直接體現(xiàn)為硬件譯碼處理器執(zhí)行完成，或者用譯碼處理器中的硬件及軟件模塊組合執(zhí)行完成。軟件模塊可以位于隨機存儲器，閃存、只讀存儲器，可編程只讀存儲器或者電可擦寫可編程存儲器、寄存器等本領(lǐng)域成熟的存儲介質(zhì)中。該存儲介質(zhì)位于存儲器，處理器讀取存儲器中的信息，結(jié)合其硬件完成上述方法的步驟。
可以理解，本發(fā)明實施例中的存儲器可以是易失性存儲器或非易失性存儲器，或可包括易失性和非易失性存儲器兩者。其中，非易失性存儲器可以是只讀存儲器(read-onlymemory，rom)、可編程只讀存儲器(programmablerom，prom)、可擦除可編程只讀存儲器(erasableprom，eprom)、電可擦除可編程只讀存儲器(electricallyeprom，eeprom)或閃存。易失性存儲器可以是隨機存取存儲器(randomaccessmemory，ram)，其用作外部高速緩存。通過示例性但不是限制性說明，許多形式的ram可用，例如靜態(tài)隨機存取存儲器(staticram，sram)、動態(tài)隨機存取存儲器(dynamicram，dram)、同步動態(tài)隨機存取存儲器(synchronousdram，sdram)、雙倍數(shù)據(jù)速率同步動態(tài)隨機存取存儲器(doubledataratesdram，ddrsdram)、增強型同步動態(tài)隨機存取存儲器(enhancedsdram，esdram)、同步連接動態(tài)隨機存取存儲器(synchlinkdram，sldram)和直接內(nèi)存總線隨機存取存儲器(directrambusram，drram)。應(yīng)注意，本文描述的系統(tǒng)和方法的存儲器旨在包括但不限于這些和任意其它適合類型的存儲器。
可以理解的是，本文描述的這些實施例可以用硬件、軟件、固件、中間件、微碼或其組合來實現(xiàn)。對于硬件實現(xiàn)，處理單元可以實現(xiàn)在一個或多個asic、dsp、dspd、pld、fpga、處理器、控制器、微控制器、微處理器、芯片等用于執(zhí)行本申請所述功能的其它電子單元或其組合中。
當在軟件、固件、中間件或微碼、程序代碼或代碼段中實現(xiàn)實施例時，它們可存儲在例如存儲部件的機器可讀介質(zhì)中。代碼段可表示過程、函數(shù)、子程序、程序、例程、子例程、模塊、軟件分組、類、或指令、數(shù)據(jù)結(jié)構(gòu)或程序語句的任意組合。代碼段可通過傳送和/或接收信息、數(shù)據(jù)、自變量、參數(shù)或存儲器內(nèi)容來稿合至另一代碼段或硬件電路?？墒褂冒ù鎯ζ鞴蚕?、消息傳遞、令牌傳遞、網(wǎng)絡(luò)傳輸?shù)热我膺m合方式來傳遞、轉(zhuǎn)發(fā)或發(fā)送信息、自變量、參數(shù)、數(shù)據(jù)等。
對于軟件實現(xiàn)，可通過執(zhí)行本文所述功能的模塊(例如過程、函數(shù)等)來實現(xiàn)本文所述的技術(shù)。軟件代碼可存儲在存儲器中并通過處理器執(zhí)行。存儲器單元可以在處理器中或在處理器外部實現(xiàn)，在后一種情況下存儲器單元可經(jīng)由本領(lǐng)域己知的各種手段以通信方式耦合至處理器。
應(yīng)理解，本文中術(shù)語“和/或”，僅僅是一種描述關(guān)聯(lián)對象的關(guān)聯(lián)關(guān)系，表示可以存在三種關(guān)系，例如，a和/或b，可以表示：單獨存在a，同時存在a和b，單獨存在b這三種情況。另外，本文中字符“/”，一般表示前后關(guān)聯(lián)對象是一種“或”的關(guān)系。
應(yīng)理解，在本發(fā)明的各種實施例中，上述各過程的序號的大小并不意味著執(zhí)行順序的先后，各過程的執(zhí)行順序應(yīng)以其功能和內(nèi)在邏輯確定，而不應(yīng)對本發(fā)明實施例的實施過程構(gòu)成任何限定。
本領(lǐng)域普通技術(shù)人員可以意識到，結(jié)合本文中所公開的實施例描述的各示例的單元及算法步驟，能夠以電子硬件、或者計算機軟件和電子硬件的結(jié)合來實現(xiàn)。這些功能究竟以硬件還是軟件方式來執(zhí)行，取決于技術(shù)方案的特定應(yīng)用和設(shè)計約束條件。專業(yè)技術(shù)人員可以對每個特定的應(yīng)用來使用不同方法來實現(xiàn)所描述的功能，但是這種實現(xiàn)不應(yīng)認為超出本發(fā)明的范圍。
所屬領(lǐng)域的技術(shù)人員可以清楚地了解到，為描述的方便和簡潔，上述描述的系統(tǒng)、裝置和單元的具體工作過程，可以參考前述方法實施例中的對應(yīng)過程，在此不再贅述。
在本申請所提供的幾個實施例中，應(yīng)該理解到，所揭露的系統(tǒng)、裝置和方法，可以通過其它的方式實現(xiàn)。例如，以上所描述的裝置實施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現(xiàn)時可以有另外的劃分方式，例如多個單元或組件可以結(jié)合或者可以集成到另一個系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另一點，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口，裝置或單元的間接耦合或通信連接，可以是電性，機械或其它的形式。
所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個地方，或者也可以分布到多個網(wǎng)絡(luò)單元上?？梢愿鶕?jù)實際的需要選擇其中的部分或者全部單元來實現(xiàn)本實施例方案的目的。
另外，在本發(fā)明各個實施例中的各功能單元可以集成在一個處理單元中，也可以是各個單元單獨物理存在，也可以兩個或兩個以上單元集成在一個單元中。
所述功能如果以軟件功能單元的形式實現(xiàn)并作為獨立的產(chǎn)品銷售或使用時，可以存儲在一個計算機可讀取存儲介質(zhì)中。基于這樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻的部分或者該技術(shù)方案的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計算機軟件產(chǎn)品存儲在一個存儲介質(zhì)中，包括若干指令用以使得一臺計算機設(shè)備(可以是個人計算機，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個實施例所述方法的全部或部分步驟。而前述的存儲介質(zhì)包括：u盤、移動硬盤、只讀存儲器(rom，read-onlymemory)、隨機存取存儲器(ram，randomaccessmemory)、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。
以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)以所述權(quán)利要求的保護范圍為準。
- 還沒有人留言評論。精彩留言會獲得點贊！