本申請(qǐng)要求享有2014年4月11日提交的美國(guó)專利申請(qǐng)No.14/251,274的權(quán)益，該申請(qǐng)?jiān)诖送ㄟ^(guò)引用全文并入本文。

技術(shù)領(lǐng)域

本發(fā)明涉及多核電壓受控振蕩器(VCO)，并且更具體地涉及在多核VCO的電源/接地跡線布線中的耦合和失配。

背景技術(shù)：

無(wú)線通信技術(shù)中近期發(fā)展已經(jīng)允許在單個(gè)半導(dǎo)體芯片上實(shí)施整個(gè)射頻(RF)收發(fā)器。然而，在單個(gè)芯片上集成RF收發(fā)器存在許多挑戰(zhàn)。例如，單芯片解決方案可以要求同時(shí)在芯片上運(yùn)行至少兩個(gè)電壓受控振蕩器(VCO)。該配置可以在VCO的核之間產(chǎn)生因可以導(dǎo)致偽接收器響應(yīng)和發(fā)射頻譜中不希望頻率的各種類型的相互耦合機(jī)制所致的不希望的相互作用。主要的相互耦合機(jī)制是在諧振器的電感器和/或電容器之間的電磁(EM)耦合。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供了用于減小由多核VCO中電源/接地跡線布線引起的耦合和失配的方法、系統(tǒng)和設(shè)備。

在一個(gè)實(shí)施例中，公開(kāi)了一種用于減小多核電壓受控振蕩器(VCO)中耦合和失配的方法。方法包括：以具有用于形成單個(gè)節(jié)點(diǎn)的共享引線的并行差動(dòng)電感器配置在多個(gè)VCO中設(shè)置多個(gè)電感器，其中多個(gè)電感器包括至少第一電感器和第二電感器；將電源/接地跡線僅從第一側(cè)連接至第一電感器；以及僅從與第一側(cè)不同的另一側(cè)將電源/接地跡線連接至第二電感器以避免形成電流回路。

在另一實(shí)施例中，公開(kāi)了一種多核VCO的系統(tǒng)。系統(tǒng)包括：多個(gè)VCO核，每個(gè)VCO核包括至少一個(gè)電感器以及器件和電容器的庫(kù)(bank)，在每個(gè)VCO核中的至少一個(gè)電感器形成多個(gè)電感器，其中包括至少第一電感器和第二電感器的多個(gè)電感器以具有用于形成單個(gè)節(jié)點(diǎn)的共享引線的并行差動(dòng)電感器配置而被設(shè)置；被配置用于僅從第一側(cè)將電源/接地跡線連接至第一電感器的第一連接器；以及被配置用于僅從不同于第一側(cè)的另一側(cè)將電源/接地跡線連接至第二電感器的第二連接器以避免形成電流回路。

在另一實(shí)施例中，公開(kāi)了一種配置用于減小耦合和失配的多核VCO設(shè)備。設(shè)備包括：用于通過(guò)以具有用于形成單個(gè)節(jié)點(diǎn)的共享引線的并行差動(dòng)電感器配置而設(shè)置包括至少第一電感器和第二電感器的多個(gè)電感器從而在多個(gè)電感器之中減小耦合和失配的裝置；用于僅從第一側(cè)將電源/接地跡線連接至第一電感器的裝置；以及用于僅從不同于第一側(cè)的另一側(cè)將電源/接地跡線連接至第二電感器以避免形成電流回路的裝置。

從借由示例的方式示出了本發(fā)明一些方面的本說(shuō)明書(shū)應(yīng)該使得本發(fā)明的其他特征和優(yōu)點(diǎn)明顯。

附圖說(shuō)明

通過(guò)研習(xí)所附其他附圖可以收集關(guān)于其結(jié)構(gòu)和操作的本發(fā)明的細(xì)節(jié)，其中相同的附圖標(biāo)記涉及相同的部件，以及其中：

圖1是根據(jù)本發(fā)明一個(gè)實(shí)施例的使用電源/接地跡線的準(zhǔn)對(duì)稱布線的多核VCO結(jié)構(gòu)；

圖2是使用電源/接地跡線的準(zhǔn)對(duì)稱布線的多核VCO結(jié)構(gòu)的另一實(shí)施例；以及

圖3是示出了根據(jù)本發(fā)明的實(shí)施例的用于減小由在多核VCO中電源/接地布線所引起的耦合和/或失配的方法的功能性流程圖。

具體實(shí)施方式

如上所述，在單個(gè)芯片上集成RF收發(fā)器可以要求在芯片上同時(shí)運(yùn)行多個(gè)電壓受控振蕩器(VCO)。該配置可以在VCO的核之間產(chǎn)生由于各種類型相互耦合機(jī)制所致的不希望的相互作用。在多核VCO中，非對(duì)稱電源/接地跡線布線可以引起振幅失配。然而，具有從VCO核兩側(cè)的連接的完全對(duì)稱電源/接地跡線布線也導(dǎo)致金屬閉環(huán)，其可以拾取不希望的耦合噪聲和毛刺(spur)。電磁(EM)耦合中的失配也導(dǎo)致在差動(dòng)電感器的正節(jié)點(diǎn)和負(fù)節(jié)點(diǎn)上流動(dòng)的電流的差異，并且在一個(gè)振蕩節(jié)點(diǎn)上導(dǎo)致振幅增大但是在另一個(gè)振蕩節(jié)點(diǎn)上導(dǎo)致振幅減小。這可以導(dǎo)致同相噪聲的性能退化。此外，如果隨后的緩沖器并未設(shè)計(jì)具有對(duì)輸入振幅的足夠容限，則在一個(gè)節(jié)點(diǎn)上的較低振幅可以導(dǎo)致功能故障。

如在此所述的某些實(shí)施例提供用于減小由多核VCO中電源/接地布線所引起的耦合和失配。如上所述，在多核VCO中，非對(duì)稱電源/接地跡線布線可以引起振幅失配，而具有從VCO核兩側(cè)連接的完全對(duì)稱電源/接地跡線布線導(dǎo)致不希望的耦合噪聲和激勵(lì)。為了中斷回路，僅從一側(cè)連接電源/接地跡線布線，并且電流僅在VCO核的一側(cè)上流動(dòng)。在閱讀該說(shuō)明書(shū)之后，如何在各種實(shí)施方式和應(yīng)用中實(shí)施本發(fā)明將變得明顯。盡管將在此描述本發(fā)明的各個(gè)實(shí)施方式，應(yīng)該理解的是這些實(shí)施方式僅借由示例的方式展示而并未限制。同樣地，各個(gè)實(shí)施方式的該詳細(xì)說(shuō)明不應(yīng)構(gòu)造用于限制本發(fā)明的范圍或?qū)挾取?/p>

在圖1中所示的多核VCO結(jié)構(gòu)100的一個(gè)實(shí)施例中，使用電源/接地跡線的準(zhǔn)對(duì)稱布線。在一個(gè)實(shí)施例中，VCO結(jié)構(gòu)100是半導(dǎo)體芯片的一部分，例如RF收發(fā)器。在另一實(shí)施例中，在圖1的所示實(shí)施例中，VCO結(jié)構(gòu)100包括兩個(gè)VCO核150、152，在頂部處一個(gè)核150以及在底部處一個(gè)核152(有效地形成了多個(gè)VCO)。頂部核150包括第一電感器160以及其他有源器件和電容器的第一庫(kù)166。底部核152包括第二電感器162以及其他有源器件和電容器的第二庫(kù)168。兩個(gè)核150、152由接地金屬保護(hù)環(huán)164包圍，其有助于隔離電感器160、162與其他片上電感器以及其他部件的耦合。

在圖1的所示實(shí)施例中，兩個(gè)核150、152的兩個(gè)電感器160、162共享引線和節(jié)點(diǎn)，并且以并聯(lián)配置而連接。例如，兩個(gè)電感器160、162在差動(dòng)電感器配置中共享正引線作為單個(gè)節(jié)點(diǎn)140以及負(fù)引線作為單個(gè)節(jié)點(diǎn)142。每個(gè)核150、152也由電源(V_DD)110和接地(G_ND)112跡線供電。例如，頂部核150可以通過(guò)通孔連接122(右側(cè))、132(左側(cè))而耦合至電源跡線110，而底部核152可以通過(guò)通孔連接124(右側(cè))、134(左側(cè))耦合至電源跡線110。類似的，頂部核150可以通過(guò)通孔連接120(右側(cè))、130(左側(cè))耦合至接地跡線112，而底部核152可以通過(guò)通孔連接126(右側(cè))、136(左側(cè))而耦合至接地跡線112。

然而，如上所述，在多核VCO中，具有從兩側(cè)連接的完全對(duì)稱電源/接地跡線布線導(dǎo)致金屬閉環(huán)，該金屬閉環(huán)引起不希望的耦合噪聲和激勵(lì)。因此，對(duì)于每個(gè)VCO核僅從一側(cè)連接電源/接地跡線布線。例如，在圖1的所示實(shí)施例中，頂部核150僅通過(guò)右側(cè)的通孔連接122而連接至電源跡線110，而底部核152僅通過(guò)左側(cè)通孔連接134而連接至電源跡線110。因此，為了中斷回路，對(duì)于底部核152而言，斷開(kāi)去往電源跡線110的右側(cè)通孔連接124，并且對(duì)于頂部核而言斷開(kāi)去往電源跡線110的左側(cè)通孔連接132。類似的，頂部核150僅通過(guò)右側(cè)通孔連接120而連接至接地跡線112，而底部核152僅通過(guò)左側(cè)通孔連接136而連接至接地跡線112。同樣地，為了中斷回路，對(duì)于底部核152而言斷開(kāi)去往接地跡線112的右側(cè)通孔連接126，并且對(duì)于頂部核而言斷開(kāi)去往接地跡線112的左側(cè)通孔連接130。在圖1中采用“X”標(biāo)記而標(biāo)注斷開(kāi)。

因此，采用非直接金屬連接而分離頂部核和底部核150、152的電源/接地跡線，并且并未形成金屬回路。因此，圖1示出了從電源跡線110至底部核152的電流144，以及從電源跡線110至頂部核150的電流146。圖2是由電源跡線210和接地跡線212供電的多核VCO結(jié)構(gòu)200的另一實(shí)施例。圖2示出了從頂部核230至接地跡線212的電流222，以及從底部核232至接地跡線212的電流220。因此，頂部核150在右側(cè)上比在左側(cè)上具有更多電流146、222，而底部核152在左側(cè)上比在右側(cè)上具有更多電流144、220。因此，當(dāng)分離地分析時(shí)，每個(gè)核150、152具有流出兩個(gè)節(jié)點(diǎn)140、142的失配電流。

在圖1和圖2的所示實(shí)施例中，當(dāng)分離地分析兩個(gè)核時(shí)，頂部核150在負(fù)節(jié)點(diǎn)142上具有比正節(jié)點(diǎn)140更大的電流，而底部核152在正節(jié)點(diǎn)140上具有比負(fù)節(jié)點(diǎn)142更大的電流。因此，電流中的差異導(dǎo)致在正和負(fù)振蕩節(jié)點(diǎn)處的振幅失配。然而，當(dāng)兩個(gè)VCO核150、152通過(guò)共享正節(jié)點(diǎn)140和負(fù)節(jié)點(diǎn)142而并聯(lián)連接時(shí)(如圖1和圖2中所示)，在一些情形中基本上減小或甚至消除了振幅失配。這基本上減小了性能退化，而無(wú)額外成本。

在備選實(shí)施例中，從VCO核的頂部和底部而不是從VCO核的左側(cè)和右側(cè)進(jìn)行電源/接地跡線的布線。該備選實(shí)施例將致力于非對(duì)稱電流問(wèn)題。然而，該實(shí)施例也使得跡線的布線具有挑戰(zhàn)性并且由于電源/接地IR降和至電容器儲(chǔ)能電路布線跡線的其他耦合而對(duì)于頂部和底部核的失配。在另一實(shí)施例中，可以使用在右側(cè)和左側(cè)上的對(duì)稱布線，但是在中間的金屬回路中具有中斷。

圖3是示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的用于減小多核VCO中由電源/接地跡線布線引起的耦合和/或失配的方法300的功能性流程圖。在圖3的所示實(shí)施例中，僅從一側(cè)連接電源/接地跡線布線。例如，在步驟310處，在一側(cè)上斷開(kāi)用于多核VCO的第一核的電源/接地通孔連接。隨后，在步驟320處，在另一側(cè)上斷開(kāi)用于多核VCO的第二核的電源/接地通孔連接。因此，在圖1和圖2中所示的示例中，采用非直接金屬連接分隔頂部和底部核150、152的電源/接地跡線，并且并不形成金屬回路。然而，當(dāng)分離地分析兩個(gè)核時(shí)，頂部核150在負(fù)節(jié)點(diǎn)142上具有比正節(jié)點(diǎn)140上具有更大的電流，而底部核152在正節(jié)點(diǎn)140上比在負(fù)節(jié)點(diǎn)142上具有更大的電流。因此，如上所述，電流中的差異將導(dǎo)致在正和負(fù)振蕩處的振幅失配。因此，在步驟330處，將多核VCO的第一和第二核被配置為并聯(lián)差動(dòng)電感器配置，以基本上減小或甚至消除振幅失配。

盡管以上描述了本發(fā)明的數(shù)個(gè)實(shí)施例，本發(fā)明的許多變形是可能的。例如，盡管所示實(shí)施例在左側(cè)和右側(cè)上形成電源/接地跡線連接，可以從頂部和底部、或者從頂部/底部以及左側(cè)/右側(cè)均形成電源/接地跡線連接。此外，各個(gè)實(shí)施例的特征可以組合為不同于如上所述的組合方式。例如，盡管用于電源/接地跡線的連接采用通孔連接器形成，其他合適的連接器諸如引線連接可以替代于通孔連接器而使用。此外，為了清楚和簡(jiǎn)要的描述說(shuō)明，可以簡(jiǎn)化系統(tǒng)和方法的許多描述。許多說(shuō)明使用特定標(biāo)準(zhǔn)的術(shù)語(yǔ)和結(jié)構(gòu)。然而，所公開(kāi)的系統(tǒng)和方法可更廣泛應(yīng)用。

本領(lǐng)域技術(shù)人員應(yīng)該知曉，可以以各種形式實(shí)施結(jié)合在此所公開(kāi)實(shí)施例而描述的各種示意性組塊和模塊。已經(jīng)通常根據(jù)它們的功能如上描述了一些組塊和模塊。這些功能如何實(shí)施取決于對(duì)整體系統(tǒng)提出的設(shè)計(jì)約束。本領(lǐng)域技術(shù)人員可以以對(duì)于每個(gè)特定應(yīng)用而改變的方式實(shí)施所述功能，但是該實(shí)施方式?jīng)Q策不應(yīng)解釋為使得脫離本發(fā)明的范圍。此外，模塊、組塊或步驟內(nèi)功能的分組是為了易于描述。具體的功能或步驟可以從一個(gè)模塊或組塊移除而并未脫離本發(fā)明。

結(jié)合在此所公開(kāi)的實(shí)施例而描述的各個(gè)示意性邏輯組塊、單元、步驟、部件和模塊可以采用處理器實(shí)施或執(zhí)行，諸如通用處理器、數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)或其他可編程邏輯器件、分立門或晶體管邏輯、分立硬件部件、或者設(shè)計(jì)用于執(zhí)行在此所述功能的其任意組合。通用處理器可以是微處理器，但是在備選例中，處理器可以是任何處理器、控制器、微控制器或狀態(tài)機(jī)。處理器也可以實(shí)施作為計(jì)算裝置的組合，例如DSP和微處理器的組合，多個(gè)微處理器，一個(gè)或多個(gè)微處理器結(jié)合DSP核，或者任何其他這種配置。此外，可以使用各種晶體管型、邏輯系列和設(shè)計(jì)方法學(xué)而實(shí)現(xiàn)在此所述的實(shí)施了實(shí)施例和功能組塊和模塊的電路。

提供所公開(kāi)實(shí)施例的以上說(shuō)明以使得本領(lǐng)域任何技術(shù)人員制造或使用本發(fā)明。對(duì)于這些實(shí)施例的各種修改對(duì)于本領(lǐng)域技術(shù)人員而言是易于明顯的，并且在此所述的一般性原理可以適用于其他實(shí)施例而并未脫離本發(fā)明的精神和范圍。因此，應(yīng)該理解的是在此展示的說(shuō)明書(shū)和附圖當(dāng)前地展示了本發(fā)明的優(yōu)選實(shí)施例，并且因此代表了由本發(fā)明廣泛預(yù)期地主題。應(yīng)該進(jìn)一步理解地是，本發(fā)明的范圍完全包含其他實(shí)施例，這對(duì)于本領(lǐng)域技術(shù)人員而言變得明顯，并且因此除了所附權(quán)利要求之外并未由其他而限制本發(fā)明的技術(shù)和范圍。