1.一種開關(guān)控制電路，用于對開關(guān)電路的通斷進(jìn)行控制；其特征在于，包括：
時鐘電路，用于生成第一時鐘控制信號和第二時鐘控制信號；
電壓提升電路，分別與所述時鐘電路、所述開關(guān)控制電路的供電電源連接，用于接收所述第二時鐘控制信號以及所述供電電源輸出的工作電壓，并在所述第二時鐘控制信號的控制下將所述工作電壓提升預(yù)設(shè)值后形成開關(guān)控制信號；以及
反相電路，分別與所述時鐘電路、電壓提升電路連接，用于接收所述第一時鐘控制信號以及所述開關(guān)控制信號，并根據(jù)所述第一時鐘控制信號控制是否將所述開關(guān)控制信號輸出給所述開關(guān)電路。
2.根據(jù)權(quán)利要求1所述的開關(guān)控制電路，其特征在于，所述第一時鐘控制信號和所述第二時鐘控制信號為互補(bǔ)的不交疊時鐘信號。
3.根據(jù)權(quán)利要求1所述的開關(guān)控制電路，其特征在于，所述反相電路包括第一反相單元和第二反相單元；所述第一反相單元和所述第二反相單元均為CMOS反相器；所述第一反相單元包括第一MOS管和第二MOS管；所述第二反相單元包括第三MOS管和第四MOS管；所述第一MOS管和所述第三MOS管為PMOS管，所述第二MOS管和所述第四MOS管為NMOS管；
所述第一MOS管的柵極與所述第二MOS管的柵極連接后與所述時鐘電路連接，用于接收所述第一時鐘控制信號；所述第一MOS管的源極與所述供電電源連接；所述第一MOS管的漏極與所述第二MOS管的漏極連接后與所述第三MOS管的柵極連接；所述第三MOS管的柵極與所述第四MOS管的柵極連接；所述第三MOS管的源極與所述電壓提升電路連接；所述第三MOS管的漏極和所述第四MOS管的漏極連接后作為輸出端用于輸出所述開關(guān)控制信號；所述第二MOS管的源極和所述第四MOS管的源極連接后接地。
4.根據(jù)權(quán)利要求3所述的開關(guān)控制電路，其特征在于，所述開關(guān)電路包括兩個開關(guān)管；所述開關(guān)控制信號為第一控制信號；所述反相電路還包括第三反相單元，與所述時鐘電路連接，用于接收所述第一時鐘控制信號并對所述第一 時鐘控制信號進(jìn)行反相形成第二控制信號后輸出給所述開關(guān)電路。
5.根據(jù)權(quán)利要求4所述的開關(guān)控制電路，其特征在于，所述反相電路還包括延時電路，連接于所述第二MOS管的源極與地之間，用于延遲所述第一控制信號的輸出使得所述第一控制信號和所述第二控制信號同步輸出。
6.根據(jù)權(quán)利要求5所述的開關(guān)控制電路，其特征在于，所述延時電路包括第三開關(guān)管；所述第三開關(guān)管的輸入端與所述第二MOS管的源極連接，所述第三開關(guān)管的輸出端接地；所述第三開關(guān)管的控制端與所述第三開關(guān)管的輸入端連接。
7.根據(jù)權(quán)利要求6所述的開關(guān)控制電路，其特征在于，所述第三開關(guān)管為NPN型晶體管。
8.根據(jù)權(quán)利要求4所述的開關(guān)控制電路，其特征在于，所述第三反相單元包括三個串聯(lián)的反相器。
9.根據(jù)權(quán)利要求1所述的開關(guān)控制電路，其特征在于，所述電壓提升電路包括第四反相單元、第一開關(guān)管、第二開關(guān)管以及自舉電容；所述第四反相單元分別與所述供電電源、所述時鐘電路以及所述自舉電容的負(fù)極板連接；所述第一開關(guān)管的輸入端與所述供電電源連接，所述第一開關(guān)管的輸出端分別與所述自舉電容的正極板、所述反相電路連接；所述第二開關(guān)管的輸入端分別與所述自舉電容的正極板、所述反相電路連接；所述第二開關(guān)管的輸出端與所述供電電源連接；所述預(yù)設(shè)值為所述第二開關(guān)管的正向?qū)妷骸?/p>
10.根據(jù)權(quán)利要求9所述的開關(guān)控制電路，其特征在于，所述第四反相單元為CMOS反相器，包括第五MOS管和第六MOS管；所述第五MOS管為PMOS管，所述第六MOS管為NMOS管；所述第五MOS管的柵極與所述第六MOS管的柵極連接后與所述時鐘電路連接，用于接收所述第二時鐘控制信號；所述第五MOS管的源極與所述供電電源連接；所述第五MOS管的漏極與所述第六MOS管的漏極連接后與所述自舉電容的負(fù)極板連接；所述第六MOS管的源極接地；所述第一開關(guān)管和所述第二開關(guān)管均為NPN型三極管。