本公開總體上涉及鎖相環(huán)(pll)，更具體地涉及采樣和復(fù)位i型pll。

背景技術(shù)：

pll廣泛地用于無線電、電信、計算機和其他電子應(yīng)用中。它們可以用于解調(diào)信號，從噪聲通信信道中恢復(fù)信號，以輸入頻率的倍數(shù)生成穩(wěn)定的頻率(頻率合成)，或者在諸如微處理器等數(shù)字邏輯電路中分配精確定時的時鐘脈沖。由于單個集成電路可以提供完整的pll功能，所以pll廣泛應(yīng)用于現(xiàn)代電子設(shè)備中，輸出頻率范圍從幾赫茲到幾千兆赫茲。

pll可以被實現(xiàn)為i型pll或ii型pll。ii型pll通常使用大電容器來改善回路的穩(wěn)定性，這增加了管芯成本，并且隨著技術(shù)縮小到深亞微米cmos工藝技術(shù)，引起漏電流問題。i型pll可以通過實現(xiàn)線性相位檢測并且也通過消除為了穩(wěn)定性而設(shè)的大電容器來減少漏電流問題。傳統(tǒng)的i型pll的缺點是次諧波鎖定，其中i型pll將回路鎖定到分頻器時鐘信號的頻率，分頻器時鐘信號的頻率是壓控振蕩器(vco)的振蕩器輸出信號的頻率的次諧波值。傳統(tǒng)的i型pll使用單獨的頻率檢測器回路，頻率檢測器回路通過確保vco以適當(dāng)?shù)念l率振蕩來阻止pll進入次諧波鎖定。

技術(shù)實現(xiàn)要素：

實施例涉及一種pll，其中阻止了次諧波鎖定。pll可以包括用于生成電荷輸出信號的機構(gòu)，該電荷輸出信號操作以通過控制pll中的一個或多個電容器在其間被充電或放電的定時來阻止pll鎖定在振蕩器輸出信號的頻率的次諧波處。

在一個實施例中，pll還可以包括回路濾波器，回路濾波器包括經(jīng)由開關(guān)元件并聯(lián)耦合的采樣電容器和保持電容器。回路濾波器可以至少基于指示采樣電容器在期間被充電的第一時間段的電荷輸出信號來生成濾波器輸出信號。pll還可以包括壓控振蕩器(vco)，其耦合到回路濾波器并且可以生成具有對應(yīng)于濾波器輸出信號的頻率的振蕩器輸出信號。pll還可以包括分頻器，其耦合到vco以接收振蕩器輸出信號。分頻器可以對振蕩器輸出信號執(zhí)行分頻，以生成與振蕩器輸出信號具有相同的相位但是與振蕩器輸出信號具有不同的頻率的分頻器時鐘信號。pll還可以包括耦合到分頻器以接收分頻器時鐘信號的相位頻率檢測器(pfd)。pfd可以基于分頻器時鐘信號與參考時鐘信號之間的相位差來生成電荷輸出信號。

在一個實施例中，pfd可以包括門控元件，門控元件用以生成清除輸出信號，清除輸出信號使采樣電容器在不同于第一時間段的第二時間段期間將電荷放電到回路濾波器的低參考電壓。

在一個實施例中，門控元件可以包括執(zhí)行邏輯與(and)運算的數(shù)字門。

在一個實施例中，第一時間段和第二時間段之和等于參考時鐘信號的一半周期。

在一個實施例中，第二時間段被限定為在其間沒有電荷經(jīng)由開關(guān)元件在采樣電容器與保持電容器之間被傳送的時段。在第二時間段期間，分頻器時鐘信號和參考時鐘信號中的每個時鐘信號是無效的。

在一個實施例中，pfd還可以生成傳送輸出信號，傳送輸出信號使電荷在不同于第二時間段的第三時間段期間在采樣電容器與保持電容器之間傳送。

在一個實施例中，第三時間段由傳送輸出信號的脈沖寬度限定。傳送輸出信號的脈沖寬度隨著相位差增加而增加，且傳送信號的脈沖寬度隨著相位差減小而減小。

在一個實施例中，第一時間段、第二時間段和第三時間段之和小于參考時鐘信號的周期。

在一個實施例中，第二時間段和第三時間段之和等于參考時鐘信號的一半周期。

在一個實施例中，第一時間段由電荷輸出信號的脈沖寬度限定。電荷輸出信號的脈沖寬度隨著相位差增加而增加，并且電荷信號的脈沖寬度隨著相位差減小而減小。

實施例還涉及操作pll以生成電荷輸出信號，以在第一時間段期間對采樣電容器充電，第一時間段被設(shè)置為阻止pll鎖定在作為振蕩器輸出信號的頻率的次諧波的頻率處。

在一個實施例中，可以由回路濾波器至少基于電荷輸出信號來生成濾波器輸出信號，并且可以由壓控振蕩器生成具有對應(yīng)于濾波器輸出信號的頻率的振蕩器輸出信號。可以通過在分頻器處對振蕩器輸出信號執(zhí)行分頻來生成分頻器時鐘信號。分頻器時鐘信號與振蕩器輸出信號具有相同的相位，但與振蕩器輸出信號具有不同的頻率。

實施例還涉及一種存儲pll的數(shù)字表示的非暫態(tài)計算機可讀介質(zhì)，該數(shù)字表示可以通過控制pll中的一個或多個電容器在其間被充電或放電的定時來阻止次諧波鎖定。

附圖說明

圖1是根據(jù)一個實施例的鎖相環(huán)(pll)的高級框圖。

圖2是根據(jù)一個實施例的i型pll的電荷泵和采樣復(fù)位回路濾波器的框圖。

圖3是示出根據(jù)一個實施例的電荷泵和采樣復(fù)位回路濾波器的操作的定時圖。

圖4是示出根據(jù)一個實施例的pll的次諧波鎖定的定時圖。

圖5a是示出根據(jù)一個實施例的i型pll的相位/頻率檢測器(pfd)的第一部分的框圖。

圖5b是示出根據(jù)一個實施例的pfd的第二部分的框圖。

圖6是示出根據(jù)一個實施例的操作i型pll的過程的流程圖。

圖7是示出根據(jù)一個實施例的存儲i型pll的表示的電子設(shè)備的框圖。

具體實施方式

圖和以下描述僅通過說明的方式涉及各種實施例。應(yīng)當(dāng)注意，從下面的討論中，本文中公開的結(jié)構(gòu)和方法的替代實施例將被容易地識別為可以在不脫離本文中討論的原理的情況下可行的替代方案?，F(xiàn)在將詳細(xì)參考幾個實施例，其示例在附圖中示出。值得注意的是，在可行的情況下，類似或相似的附圖標(biāo)記可以在附圖中使用，并且可以指示類似或相似的功能。

本公開的實施例涉及i型鎖相環(huán)(pll)，通過控制pll中的一個或多個電容器的充電或放電的定時，該i型鎖相環(huán)在振蕩器輸出信號的次諧波頻率處不鎖定。i型pll的相位頻率檢測器(pfd)可以通過生成清除輸出信號來阻止pll的次諧波鎖定，清除輸出信號用來使pll回路濾波器的采樣電容器僅在采樣電容器未被充電的時間段期間放電。例如，pfd可以包括用來控制在其間生成清除輸出信號的時間的門控元件。通過確保采樣電容器在其正被充電的時間段期間不被放電，回路濾波器的輸出被維持在使pll的壓控振蕩器(vco)以預(yù)期頻率而不是以預(yù)期頻率的次諧波振蕩的水平。

本文中所描述的術(shù)語“有效電壓電平”是指對應(yīng)于邏輯高電平的電壓電平。例如，在具有電源電壓vdd和接地電壓gnd的數(shù)字電路中，有效電壓電平為vdd或在vdd的噪聲容限內(nèi)。

本文中所描述的術(shù)語“無效電壓電平”是指對應(yīng)于邏輯低電平的電壓電平。例如，無效電壓電平為gnd或在gnd內(nèi)的噪聲容限內(nèi)。

在正常操作模式下，pll相位鎖定在pll的vco的振蕩器輸出信號的預(yù)期基頻處。由于pll的非理想性，pll可能會不期望地相位鎖定在振蕩器輸出信號的次諧波頻率處。例如，由于pll的非理想性，vco可以以對應(yīng)于振蕩器輸出信號的預(yù)期基頻的次諧波的頻率生成振蕩器輸出信號，這可能導(dǎo)致pll相位鎖定到預(yù)期vco輸出信號的次諧波頻率。

阻止pll次諧波鎖定的一種技術(shù)是使用頻率檢測器回路，其幫助pll鎖定到作為vco輸出信號的基頻的預(yù)期頻率。頻率檢測器回路包括pll的一些部件，并且還包括不是pll的一部分的一些其它部件。被包括在頻率檢測器回路中的pll的部件可以包括回路濾波器、vco和分頻器。不屬于pll的一部分的部件可以包括頻率檢測器、控制邏輯以及與pll的電荷泵分離的第二電荷泵。在操作頻率檢測器回路時，通過禁用其相位檢測器將pll置于開環(huán)配置中。代替使用pll的相位檢測器，頻率檢測器回路使用頻率檢測器，其輸出信號被饋送到第二電荷泵。還通過將第二電荷泵的輸出饋送到pll的回路濾波器中并且隨后饋送到vco和分頻器來操作頻率檢測器回路。當(dāng)分頻器時鐘信號(即分頻器的輸出)和參考時鐘信號被饋送到頻率檢測器中時，頻率檢測器回路完成。通過比較參考時鐘信號和分頻器時鐘信號的頻率，頻率檢測器回路可以確保vco以期望的頻率振蕩。在頻率鎖定過程完成后，pll被切換回閉環(huán)配置以執(zhí)行相位鎖定，而頻率檢測器回路被禁用。

下面參考圖2到5描述阻止pll進入次諧波鎖定的其它技術(shù)。

圖1是根據(jù)一個實施例的pll的高級框圖。pll100接收參考時鐘信號105作為輸入，并且生成與參考時鐘信號105具有相同相位的輸出時鐘信號135。為此，pll100除了其它部件之外還包括相位檢測器110、回路濾波器120、vco130和分頻器140。

相位檢測器110比較參考時鐘信號105的相位和輸出時鐘信號135的分頻版本(即，時鐘信號145)。相位檢測器110確定參考時鐘信號105和分頻器時鐘信號145之間的相位差，并且生成相位誤差信號115。i型pll通常使用單極相位檢測器，其僅在參考時鐘信號105超前或滯后于分頻器時鐘信號155的條件下(而非對于兩個條件同時)生成相位誤差信號115。在一個實施例中，單極相位檢測器僅在參考時鐘信號105超前于分頻器時鐘信號145時生成相位誤差信號115。備選地，單極相位檢測器僅在參考時鐘信號105滯后于分頻器時鐘信號145時生成相位誤差信號115。在某些實施例中，相位檢測器還可以實現(xiàn)頻率檢測特征，由此相位檢測器變成相位/頻率檢測器(pfd)。

相位誤差信號115被輸入到回路濾波器120。在一個實施例中，回路濾波器120是濾除相位誤差信號的高頻分量并且生成被饋送到vco130的控制電壓信號125的低通濾波器?；芈窞V波器120的截止頻率確定pll的穩(wěn)定性?；芈窞V波器120的特性確定pll如何響應(yīng)于非理想變化，例如參考時鐘信號105的抖動。例如，如果參考時鐘信號105包括抖動，則可能有利的是，設(shè)計回路濾波器120使得抖動不被傳播到pll的輸出。

通常，pll的回路濾波器具有小于參考時鐘信號105的頻率的十分之一的截止頻率。回路濾波器120的截止頻率由在回路濾波器120中使用的電容器的電容值來控制。具有大電容值的電容器在pll中占據(jù)大的面積，并且因此可能增加制造包括pll的集成電路(ic)的成本。例如，電容器可以占據(jù)回路濾波器的面積的90％，并且回路濾波器可以占據(jù)pll的面積的大約50％。在一個實施例中，回路濾波器120包括電荷泵功能。pll電荷泵可以是將正和負(fù)電流脈沖輸出到回路濾波器120中的cmos或雙極開關(guān)電流源。i型pll通常使用將正或負(fù)電流脈沖輸出到回路濾波器120中的單極電荷泵。下面參考圖2詳細(xì)描述示例性回路濾波器。

vco130從回路濾波器120接收控制電壓信號125，并且基于控制電壓信號125的電壓電平生成周期性輸出信號。分頻器140從vco130接收輸出時鐘信號135并且生成被饋送到相位檢測器110中的分頻器時鐘信號145。分頻器140對輸出時鐘信號135執(zhí)行分頻，以生成與輸出時鐘135具有相同的相位但與輸出時鐘信號135具有不同的頻率的分頻器時鐘信號145。在一些實施例中，分頻器140可以將輸出時鐘信號135的頻率除以整數(shù)。例如，對于輸出時鐘信號135的每n個周期，分頻器140可以生成分頻器時鐘信號145的一個周期。也就是說，輸出時鐘信號135的頻率除以n。備選地，輸出時鐘信號135的頻率可以除以整數(shù)的一部分以實現(xiàn)frac-n分頻器和frac-npll。

圖2是根據(jù)一個實施例的i型pll的電荷泵和采樣復(fù)位回路濾波器的框圖。電荷泵210包括恒流源ip，其用作到基于開關(guān)電容器的采樣保持復(fù)位(shr)回路濾波器220(下文中稱為“shr回路濾波器”)中的電流的源。除了其他部件，shr回路濾波器220還包括開關(guān)s1至s3、采樣電容器c1和保持電容器c2。開關(guān)s1由信號chrg控制，以對采樣電容器c1充電。與采樣電容器c1的電荷相對應(yīng)的電壓電平由vx表示。chrg信號由相位檢測器110生成，使得chrg信號的脈沖寬度隨著參考時鐘信號105與分頻器時鐘信號145之間的相位差增加而增加。此外，chrg信號的脈沖寬度隨著相位差減小而減小。

開關(guān)s3由信號trans控制以在采樣電容器c1與保持電容器c2之間傳送電荷。對應(yīng)于保持電容器c2的電荷的電壓電平由vo表示。trans信號由相位檢測器110生成，使得當(dāng)參考時鐘信號105與分頻器時鐘信號145之間的相位差增加時，trans信號的脈沖寬度增加。另外，trans信號的脈沖寬度隨著相位差減小而減小。開關(guān)s2由也由相位檢測器110生成的信號clr控制，以將采樣電容器c1的電荷放電(或復(fù)位)到shr回路濾波器220的低參考電壓。

圖3是示出根據(jù)一個實施例的電荷泵210和shr回路濾波器220的操作的定時圖。在圖3中，x軸表示時間，y軸表示各種信號的電壓。時間軸包括由豎直虛線表示的各種時間點t1至t12。圖3示出了作為ref_clk的參考時鐘信號105和作為div_clk的分頻器時鐘信號145。點t1和t5之間的時間段構(gòu)成ref_clk的一個周期。點t1和t5之間的時間表示ref_clk的第一周期，t5和t9之間的時間表示ref_clk的第二周期。在圖3中，ref_clk超前于div_clk，因為在div_clk的第一上升沿在t2出現(xiàn)之前，ref_clk的第一上升沿在t1出現(xiàn)。

只有當(dāng)ref_clk超前于div_clk時，shr回路濾波器220生成電壓信號vx和vo。備選地，只有當(dāng)ref_clk滯后于div_clk時，才能實現(xiàn)shr回路濾波器220以生成電壓信號vx和vo。

相位檢測器(例如，相位檢測器110)基于輸入信號ref_clk和div_clk生成信號chrg、trans和clr。chrg信號用于控制采樣電容器c1充電的時間。生成chrg以表示表明ref_clk和div_clk的上升沿之間的相位差的第一時間段。例如，chrg信號在點t1和t2之間處于表示ref_clk和div_clk的上升沿的差的有效電壓電平(例如，接近電源電壓vdd)。clr信號用于控制開關(guān)s2將采樣電容器c1的電荷放電到shr回路濾波器220的低參考電壓。生成clr信號以表示當(dāng)信號ref_clk、div_clk和trans中的每個處于無效電壓電平(即，接近接地電壓gnd的電壓電平)時的第二時間段。例如，clr信號在點t4和t5之間具有表示當(dāng)ref_clk、div_clk和trans信號中的每個處于無效電壓電平的時間段的有效電壓電平。

trans信號用于在采樣電容器c1和保持電容器c2之間傳送電荷。生成trans以表示表明ref_clk和div_clk的下降沿之間的相位差的第三時間段。例如，trans信號在點t3和t4之間具有表示ref_clk和div_clk的下降沿的時間差的有效電壓電平。

在一些實施例中，第一時間段(即，有效電壓電平處的chrg)和第二時間段(即，有效電壓電平處的clr)之和等于ref_clk的一半周期值。例如，第一和第二時間段之和由點t1和t2之間以及點t4和t5之間的時間段之和表示。當(dāng)ref_clk和div_clk都具有50％的占空比時，第一時間段與第三時間段相同。第三時間段(即，在點t3和t4之間)和第二時間段(即，在點t4和t5之間)之和在點t3和t5之間表示。點t3和t5之間的時間段表示當(dāng)ref_clk處于無效電壓電平的時間段。由于ref_clk的占空比為50％，所以無效電壓電平的時間段與有效電壓電平的時間段相同，并且點t3和t5之間的時間段是ref_clk的一半周期。

備選地或者另外地，第二時間段和第三時間段(即，在有效電壓電平處的trans)之和等于ref_clk的一半周期值。例如，第二和第三時間段之和由點t3和t5之間的時間段表示。如以上參考第一和第二時間段之和討論的，當(dāng)ref_clk和div_clk都具有50％的占空比時，點t3和t5之間的時間段是ref_clk的一半周期。在一些實施例中，第一、第二和第三時間段之和可以小于ref_clk的周期。例如，第一、第二和第三時間段之和由點t1至t2和點t3至t5的時間段之和表示。ref_clk的時段由點t1和t5之間的時間段表示，其總是大于從點t1到t2和點t3到t5的時間段之和。

下面描述shr回路濾波器220的操作。對于在t1點之前的時間段，clr被設(shè)置為有效電壓電平，以使能采樣電容器c1的放電。在點t1和t2之間(第一時間段)，開關(guān)s1(由chrg驅(qū)動)閉合，開關(guān)s2(由clr驅(qū)動)和s3(由trans驅(qū)動)斷開。因此，電流源ip對采樣電容器c1充電，并且增加電壓電平vx。在點t2處，vx處于低于電壓電平vo(來自前一時鐘周期)的電壓電平。vx和vo的值保持不變，直到點當(dāng)trans信號變?yōu)橛行щ妷弘娖綍r的t3。在點t3和t4之間(第三時間段)，開關(guān)s3閉合，并且開關(guān)s1和s2斷開，并且采樣電容器c1和保持電容器c2上的電荷分布在兩個電容器c1和c2之間，直到電壓電平vx和vo基本相同。也就是說，在第三時間段期間，在采樣電容器c1和保持電容器c2之間傳送電荷，直到連接到開關(guān)s3的電容器c1和c2的極板基本上處于相同的電壓電平。因為vo在點t3高于vx，所以vx的電壓電平增加并且vo的電壓電平降低，直到在t4點之前它們都保持相同。在點t4和t5之間(第二時間段)，開關(guān)s2閉合，并且開關(guān)s1和s3斷開，使得采樣電容器c1放電并且電壓電平vx變?yōu)闊o效電壓電平(即gnd)。電壓電平vo保持與點t4相同的電壓電平。點t1和t5之間的時間標(biāo)記ref_clk的第一周期。

點t5和t9之間的時間表示ref_clk的第二周期。在點t5和t6之間的時間段中，電流源ip以與t1和t2之間的時間段內(nèi)的操作相同的方式對采樣電容器c1充電，如上所述。由于在第一時段期間vx的電壓電平低于vo的電壓電平，因此pll的反饋回路可以改變vco輸出，以增加ref_clk和div_clk的上升沿之間的相位差，并且從而增加chrg信號的脈沖寬度，如點t5和t6之間的時間所示，其中從點t5到t6的時間段大于從點t1到t2的時間段。因此，點t6處的電壓電平vx大于點t6處的電壓電平vo。如以上詳細(xì)描述的，電壓電平vx和vo以與在從點t2到t3的時間段期間的操作相同的方式保持恒定，直到點t7。以與從在點t3到t4的時間段期間的操作相同的方式，在點t7和t8之間，電容器c1和c2上的電荷分布在兩個電容器c1和c2之間，直到電壓電平vx和vo基本相同，如以上詳細(xì)描述的。也就是說，在從點t7到t8的時間段期間，在采樣電容器c1和保持電容器c2之間傳送電荷，直到與開關(guān)s3連接的電容器c1和c2的極板基本上處于相同的電壓電平。由于vx現(xiàn)在高于點t7處的vo，所以vo的電壓電平增加并且vx的電壓電平降低，在t8之前它們二者保持相同。在點t8和t9之間，采樣電容器c1放電，并且電壓電平vx變?yōu)闊o效電壓電平。電壓電平vo保持在與點t4相同的電壓電平。

在點t9和t12之間的時間表示ref_clk的第三周期的一部分。在點t9和t10之間的時間段期間，電流源ip以與點t1和t2之間的時間段內(nèi)的操作相同的方式對采樣電容器c1充電，如以上詳細(xì)描述的。由于vx的電壓電平在第二周期期間高于vo的電壓電平，所以pll的反饋回路可以修改vco輸出，以降低ref_clk和div_clk的上升沿之間的相位差，并且從而降低chrg信號的脈沖寬度，如點t9和t10之間的時間所示，其中從點t9到t10的時間段小于從點t5到t6的時間段。pll可以在ref_clk的每個后續(xù)周期中保持調(diào)整ref_clk和div_clk之間的相位差，直到回路達(dá)到穩(wěn)態(tài)，其中采樣電容器c1充電到基本上與前一周期的電壓電平vo相同的電壓電平vx。圖3描繪了作為pll已經(jīng)達(dá)到穩(wěn)態(tài)操作的時段的ref_clk的第三周期。因此，在點t10，電壓電平vx與電壓電平vo基本相同。由于電壓電平vx和vo基本相同，所以當(dāng)開關(guān)s3從點t11至t12閉合時，電容器c1和c2之間不存在電荷分配。

總之，shr回路濾波器220生成控制電壓信號，其確定vco的振蕩頻率，其進一步確定分頻器時鐘頻率(例如，分頻器時鐘信號145的頻率)。shr回路濾波器220基于控制開關(guān)s1至s3的輸入信號chrg、trans和clr生成vco控制電壓信號。信號chrg、trans和clr由相位檢測器110生成。chrg信號驅(qū)動開關(guān)s1以在參考時鐘信號的第一時間段期間對采樣電容器c1充電。clr信號驅(qū)動開關(guān)s2以在不同于第一時間段的第二時間段期間將采樣電容器c1放電到低參考電壓。chrg和clr信號有助于通過采樣電容器c1的充電和放電來設(shè)置電壓電平vx。trans信號驅(qū)動開關(guān)s3以在第三時間段期間在采樣電容器c1和保持電容器c2之間分配電荷，直到兩個電容器c1和c2在電容器兩端具有基本相同的電壓電平。保持電容器c2兩端的電壓電平是作為vco控制電壓(例如控制電壓信號125)被輸入的電壓vo。雖然pll被設(shè)計為以預(yù)期基頻鎖相，但是pll也可以鎖相到次諧波頻率，如以下圖4描述的。

圖4是示出根據(jù)一個實施例的pll的次諧波鎖定的定時圖。當(dāng)分頻器時鐘信號和參考時鐘信號之間的相位鎖定在與vco輸出信號的預(yù)期頻率的次諧波相對應(yīng)的分頻器時鐘信號的頻率處發(fā)生時，發(fā)生次諧波鎖定。例如，當(dāng)作為振蕩器輸出信號的基頻的預(yù)期振蕩頻率為2ghz時，除以10分頻器可以將2ghzvco信號下分頻到200mhz。在正常工作模式下，pll相位鎖定在200mhz參考時鐘信號和200mhz分頻器時鐘信號之間。然而，如果vco以預(yù)期的2ghz的次諧波振蕩(即，以導(dǎo)致100mhz的分頻器時鐘頻率的1ghz)，則pll可以在200mhz參考時鐘信號和100mhz分頻器時鐘信號之間鎖相。在圖4中，x軸表示時間，y軸表示各種信號的電壓。時間軸包括由豎直虛線表示的各個時間點，點t1至t7。圖4示出了作為ref_clk的參考時鐘信號105和作為div_clk的分頻器時鐘信號145。

如圖4所示，div_clk的頻率大約是ref_clk的頻率的一半。也就是說，div_clk的周期大約是ref_clk的周期的兩倍。如點t2所示的ref_clk的第一上升沿觸發(fā)相位檢測器生成具有有效電壓電平(例如，接近vdd)的chrg信號。如點t6所示的div_clk的第一上升沿觸發(fā)相位檢測器生成具有無效電壓電平(例如接近gnd)的chrg信號。如點t1所示的ref_clk的第一下降沿觸發(fā)相位檢測器生成具有有效電壓電平(例如接近vdd)的trans信號。如點t3所示的div_clk的第一下降沿觸發(fā)相位檢測器生成具有無效電壓電平的trans信號。

如以上參考圖2和3所討論的，生成clr信號以表示當(dāng)信號ref_clk、div_clk和trans中的每個處于無效電壓電平時的第二時間段。因為div_clk的周期是ref_clk的周期的兩倍，所以當(dāng)div_clk保持在無效電壓電平且chrg信號處于有效電壓電平時，ref_clk切換。例如，在點t4和t5之間的時間段中，當(dāng)信號ref_clk、div_clk和trans中的每個處于無效電壓電平時，相位檢測器在chrg信號仍處于有效電壓水平的時間段期間生成具有有效電壓電平的clr信號。這會導(dǎo)致如下所述的次諧波鎖定的問題。

如圖4所示，chrg和trans信號都處于有效電壓電平，這導(dǎo)致電流源ip在從點t2到t3的時間段期間將采樣電容器c1和保持電容器c2兩者都充電到更高的相同的電壓電平。在點t3和t4之間，當(dāng)trans變?yōu)闊o效而chrg保持在有效電壓電平時，采樣電容器c1保持充電以增加電壓電平vx，同時保持電容器c2保持其電荷以使電壓電平vo保持與在點t3相同。在點t4和t5之間的時間期間，由于信號ref_clk、div_clk和trans中的每個處于無效電壓電平，所以clr信號變?yōu)橛行?即，clr信號被拉至有效電壓電平)。在點t4和t5之間的時間段中，clr信號變?yōu)橛行?，而chrg信號也變?yōu)橛行?。也就是說，當(dāng)chrg信號處于有效電壓電平以保持開關(guān)s1閉合從而保持對采樣電容器c1充電時，clr信號閉合開關(guān)s2以對采樣電容器c1放電。因此，vx在點t4處變?yōu)闊o效并且保持無效，只要clr處于有效水平，直到點t5。在點t5和t6之間，clr信號變?yōu)闊o效而chrg保持在有效電壓電平，并且采樣電容器c1被充電到低于現(xiàn)有電壓電平vo的電壓電平。在點t7，chrg信號變?yōu)榈?，trans信號變?yōu)楦撸⑶也蓸与娙萜鱟1和保持電容器c2的電荷被分配直到vx和vo達(dá)到基本相同的電壓電平。在點t1和t7之間重復(fù)上述過程，直到電壓電平vo達(dá)到對應(yīng)于pll的次諧波鎖定的穩(wěn)態(tài)值。

由于clr信號變?yōu)橛行б詫Σ蓸与娙萜鱟1放電，同時通過將chrg信號置于有效來對電容器c1充電，因此在chrg處于有效電壓電平的整個持續(xù)時間內(nèi)，采樣電容器c1不能被充電。因此，如果vco生成振蕩器輸出信號以使得分頻器時鐘信號處于參考時鐘信號的次諧波頻率，則使用傳統(tǒng)相位檢測器的pll將導(dǎo)致次諧波鎖定。以下參考圖5a和5b詳細(xì)描述解決次諧波鎖定問題的相位頻率檢測器(pfd)的實施例。

圖5a和5b示出了根據(jù)一個實施例的示出可以阻止次諧波鎖定的問題的i型pll的pfd的框圖。pfd可以放置門控元件以生成clr信號，其有助于在采樣電容器c1仍被充電的時間段期間阻止采樣電容器c1的放電。圖5a示出了可以生成chrg信號的pfd的第一部分，圖5b示出了可以生成trans和clr信號的pfd的第二部分。除了其他部件之外，pfd的第一部分還包括兩個d觸發(fā)器505和510、兩個反相器530和535以及或(or)門540。

觸發(fā)器505接收ref_clk作為時鐘輸入，并且其d輸入被連接到其電源電壓(即，vdd以設(shè)置邏輯高值或有效電平)。觸發(fā)器510接收div_clk作為時鐘輸入，并且其d輸入也被連接到其電源電壓。在ref_clk的上升沿，觸發(fā)器505輸出(chrg信號)有效電平信號并且保持在有效電平，直到觸發(fā)器505被復(fù)位。在觸發(fā)器505的上升沿之后的div_clk的第一上升沿處，觸發(fā)器515的輸出變?yōu)橛行щ娖叫盘?。?dāng)兩個觸發(fā)器505和515的輸出信號被設(shè)置為有效電平時，or門540的輸出被設(shè)置為無效電平(即，gnd)，并且兩個觸發(fā)器505和515被復(fù)位以將chrg信號值更改為無效電壓電平。因為在pll中僅使用一個觸發(fā)器的輸出，所以pfd是單極pfd。

如圖5b所示的pfd的第二部分包括d觸發(fā)器550、兩個and門575和585以及五個反相器555、560、565、570和580。觸發(fā)器550接收ref_clk作為時鐘輸入，并且其d輸入被連接到其電源電壓。在ref_clk的下降沿處，觸發(fā)器550輸出有效電平信號并且保持在有效電平，直到觸發(fā)器550被復(fù)位。觸發(fā)器550的輸出q被傳遞通過反相器560和565，反相器565的輸出為trans信號。因此，當(dāng)(在反相器560和565的傳播延遲之后)觸發(fā)器550的q輸出達(dá)到有效電平時，trans信號達(dá)到有效電平。trans信號保持在有效電平，直到觸發(fā)器550被復(fù)位。當(dāng)div_clk達(dá)到無效值(在ref_clk的下降沿之后的div_clk的第一下降沿處)，觸發(fā)器550被復(fù)位以將其q輸出設(shè)置為無效電平。在反相器560和565的傳播延遲之后，trans信號將跟隨q輸出到無效電平。

圖5b所示的門控元件585生成clr信號，clr信號控制開關(guān)s2以將采樣電容器c1放電到低參考電壓(例如，shr回路濾波器的接地)。在一個實施例中，門控元件585是執(zhí)行邏輯and運算的數(shù)字門。例如，門控元件585可以是圖5b所示的2輸入and門。2輸入and門585接收chrg信號的反相版本作為第一輸入并且接收and門575的輸出作為第二輸入，以生成clr信號。and門585的第一輸入是接收chrg信號作為其輸入的反相器580的輸出。and門575是接收信號trans、div_clk和ref_clk的反相版本的3輸入and門?？梢赃壿嫷亟M合2輸入and門585和3輸入and門575以有效地導(dǎo)致4輸入and門(未示出)。4輸入and門的四個輸入是信號trans、ref_clk、div_clk和chrg的反相版本。也就是說，只有當(dāng)所有信號trans、ref_clk、div_clk和chrg處于無效電壓電平(即接近gnd)時，clr信號才達(dá)到有效電壓電平(即接近vdd)。換句話說，pfd生成clr信號以控制開關(guān)s2以對采樣電容器c1放電，使得僅當(dāng)采樣電容器c1未被充電時并且僅當(dāng)采樣電容器c1和保持電容器c2之間沒有電荷分布時采樣電容器c1才被放電。這可以阻止采樣電容器c1在圖4的點t4和t5之間的時間段內(nèi)仍然被充電時的放電。

通過阻止采樣電容器c1在其被充電時的放電，pll可以避免次諧波鎖定問題。再次參考圖4，當(dāng)使用圖5a和5b所示的pfd時，采樣電容器c1將不會放電，并且因此vx將不會在點t4切換到無效電平。相反，采樣電容器c1將保持充電，只要chrg信號保持在有效電平(即，直到點t6)并且電壓電平vx也將保持增加。然后在點t7，當(dāng)trans信號達(dá)到有效電平時，在采樣電容器c1和保持電容器c2之間發(fā)生電荷分布，并且電壓電平vo增加，直到vx和vo處于基本相同的電壓電平。在某個數(shù)目的ref_clk周期之后，電壓電平vo增加到足夠的電平，以將分頻器時鐘信號鎖定到參考時鐘的基頻(而不是次諧波頻率)。以這種方式，可以阻止次諧波鎖定的問題。

圖5b示出了將反相器560的輸出作為輸入饋送到and門575(而不是信號trans的實際反相版本)，trans的反相版本和反相器560的輸出是在邏輯上相同的信號。

圖6是示出根據(jù)一個實施例的i型pll的操作的流程圖。首先，shr回路濾波器可以至少基于電荷輸出信號(例如，chrg信號)來生成610濾波器輸出信號，電荷輸出信號控制回路濾波器的采樣電容器被充電的時間。例如，shr回路濾波器至少基于chrg信號來生成vo輸出信號，如以上參考圖2和3所述。在一個實施例中，可以基于諸如傳送輸出信號(例如，trans信號)等其它信號來生成濾波器輸出信號，傳送輸出信號控制開關(guān)在采樣電容器和保持電容器之間傳送電荷。備選地，可以基于諸如清除輸出信號(例如，clr信號)等其他信號來生成濾波器輸出信號，濾波器輸出信號使采樣電容器將存儲在采樣電容器中的電荷放電到回路濾波器的低參考電壓。以上參考圖2和3還描述了trans以及clr信號與濾波器輸出信號vo之間的關(guān)系。

pll的vco可以生成620具有對應(yīng)于濾波器輸出信號的頻率的振蕩器輸出信號。分頻器可以通過對振蕩器輸出信號執(zhí)行分頻來生成630分頻器時鐘信號，分頻器時鐘信號與振蕩器輸出信號具有相同的相位但與振蕩器輸出信號具有不同的頻率。例如，如果分頻器除以整數(shù)4，并且如果vco生成4ghz的振蕩器輸出信號，則分頻器將4ghz分頻為1ghz但與4ghz振蕩器輸出的相位相同的分頻器時鐘信號。

pfd可以生成640電荷輸出信號(即，chrg信號)以在第一時間段期間控制開關(guān)對采樣電容器充電，第一時間段被設(shè)置為阻止pll鎖定在與預(yù)期的vco輸出信號的次諧波頻率相對應(yīng)的頻率處。例如，第一時間段是從圖3的點t1到t2。第一時間段可以由chrg信號的脈沖寬度限定，使得當(dāng)參考時鐘信號和分頻器時鐘信號之間的相位差增加時，電荷輸出信號的脈沖寬度增加，并且當(dāng)相位差減小時，電荷輸出信號的脈沖寬度減小。pfd還可以生成清除輸出信號(例如，clr信號)，其使采樣電容器在第二時間段期間將采樣電容器的電荷放電到回路濾波器的低參考電壓，第二時間段是不同于第一時間段的時間段。例如，第二時間段是從圖3的點t4到t5。

pfd還可以生成在第三時間段期間引起電荷在采樣電容器和保持電容器之間傳送的傳送輸出信號(例如，trans信號)，第三時間段是不同于第二時間段的時間段。例如，第三時間段是從圖3的點t3到t4。第三時間段可以由傳送輸出信號的脈沖寬度限定，使得傳送輸出信號的脈沖寬度隨著參考時鐘信號和分頻器時鐘信號之間的相位差增加而增加，并且傳送信號的脈沖寬度隨著相位差減小而減小。

為了阻止pll鎖定在對應(yīng)于振蕩器輸出信號的頻率的次諧波的分頻器時鐘信號的頻率處，在第二時間段期間將clr信號生成為有效電平，在第二時間段期間，在采樣電容器和保持電容器之間不傳送電荷，并且分頻器時鐘信號和參考時鐘信號中的每個處于無效電壓電平。

在一個實施例中，第一時間段和第二時間段之和等于參考時鐘信號(即ref_clk)的一半周期值。備選地或者另外地，第二時間段和第三時間段之和等于ref_clk的一半周期值。備選地或者另外地，第一、第二和第三時間段之和可以小于ref_clk的周期。上面參考圖2描述了第一、第二和第三時間段之間的關(guān)系。

圖7是根據(jù)一個實施例的可以存儲pll的表示的專用計算設(shè)備的框圖。在一個實施例中，pll內(nèi)的i型pll或部件的表示可以作為數(shù)據(jù)存儲在非暫態(tài)計算機可讀介質(zhì)(例如，非易失性存儲器718)中。該表示可以處于行為級、寄存器傳輸級、邏輯部件級、晶體管級和pll的布局幾何形狀級。

在一些實施例中，計算機700包括用于傳輸數(shù)據(jù)的互連或總線702(或其他通信裝置)。計算機700可以包括與總線702耦合用于處理信息的處理裝置，例如一個或多個處理器704。處理器704可以包括一個或多個物理處理器和/或一個或多個邏輯處理器。雖然為簡單起見，總線702被示出為單個互連，但是應(yīng)當(dāng)理解，總線702可以表示多個不同的互連或總線。圖7所示的總線702是表示任何一個或多個單獨的物理總線、點對點連接、或者通過適當(dāng)?shù)臉蚪悠?、適配器、控制器等連接的兩者的抽象。

在一些實施例中，計算機700還包括被描繪為用于存儲由處理器704執(zhí)行的信息和指令的主存儲器712的隨機存取存儲器(ram)或其他動態(tài)存儲器件。主存儲器712可以包括應(yīng)用的主動存儲裝置，包括由計算機700的用戶在網(wǎng)絡(luò)瀏覽活動中使用的瀏覽器應(yīng)用。主存儲器712還可以包括某些寄存器或其他專用存儲器。

計算機700還可以包括只讀存儲器(rom)716或者用于存儲用于處理器704的靜態(tài)信息和指令的其他靜態(tài)存儲設(shè)備。計算機700還可以包括用于存儲某些元素的一個或多個非易失性存儲器元件718，包括例如閃存、硬盤、固態(tài)驅(qū)動器。非易失性存儲器元件718可以存儲上面參考圖2到5描述的i型pll的表示，或者pll內(nèi)的部件可以作為數(shù)據(jù)存儲。該表示可以處于行為級、寄存器傳輸級、邏輯部件級、晶體管級和pll的布局幾何形狀級。

計算機700可以包括耦合到總線702的收發(fā)器模塊720。收發(fā)器模塊720還可以包括發(fā)射器模塊和接收器模塊。收發(fā)器模塊720包括用以連接到其他設(shè)備(未示出)的一個或多個端口722。

計算機700還可以包括耦合到總線702并且被配置為檢測來自通過端口722耦合的第二設(shè)備(未示出)的信息的電路邏輯740。計算機700還可以包括輸出顯示器726并且經(jīng)由總線702耦合。在一些實施例中，顯示器726可以包括用于向用戶顯示信息或內(nèi)容的液晶顯示器(lcd)或任何其他顯示技術(shù)，包括三維(3d)顯示器。備選地，顯示器726可以包括也可以是輸入設(shè)備724的一部分的觸摸屏。在一些環(huán)境中，顯示器726可以包括音頻設(shè)備，諸如用于提供音頻信息的揚聲器。計算機700還可以包括功率器件730，其可以包括電源、電池、太陽能電池、燃料電池或者用于提供或生成電力的其它裝置。由功率器件730提供的任何功率可以根據(jù)需要分配給計算機700的元件。

盡管已經(jīng)示出和描述了本公開的特定實施例和應(yīng)用，但是應(yīng)當(dāng)理解，實施例不限于本文中公開的精確構(gòu)造和部件，并且可以在不脫離所附權(quán)利要求中所限定的本公開的精神和范圍的情況下對本文中公開的本公開的方法和裝置的布置、操作和細(xì)節(jié)做出各種修改、改變和變化。