數(shù)字頻率合成器及其數(shù)字頻率合成方法
【專利摘要】直接數(shù)字頻率合成是指利用一數(shù)字頻率合成器輸出穩(wěn)定、精準(zhǔn)、且頻率范圍廣泛的時脈信號，供同一集成電路芯片中的多個電路使用。本發(fā)明提出的數(shù)字頻率合成器包含一控制器、一頻率產(chǎn)生器及一可變分頻器。該控制器接收一頻率控制字，并據(jù)此產(chǎn)生一第一頻率控制子字與一第二頻率控制子字。該頻率產(chǎn)生器根據(jù)該第一頻率控制子字產(chǎn)生一第一預(yù)定頻率范圍內(nèi)的一原始頻率。該可變分頻器根據(jù)該第二頻率控制子字及該原始頻率產(chǎn)生一第二預(yù)定頻率范圍內(nèi)的一輸出頻率。
【專利說明】數(shù)字頻率合成器及其數(shù)字頻率合成方法

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明與數(shù)字頻率合成器相關(guān)。

【背景技術(shù)】
[0002]直接數(shù)字頻率合成是指利用一數(shù)字頻率合成器輸出穩(wěn)定、精準(zhǔn)、且頻率范圍廣泛的時脈信號，供同一集成電路芯片中的多個電路使用。
[0003]在過去，效能良好的模擬-數(shù)字集成電路非常昂貴。近年來隨著各種半導(dǎo)體技術(shù)，例如互補金屬氧化物半導(dǎo)體(CMOS)、雙極互補金屬氧化物半導(dǎo)體(BiCMOS)、于絕緣體上制作硅晶體管、硅鍺材料等制程的大幅躍進(jìn)，高品質(zhì)混合信號電路逐漸普及。深亞微米互補式金屬氧化物半導(dǎo)體技術(shù)更促成在單一芯片中整合射頻、模擬、應(yīng)用處理器、存儲器、周邊接口等多種電路的可能性?；趯ο辔辉肼暋㈩l率調(diào)整范圍、頻帶寬度等特性的高度要求，第二代移動通訊及其后續(xù)標(biāo)準(zhǔn)(尤其是通稱LTE的第四代移動通訊標(biāo)準(zhǔn))非常需要高品質(zhì)的數(shù)字頻率合成器。
[0004]現(xiàn)行頻率合成器的瓶頸之一是難以在采用低電壓互補金屬氧化物半導(dǎo)體制程時達(dá)到良好的相位噪聲特性。因此，目前存在對于新設(shè)計的需求，期待達(dá)到較低的相位噪聲，以增進(jìn)數(shù)字頻率合成器的輸出信號品質(zhì)，并希望能令可調(diào)頻寬增加、跨越多個頻段。


【發(fā)明內(nèi)容】

[0005]數(shù)字頻率合成是現(xiàn)代無線通訊系統(tǒng)中非常重要的一環(huán)；作為成本低卻可靠性高的可變頻率信號源，其應(yīng)用范圍廣及移動電話、無線數(shù)字裝置(例如路由器和數(shù)據(jù)機(jī))、全球定位系統(tǒng)接收器，甚至是通訊衛(wèi)星。本發(fā)明的目標(biāo)之一在于提供高品質(zhì)的數(shù)字頻率合成器，以產(chǎn)生低噪聲且頻率可調(diào)范圍寬廣的頻率輸出。具有高品質(zhì)因數(shù)、低噪聲、窄調(diào)整范圍(例如5%左右)的一頻率產(chǎn)生器被用以配合具有寬調(diào)整范圍的一分?jǐn)?shù)型可變分頻器，組合出符合期望的低噪聲寬頻數(shù)字頻率合成器。
[0006]實現(xiàn)此“雙元件”構(gòu)想的難處之一在于如何與現(xiàn)行架構(gòu)整合。典型的頻率合成器受控于單一頻率控制字。相對地，于根據(jù)本發(fā)明的實施例中，頻率產(chǎn)生器和可變分頻器可被獨立控制。為此，原始頻率控制字被分析及/或拆解，以產(chǎn)生多個各自對應(yīng)于不同元件的頻率控制子字。因此，此架構(gòu)包含一控制器，用以根據(jù)原始頻率控制字產(chǎn)生頻率控制子字。
[0007]在某些情況下，頻率控制子字可能是原始頻率控制字的一部分。控制器可直接將原始頻率控制字拆解為兩個或更多個部分，并指定其中的一個或多個部分作為頻率控制子字。在另外某些情況中，控制器可首先對原始頻率控制字執(zhí)行數(shù)學(xué)及/或邏輯運算，以決定數(shù)字頻率合成器的目標(biāo)輸出頻率。一旦決定了輸出頻率，控制器可進(jìn)一步將頻率控制子字編碼，以符合后續(xù)需要。在某些情況下，控制器可針對各個頻率產(chǎn)生器和可變分頻器采用不同的編碼方案。
[0008]舉例而言，原始頻率控制字可被表示為一數(shù)值范圍，例如O?2N，其中O表示最低頻率輸出，而2N表示最高頻率輸出。一旦確認(rèn)了頻率控制字的數(shù)值代表的輸出頻率，便可針對頻率產(chǎn)生器和可變分頻器產(chǎn)生頻率控制子字。這些頻率控制子字亦可各自對應(yīng)于不同的數(shù)值范圍。此外，另有其他編碼方案可指示相關(guān)電路產(chǎn)生適當(dāng)?shù)念l率。舉例而言，一頻率控制子字可直接為輸出頻率的數(shù)值(十六進(jìn)位制)，而其他頻率控制子字可為一連串的改變狀態(tài)/延遲字，例如設(shè)定(0，0，1，0，0，1…)對應(yīng)于(延遲，延遲，改變狀態(tài)，延遲，延遲，改變狀態(tài))?？刂破鲿靡愿鶕?jù)原始頻率控制字產(chǎn)生適合于相關(guān)電路的頻率控制子字。

【專利附圖】

【附圖說明】
[0009]為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，以下結(jié)合附圖對本發(fā)明的【具體實施方式】作詳細(xì)說明，其中:
[0010]圖1為根據(jù)本發(fā)明的一實施例中的數(shù)字頻率合成器的功能方塊圖。
[0011]圖2進(jìn)一步繪示頻率產(chǎn)生器210的實施細(xì)節(jié)。
[0012]圖3(A)?圖3(C)呈現(xiàn)可變分頻器320三種詳細(xì)度不同的功能方塊圖。
[0013]圖4呈現(xiàn)控制器430的一功能方塊圖范例。
[0014]圖5呈現(xiàn)一數(shù)字頻率合成器的輸出頻譜范例。
[0015]圖6為根據(jù)本發(fā)明的一實施例中的數(shù)字信號合成程序的流程圖。
[0016]圖中元件標(biāo)號說明如下:
[0017]100:數(shù)字頻率合成器105、205:數(shù)據(jù)源
[0018]110、210:頻率產(chǎn)生器120、220:可變分頻器
[0019]130、230:控制器FCW:頻率控制字
[0020]FCWpFCW2:頻率控制子字 fSM:原始頻率
[0021]fwt:輸出頻率200:數(shù)字頻率合成器
[0022]212:鎖相回路控制器214:可調(diào)式壓控振蕩器
[0023]320:可變分頻器321:邏輯單元
[0024]322:N-相位信號源430:控制器
[0025]431:非易失性存儲器432:運算引擎
[0026]600:數(shù)字信號合成程序S601?S699:流程步驟

【具體實施方式】
[0027]圖1為根據(jù)本發(fā)明的一實施例中的數(shù)字頻率合成器100的功能方塊圖。如圖1所示，數(shù)字頻率合成器100包含一頻率產(chǎn)生器110、一可變分頻器120及一控制器130。此外，數(shù)據(jù)源105將數(shù)據(jù)(例如一頻率控制字FCW)提供至控制器130的輸入端?？刂破?30的兩個輸出端分別耦接至頻率產(chǎn)生器110和可變分頻器120。頻率產(chǎn)生器110的輸出端是耦接至可變分頻器120的輸入端。可變分頻器120的輸出信號即為數(shù)字頻率合成器100的輸出信號。
[0028]控制器130將頻率控制字FCW轉(zhuǎn)換為第一和第二頻率控制子字FCWl、FCW2。如圖1所示，控制器130接收數(shù)據(jù)源105產(chǎn)生的頻率控制字FCW，并對輸入頻率控制字FCW施以一處理程序，以產(chǎn)生第一、第二頻率控制子字FCWpFCW”控制器130隨后分別將第一、第二頻率控制子字FCWp FCW2傳送至頻率產(chǎn)生器110和可變分頻器120。
[0029]頻率產(chǎn)生器110根據(jù)第一頻率控制子字FCW1產(chǎn)生一源頻率(以下稱為原始頻率)fSM。于一實施例中，頻率產(chǎn)生器110為具有合理品質(zhì)因數(shù)的一鎖相回路，以確保其輸出信號的相位噪聲能符合需求。頻率產(chǎn)生器110的相位噪聲相當(dāng)?shù)?。相對?yīng)地，頻率產(chǎn)生器110的頻率可調(diào)范圍較有限。舉例而言，其頻率可調(diào)范圍可能限定在壓控振蕩器的中央頻率的±2.5%之間。以壓控振蕩器中央頻率等于I千兆赫為例，頻率產(chǎn)生器110產(chǎn)生的頻率的范圍可能在0.975千兆赫到1.025千兆赫間。原始頻率fSM的精確值是由第一頻率控制子字FCW1控制。選擇高品質(zhì)因數(shù)會導(dǎo)致調(diào)整范圍縮小。使用組合電路中的可程序化電容(例如一電容組合中的可切換式電容)能擴(kuò)大調(diào)整范圍。然而，該組合電路的有效品質(zhì)因數(shù)會受其中的電容影響而下降。
[0030]根據(jù)第二頻率控制子字FCW2和原始頻率fSM，可變分頻器120產(chǎn)生輸出頻率fwt。相較于調(diào)整范圍有限的頻率產(chǎn)生器110，可變分頻器120被設(shè)計為具有較廣的頻率調(diào)整范圍。于一實施例中，可變分頻器120依一特定順序自一信號源選擇信號，使得原始頻率匕。首先被虛擬地(而非實體)乘上一整數(shù)N (與可變分頻器120的硬件設(shè)計有關(guān))，隨后再被除以一可調(diào)整的整數(shù)D。第二頻率控制子字FCW2是用以自可變分頻器120提供的頻率調(diào)整范圍中選出輸出頻率f；ut。易言之，F(xiàn)Cff2決定了 D的數(shù)值。于此實施例中，可變分頻器120的輸出頻率fwt等于將原始頻率fSM乘上N/D，亦即fwt = fsrc*N/D0實現(xiàn)該關(guān)系式中的fSM*N可借由令原始頻率fSM通過一延遲鏈并自其中選擇一適當(dāng)?shù)难舆t結(jié)果。
[0031]于一實施例中，N等于64而D為24到N( = 64)間的任何整數(shù)。數(shù)值D的大范圍能提供相當(dāng)寬的輸出頻率調(diào)整范圍。如此一來，數(shù)字頻率合成器100能兼具低相位噪聲(通過頻率產(chǎn)生器110的高品質(zhì)因數(shù))與寬輸出頻率范圍(通過數(shù)值D的大范圍)。舉例而言，原始頻率fs,。的范圍可被限定于0.975千兆赫至1.025千兆赫。以N = 64為例，數(shù)字頻率合成器100的整體輸出頻率范圍將等于(0.975)*(64)/(64) = 0.975千兆赫至(1.025)*(64)/(24) = 2.73 千兆赫。
[0032]如上所述，收到第一頻率控制子字FCW1后，頻率產(chǎn)生器110輸出的相對應(yīng)的原始頻率fSM落在有限的、預(yù)先決定的頻率范圍內(nèi)。因頻率產(chǎn)生器110具有高品質(zhì)因數(shù)，該原始頻率信號的相位噪聲相當(dāng)?shù)?。假設(shè)產(chǎn)生原始頻率fSM的壓控振蕩器的中央頻率為1.56千兆赫。收到第二頻率控制子字FCW2后，可變分頻器120根據(jù)一特定順序選擇信號，使得輸出頻率等于原始頻率= 1.56千兆赫乘上第一整數(shù)N (與可變分頻器120的特性相關(guān))再除以根據(jù)第二頻率控制子字FCW2決定的第二整數(shù)D。因此，數(shù)字頻率合成器100的輸出頻率 fout = N*fsrc/Do 于一實施例中，fsrc = 1.56 千兆赫，N = 64, D = 25, fout = 4 千兆赫。
[0033]借由利用上述數(shù)字頻率合成器100，根據(jù)原始頻率控制字FCW及因此產(chǎn)生的頻率控制子字FCWp FCW2，輸出頻率f；ut的大小可被控制為任意數(shù)值。此外，雖然D被限定為整數(shù)，D的時間平均可為非整數(shù)，例如30.02，容后詳述。
[0034]上述實施例亦呈現(xiàn)了數(shù)字頻率合成器100的一種特性:同一目標(biāo)輸出頻率f-可能是由不同的頻率控制子字FCWpFCW2組合所產(chǎn)生，亦即原始頻率fSM和D的不同組合。此特性能有效地將原始頻率fSM自一未在預(yù)期中的后續(xù)操作負(fù)載頻率移開，以防壓控振蕩器受到所謂牽引效應(yīng)(pulling)的干擾。
[0035]如本發(fā)明所屬【技術(shù)領(lǐng)域】中普通技術(shù)人員所知，牽引效應(yīng)是發(fā)生于振蕩器突然遭遇阻抗不匹配時。振蕩器的頻率會相對應(yīng)于負(fù)載阻抗的改變自操作頻率發(fā)生偏移。另一種解釋牽引效應(yīng)的觀點則是視其為一干擾信號，通過寄生耦合路徑自具有大輸出功率的另一節(jié)點(例如功率放大器的輸出)耦合至壓控振蕩器的輸入。此干擾信號會使得壓控振蕩器的輸出隨其變化。舉例而言，若欲合成目標(biāo)輸出頻率f；ut = 2千兆赫，一種設(shè)計選擇是令fSM=I千兆赫、N = 64, D = 32。然而，可變分頻器120的輸出端可能包含除以二的電路，在信號鏈中產(chǎn)生大小為I千兆赫的第二操作頻率。在這個情況下，壓控振蕩器對于該第二操作頻率的微小變化會特別敏感。借由改選D = 33和新的原始頻率fs,。= 1.03千兆赫，
可自I千兆赫移開并且仍落在I %?5 %的整體壓控振蕩器調(diào)整范圍內(nèi)，使振蕩器與負(fù)載間的隔離有所提升。
[0036]圖2為一數(shù)字頻率合成器200的功能方塊圖，進(jìn)一步呈現(xiàn)了頻率產(chǎn)生器210的細(xì)節(jié)。在圖2中，頻率產(chǎn)生器210包含一鎖相回路控制器212與一可調(diào)式壓控振蕩器214。頻率產(chǎn)生器210接收一穩(wěn)定的外部參考頻率fKEF和第一頻率控制子字FCW1,并產(chǎn)生原始頻率fSM。鎖相回路控制器212會鎖定參考信號和原始頻率信號間的相位，并根據(jù)頻率控制子字FCff1控制壓控振蕩器電壓Vvro產(chǎn)生落在可調(diào)式壓控振蕩器214的中央頻率上下特定百分比(例如5%)內(nèi)的原始頻率fSM?？烧{(diào)式壓控振蕩器214隨后直接(借由調(diào)整一內(nèi)部高頻壓控振蕩器)或間接(借由調(diào)整一低頻率壓控振蕩器并進(jìn)行數(shù)字頻率乘法)產(chǎn)生原始頻率fSM。原始頻率的實際數(shù)值是由第一頻率控制子字FCW1控制。頻率產(chǎn)生器210將調(diào)整后的原始頻率傳送至可變分頻器220的信號輸入端。調(diào)整后頻率亦可被反饋至鎖相回路控制器212，形成一負(fù)反饋回圈。
[0037]于一實施例中，fSM的工作周期不超過50%，例如為25%。若帶有調(diào)整后頻率的信號的工作周期高于此數(shù)值，可在該信號進(jìn)入可變分頻器220之前使用一除二電路或其他適合的元件，以將工作周期降低至期望范圍。如隨后將詳述者，采用這種做法的原因之一是工作周期會對D的最小值造成限制，例如在前述范例中D的最小值為24而非I。若工作周期為50%，D的最小值為33。若工作周期為25%，D的最小值可被降低為17，因而擴(kuò)大頻率調(diào)整范圍。無論是哪一種情況，對于D的最大值都不會有影響山的最大值等于可變分頻器220提供的N(通常等于64)。
[0038]如上所述，可調(diào)式壓控振蕩器214的受限的調(diào)整范圍和數(shù)字頻率合成器200的相對高的品質(zhì)因數(shù)(Q)存在權(quán)衡關(guān)系。高品質(zhì)因數(shù)能降低原始頻率fSTC對數(shù)字頻率合成器100的輸出造成的相位噪聲。因此，數(shù)字頻率合成器100的輸出中的相位噪聲被最小化。如下所述，于頻率產(chǎn)生器210中fSTC的調(diào)整范圍的犧牲隨后可由可變分頻器220貢獻(xiàn)的較大調(diào)整范圍來彌補。
[0039]圖3 (A)?圖3(C)進(jìn)一步繪示可變分頻器320的實施細(xì)節(jié)范例。圖3呈現(xiàn)一典型使用多相位(N-相位)時脈的整數(shù)-N或分?jǐn)?shù)型數(shù)字分頻器；本發(fā)明所屬【技術(shù)領(lǐng)域】中普通技術(shù)人員可理解此電路為一現(xiàn)成元件。根據(jù)頻率控制子字FCW2和原始頻率fSM，可變分頻器320產(chǎn)生一輸出頻率fwt。圖3 (B)和圖3 (C)各自呈現(xiàn)可變分頻器320的一種實施例；這些實施例的細(xì)節(jié)可見于第13/875，706號美國專利申請案(在此并列為參考資料)。
[0040]如隨后將更詳細(xì)介紹的，圖3(B)中的可變分頻器320根據(jù)頻率控制子字FCW2和原始頻率4。，以數(shù)字控制回圈的方式產(chǎn)生輸出頻率f；ut。圖3 (C)進(jìn)一步呈現(xiàn)了根據(jù)fSM、N和D產(chǎn)生輸出頻率f；ut的細(xì)節(jié)，其中可變分頻器320會決定N，而第二頻率控制字FCW2將決定D。圖3(C)繪示出邏輯單元321、N-相位信號源322的實際電路范例，亦進(jìn)一步呈現(xiàn)隨后將詳述的三角積分調(diào)制器323。
[0041]如圖3(B)和圖3(C)所示，可變分頻器320可包含構(gòu)成一數(shù)字控制回圈的邏輯單元321和N-相位信號源322。邏輯單元321包含序列式邏輯元件，例如觸發(fā)器(或其他單位延遲裝置)、數(shù)學(xué)邏輯單元(ALU)。N-相位信號源322可包含N個相同的相位延遲元件(例如緩沖器)、多工器與調(diào)制單元(選擇性的)。
[0042]請參考圖3 (B)，N-相位信號源322以原始頻率fSTC作為輸入，且產(chǎn)生原始頻率的N個相位延遲后信號。于一實施例中，N = 64，而N-相位信號源322可產(chǎn)生六十四個不同的延遲后信號。由于單一周期為360°，這些延遲后信號與相鄰延遲后信號間的相位差異會等于360° /64 = 5.625°。各延遲后信號隨后被輸入一多工器，并可被邏輯單元321選擇出來。一種實施方式為令fSM通過N個相同且串接的相位延遲元件(例如反相器)，并利用反饋來連結(jié)這些端點，以確保完整的360°相位會由各元件均分。各反相器的輸出信號可作為多工器的輸入信號。
[0043]邏輯單元321負(fù)責(zé)頻率合成程序。以下說明一種根據(jù)fSM和頻率控制子字FCW2產(chǎn)生任意頻率f-的方式。假設(shè)fSTC的每一周期內(nèi)包含出現(xiàn)在某處的單一脈沖，且在0°相位延遲信號中此脈沖出現(xiàn)于周期的相當(dāng)前端。在此脈沖之后，該信號保持為邏輯’O’，直到整個周期結(jié)束(360° )，頻率合成程序亦于此結(jié)束。各個相位延遲信號中的脈沖會出現(xiàn)在周期的不同區(qū)段，其出現(xiàn)位置差異對應(yīng)于相位延遲差異。無脈沖的處表示邏輯’O’。舉例而言，若脈沖出現(xiàn)在周期的正中間，則該周期的前半段和后半段皆對應(yīng)于邏輯’O’，短脈沖出現(xiàn)于180°位置，為邏輯’I’。
[0044]除了頻率控制子字FCW2，邏輯單元321自N-相位信號源322取得目前的輸出信號(亦即目前比特串BS2),隨后根據(jù)一數(shù)學(xué)計算(舉例而言，二進(jìn)位制加法)決定N-相位信號源322的下一個輸出。此信號將為邏輯單元321的下一個輸入比特串BS2。當(dāng)檢測到脈沖降緣(亦即當(dāng)脈沖結(jié)束時)，下一個信號的地址被傳送至N-相位信號源322，作為比特串BS10 N-相位信號源322據(jù)此立即產(chǎn)生下一個脈沖，且將該脈沖提供至邏輯單元321，作為新的目前比特串BS2。此程序被重復(fù)執(zhí)行，如圖3(B)和圖3(C)所示，數(shù)字頻率合成器100的輸出頻率f；ut來自N-相位信號源322。
[0045]針對FCW2被如何用以產(chǎn)生寬廣的可調(diào)頻率范圍，以下舉出幾個實施例。于一實施例中，假設(shè)輸入比特串BS2為fSTC，于0°相位延遲的信號，且FCW2帶有的信息包含邏輯單元321能產(chǎn)生的最低頻率。邏輯單元321可根據(jù)FCW2和0°相位延遲信號判定下一個應(yīng)自N-相位信號源322選擇的信號地址仍為0°相位延遲信號所屬的地址。該脈沖結(jié)束后，邏輯單元321會再次選擇相同的信號。
[0046]邏輯單元321再次選擇相同信號以達(dá)到最低頻率的理由是，既然0°相位延遲信號中的脈沖才剛發(fā)生(并且直到下一個周期開始前都不會再次發(fā)生)，該新的信號(也就是原始信號)會保持在邏輯’ O’，直到下一個脈沖出現(xiàn)。假設(shè)邏輯單元321選擇任何其他脈沖，與下一個脈沖間的延遲會較短(意味著較高的頻率)，原因是任一個其他脈沖都會是在目前的周期結(jié)束前發(fā)生。只有0°相位延遲信號已經(jīng)出現(xiàn)過)不會于此周期內(nèi)再次出現(xiàn)脈沖。因此，再次選擇0°相位延遲信號會在下一個脈沖出現(xiàn)前提供最長的延遲，進(jìn)而為數(shù)字頻率合成器100產(chǎn)生輸出頻率f；ut的最低值:
[0047]fout,fflin = fsrc0 (I)
[0048]于另一實施例中，假設(shè)BS2為fSTC在0°相位延遲信號，而FCW2所帶有的信息包含邏輯單元321能產(chǎn)生的最高頻率。在這個情況下，邏輯單元321會判定接下來應(yīng)選擇5.625°相位延遲信號。不同于前一實施例，5.625°相位延遲信號中的脈沖尚未發(fā)生但即將發(fā)生。因此，兩脈沖間的延遲相當(dāng)短暫。當(dāng)此第二脈沖結(jié)束時，該選擇程序被重復(fù)執(zhí)行，且下一個被選擇的脈沖將為2*5.625° = 11.25°相位延遲信號。隨著此選擇程序的持續(xù)重復(fù)進(jìn)行，N-相位信號源322所提供的各個可能的輸出信號將依序被選擇。在原始頻率fSM的一個周期之內(nèi)，其64個相位延遲信號會各自為輸出頻率f；ut貢獻(xiàn)一個脈沖。也就是說，在原始頻率fSM的一個周期之內(nèi)，輸出頻率f；ut中會有64個脈沖，因此f；ut = 64*fs,。。一般而言，當(dāng)有N個可供選擇的信號，最高的可能輸出頻率為N*fSM:
[0049]fout, max = N*fsrc。(2)
[0050]假設(shè)頻率產(chǎn)生器210產(chǎn)生的原始頻率fs,。的可變調(diào)整范圍為X%。結(jié)合方程式
(I)、(2)，可定義兩預(yù)定頻率范圍間的一調(diào)整范圍比例。第一預(yù)定頻率范圍調(diào)整范圍是fSTC,
max_fSrc,min = (fsrc+X% *f sl.。) _ (f sl.。-X % *fsrc) = 2*f s:rc*X %。第二預(yù)定頻率范圍的調(diào)整范圍是fout,max-fout,fflin = N*fsrc-fsrc = fsrc (N-1)。因此，兩個調(diào)整范圍的比例為 fSM(N-1)
=(N-1)/2*X%。
[0051](fout,max-fout,min)/(fsrc,max-fsrc,min) = (N_1)/2*X%。(3)
[0052]當(dāng)N = 64，此比例等于 31.5/X%。
[0053]實務(wù)上，電路不常運作在最高可能頻率。上述范例呈現(xiàn)了如何根據(jù)FCW2產(chǎn)生任意頻率。根據(jù)FCW2對應(yīng)的目標(biāo)輸出頻率，各相位延遲信號被依序選擇。該頻率產(chǎn)生程序可被視為將最大可能頻率N*fsrc除以一整數(shù)D ;整數(shù)D由頻率控制子字FCW2決定。舉例而言，在上述范例中，若每隔一個信號選擇下一個信號，輸出頻率將為32*f_= (64/2)*f_。因此，元件320被稱為可變分頻器。須強調(diào)的是，N*f_是利用多工器322的輸入端的多個信號邊緣合成所得，而非由一實體乘法器產(chǎn)生。
[0054]須說明的是，雖然上述實施例僅以最低和最高頻率為例，但根據(jù)本發(fā)明概念實現(xiàn)的裝置運作可據(jù)此延伸為根據(jù)頻率控制子字FCW2產(chǎn)生任意中間頻率。
[0055]值得注意的是，就圖3(C)中的可變分頻器320而言，邏輯單元321采用并聯(lián)的升緣觸發(fā)和降緣觸發(fā)單位延遲元件。在這個情況下，同一脈沖可引發(fā)兩次運作:一次發(fā)生在脈沖升緣，一次發(fā)生在脈沖降緣。此電路的操作方式詳述如下。
[0056]就圖3(C)所呈現(xiàn)的電路而言，升緣延遲元件和降緣延遲元件構(gòu)成三個不同的邏輯節(jié)點。節(jié)點‘I’儲存了在單位延遲元件之前根據(jù)FCW2與一反饋值計算所得的邏輯值。此邏輯值為N-相位信號源322提供的一信號地址。節(jié)點II儲存了兩延遲元件之間一計算產(chǎn)生的邏輯值，亦提供節(jié)點I計算的該反饋值。節(jié)點III儲存了延遲元件之后的邏輯值，亦為提供給N-相位信號源322的地址。假設(shè)一先前脈沖(脈沖I)已發(fā)生。在下一個脈沖(脈沖2)發(fā)生前，節(jié)點I已儲存有脈沖3的地址。脈沖2的升緣發(fā)生時，節(jié)點I儲存的邏輯值
(脈沖3的地址)被傳遞至節(jié)點II，此節(jié)點II的新邏輯值會被反饋至該加法器，與FCW2 —起為節(jié)點I產(chǎn)生新的邏輯值(脈沖4的地址)。在脈沖2結(jié)束前，受降緣控制的節(jié)點III不會出現(xiàn)變化。脈沖2的降緣發(fā)生時，節(jié)點II原本儲存的脈沖3的地址會移動至節(jié)點III，也就是送入N-相位信號源322。此電路回到開始狀態(tài)一脈沖3將要發(fā)生，而節(jié)點I已儲存有脈沖4的地址。此電路所儲存的地址領(lǐng)先一個時脈的時間。上述操作模式是奠基于互補式延遲兀件每一脈沖執(zhí)行兩次操作；一次在信號升緣，一次在信號降緣。
[0057]分頻器322中的延遲元件可利用一差動反相器與一差動多工器來實現(xiàn)，偶數(shù)輸出在多工器的輸入端被反相?；蛘?，這些延遲元件可利用單端反相器與一多工器來實現(xiàn)。兩串接的反相器可構(gòu)成一個延遲元件。許多電路組態(tài)能用以實現(xiàn)一延遲鏈及可選擇的多種輸出。
[0058]可變分頻器320的另一特性在于能借由取經(jīng)過時間平均的多個整數(shù)值模擬非整數(shù)的D。舉例而言，借由設(shè)定98個周期的D = 30和2個周期的D = 31，D可大致等于30.02。此信息可被完全揭露于FCW2中，亦可通過連續(xù)傳遞內(nèi)容不同的FCW2來達(dá)成，各次FCW2分別代表單一數(shù)值D。易言之，可變分頻器320可為一分?jǐn)?shù)型可變分頻器。
[0059]直接調(diào)制輸出頻率f；ut以模擬分?jǐn)?shù)值(例如利用30和31的平均值產(chǎn)生30.02)的一種缺點是，輸出頻率頻譜中會因該0.02非整數(shù)頻率成分對應(yīng)的周期性的波形錯誤出現(xiàn)突波。然而，借由利用30和31以外的數(shù)值(例如28、29、30…33)來調(diào)制輸出頻率fwt，這些突波可被消除，且仍能達(dá)到平均值為30.02。這種做法是借由將更多其他突波引入輸出頻譜來減少少數(shù)突波的噪聲能量。更明確地說，噪聲能量被分散至較多的突波，因此等效于被平滑化。此功能可由圖3(C)中繪示的三角積分調(diào)制器323 (非必要元件)達(dá)成。
[0060]另一須要考量的條件為D的最小值。如上所述，D的最大值為N，且D = N對應(yīng)于數(shù)字頻率合成器100的最低輸出頻率:fout = fsrco在前述范例中，D的最小值等于I。然而，于實際應(yīng)用中，D會被限制為具有較大的最小值(例如D = 24)，原因在于fSTC的工作周期(亦即的脈沖寬度)是有限制的。如上所述，在目前脈沖結(jié)束后，邏輯單元321才會選擇下一個脈沖。前一個范例是假設(shè)第一脈沖由0°相位開始，并且在下一個相鄰脈沖開始前結(jié)束。就N = 64而言，這表示該脈沖必須在5.625°前結(jié)束，其相對應(yīng)的工作周期極小，為5.625/360 = 1.563%。實務(wù)上，fSTC無法在90°之前結(jié)束，也就是其工作周期至少為25%。在這個情況下，并非N-相位信號源322提供的64個信號皆可被選擇。更明確地說，就N個信號各自之間距為5.625°而言，前十六個信號無法被選擇(90° = 16*5.625° )。因此，在0°相位延遲信號之后，下一個可被選擇的信號為第17個信號。因此，工作周期、N、D等幾個參數(shù)必須符合以下關(guān)系:
[0061]N*工作周期(％ )彡Dd= 一整數(shù)。(4)
[0062]于一實施例中，fsrc的工作周期小于50 %，較佳地例如為25 %。這種做法能提供彈性，讓輸出頻率的選擇范圍完整涵蓋￠4/17) = 3.76個八度音。
[0063]于另一實施例中，N-相位信號源322中的最后一個延遲單元的輸出可通過一多工器被反饋連接至第一個延遲單元，該多工器選擇輸入第一延遲單元的信號為或最后延遲單元的輸出信號(通過一反相器)。這種連接方式能令該延遲鏈構(gòu)成一環(huán)形振蕩器，其中的反饋路徑提供180度信號反相。利用連接至該最后延遲單元的一計數(shù)器，環(huán)形振蕩器的輸出頻率可被周期性地測量。環(huán)形振蕩器的平均時脈頻率可被用以推測N個延遲單元造成的延遲，進(jìn)而決定單一延遲單元的延遲。此校正可被偶爾執(zhí)行，用以估計可變分頻器320中單一延遲單元的延遲量。測量所得的單一延遲單元延遲量可被用以更新頻率控制子字FCff2,以準(zhǔn)確合成目標(biāo)輸出頻率。測量單一延遲單元的延遲有助于準(zhǔn)確產(chǎn)生輸出頻率。
[0064]圖4呈現(xiàn)控制器430的一功能方塊圖范例?？刂破?30以頻率控制字FCW作為輸入，并產(chǎn)生頻率控制子字FCWp FCW2作為輸出。如圖4所示，控制器430可包含一非易失性存儲器431，用以儲存頻率控制字產(chǎn)生邏輯或字集合。一運算引擎432用以執(zhí)行字，以根據(jù)輸入頻率控制字FCW產(chǎn)生頻率控制子字FCWpFCWy實務(wù)上，控制器430可為任何能力足以執(zhí)行這些任務(wù)的裝置或子系統(tǒng)。
[0065]根據(jù)輸入頻率控制字FCW產(chǎn)生頻率控制子字FCWp FCff2的方法有很多。頻率控制字FCW及頻率控制子字FCWp FCff2的形式可為十進(jìn)位制、十六進(jìn)位制或二進(jìn)位制比特串、模擬信號數(shù)值，或任何其他能將必要參數(shù)傳達(dá)給頻率產(chǎn)生器110和可變分頻器120的適合形式。一旦頻率控制字FCW已被分析且取得其中的必要信息，控制器430便可執(zhí)行一個或多個處理程序，將此信息轉(zhuǎn)化或編碼為FCWp FCW2，使其格式相容于兩頻率控制子字所各自對應(yīng)的元件。
[0066]須說明的是,N = 64僅為范例。只要相位延遲元件的數(shù)量N大到足以包含至少一個完整的360度相位移，前述方案便為可行。若一個延遲單元能貢獻(xiàn)10度的相位移，至少需要36個延遲單元始能完成一個循環(huán)。于此實施例中，邏輯單元321為一相位計數(shù)器，用以在時脈升緣出現(xiàn)時選擇正確的相位，并且在時脈降緣出現(xiàn)時選擇多工器322的下一個輸入，使得N_相位信號源322輸出的下一個升緣具有正確的相位。
[0067]數(shù)字頻率合成器100可取代特定電路設(shè)計中的現(xiàn)有元件，且頻率控制字FCW的形式可根據(jù)現(xiàn)存元件決定。舉例而言，頻率控制字FCW可為表示一目標(biāo)輸出頻率的八比特十六進(jìn)位制比特串。另一方面，頻率產(chǎn)生器110接收的FCW1可為一模擬電壓，可變分頻器120接收的FCW2則可為六比特八進(jìn)位制的比特串，其中包含對應(yīng)于目標(biāo)輸出頻率特征的一序列。根據(jù)這些設(shè)計考量，控制器430可對頻率控制字FCW執(zhí)行任何程序、功能、表示方式的組合，以產(chǎn)生FCWpFCW”這些程序可包含但不限于模數(shù)或其他數(shù)學(xué)運算、查找表、連續(xù)式及/或組合式邏輯運算、解方程式、曲線匹配、外插法、內(nèi)插法、遞回法等等。
[0068]于一實施例中，頻率控制字FCW可為一總長度為M比特的比特串，并且為子字FCff1^FCff2的串接結(jié)果?？刂破?30僅需傳送前m個比特至頻率產(chǎn)生器110，并傳送隨后的(M-m)個比特至可變分頻器120。于另一實施例中，F(xiàn)CW為以十六進(jìn)位制表示的目標(biāo)輸出頻率(例如以FCW = B2D05E00表示頻率f；ut = 3.0千兆赫)。在這個情況下，控制器430首先可計算D = ROUND(64*fsrc/fout)(四舍五入)，以產(chǎn)生FCW2,隨后再根據(jù)D和fsrc -2.5%(fsrc ( fsrc+2.5%的限制計算fSTC = D*fout/64,以產(chǎn)生FCW115于另一實施例中，F(xiàn)CW借由指出對應(yīng)于數(shù)字頻率合成器100能提供的最小、最大輸出頻率的某一數(shù)值范圍(例如I?1000)來表示輸出頻率；該FCW隨后可被轉(zhuǎn)換為適當(dāng)?shù)臄?shù)值FCWpFCWy
[0069]本發(fā)明所屬【技術(shù)領(lǐng)域】中普通技術(shù)人員可理解，上述范例證明了頻率產(chǎn)生器110和可變分頻器120如何根據(jù)一任意頻率控制字FCW產(chǎn)生特定頻率。一旦這些數(shù)值為已知數(shù)，控制器430會決定如何利用調(diào)制或更適當(dāng)?shù)木幋a產(chǎn)生FCWpFCW2,來為各元件實際合成這些頻率,反之亦然。如同F(xiàn)CW的情況，有多種可能的實施方式。
[0070]以下利用實際數(shù)值來說明數(shù)字頻率合成器100的一運作實施例。假設(shè)數(shù)字頻率合成器100被期望產(chǎn)生的頻率為3.14千兆赫。此數(shù)值可被表示為FCW = BB289900(以十六進(jìn)位制表示3.14xl0~9)。在決定數(shù)值D的程序中，首先假設(shè)可調(diào)式壓控振蕩器214的中央頻率與fs,。相同，例如皆為1.56千兆赫?？刂破?30根據(jù)3.14千兆赫=64*1.56千兆赫/D解出D = 31.8，四舍五入后為32。因此，控制器430可決定D = 32。控制器430隨后將D=32代入同一個方程式，解出fsrc = D*fout/64 = 32*3.14千兆赫/64 = 1.57千兆赫。此頻率落在1.56千兆赫的±2.5%限制內(nèi)(亦即1.521千兆赫?1.6千兆赫)，因此fSM =1.57千兆赫。
[0071]于一實施例中，期望原始頻率fSM通過FCW1被傳達(dá)至鎖相回路控制器212。一種實務(wù)設(shè)計選擇是通過一分壓器、一組電阻及一可程序化電阻(potent1meter)將一電壓提供至壓控振蕩器214。假設(shè)FCW1是用以設(shè)定壓控振蕩器的輸出頻率，且是用以控制該可編程電阻。于一實施例中，可編程電阻為O Ω對應(yīng)于fslx - 2.5%,而可編程電阻為1kQ對應(yīng)于fSM+2.5%。若4,。= 1.57千兆赫，該可編程的電阻值為6.25kΩ。若以一個十六進(jìn)位制數(shù)值表示此電阻值作為FCW1, FCff1將等于186A。
[0072]為呈現(xiàn)頻率控制子字FCWp FCW2的不同表示方式，以下選擇不同的方案來說明FCff20 首先，由于 D = 32 為 N = 64 的一半，fout = (64/32)*fsrc = 2*fsrc。若自 N-相位信號源322選擇0°相位延遲信號作為第一信號，隨后應(yīng)被選擇的信號應(yīng)為180°相位延遲信號，以于一個周期內(nèi)提供兩個脈沖。在N-相位信號源322中,這兩個信號相隔31個未被使用的信號。因此，一種自N-相位信號源322選擇合適地址以達(dá)到此輸出頻率的方法為:力口上32 (十六進(jìn)位制)至目前信號的地址(并舍棄溢位值)。因此，F(xiàn)CW2可為在各脈沖后將被加到目前信號地址上的數(shù)值，亦即FCW2 = 0020(十六進(jìn)位制的32)。此概念同于增加在各脈沖之后增加六小時至一時脈信號一無論時脈所對應(yīng)的實際時間為何，也就是在每個周期中制造兩次時間間隔相等的脈沖。
[0073]實現(xiàn)上述方法及其變化型的可能動機(jī)有許多種，但主要理由為與現(xiàn)存元件間的適應(yīng)性及/或相容性。舉例而言，利用8位定址方案設(shè)計FCW2能消除或至少減少對于使用標(biāo)準(zhǔn)32位定址方案的需求。此外，提供多種實現(xiàn)方案有助于排除不在預(yù)期中的障礙。舉例而言，二位加法器無法處理八位地址，但能用于相加奇數(shù)個或偶數(shù)個I。借此，便能以一連串的偶數(shù)/奇數(shù)數(shù)值比特串為基礎(chǔ)來格式化FCW2。
[0074]圖5呈現(xiàn)數(shù)字頻率合成器100的一輸出范例。在圖5中，標(biāo)示為fwt的趨勢線代表操作于中央頻率1.5625千兆赫的一壓控振蕩器(fSM為1.5625千兆赫+/-5% )，而N = 64。除數(shù)(X軸)對應(yīng)于整數(shù)數(shù)值D，也就是FCW2K代表的數(shù)值。由各數(shù)據(jù)"線"中的展開可看出fsrc可被調(diào)升或調(diào)降，舉例而言，F(xiàn)CW1所指定的2.5%。因此，就D = 25而言，數(shù)字頻率合成器輸出的中央頻率 fwt= (64)* (1.5625)/(25) = 4 千兆赫，其上限為(64) * (1.5625*1.025) /
(25)= 4.1 千兆赫，下限為(64)*(1.5625*0.975)/(25) = 3.9 千兆赫。
[0075]圖5證明了在N = 64且1.5625千兆赫< fwt ( 4.27千兆赫的情況下，數(shù)字頻率合成器100能輸出連續(xù)的寬頻頻譜。由圖5亦可看出，針對特定應(yīng)用所需要的時脈速度，進(jìn)一步使用除以二電路能將f；ut降低至大約200兆赫或降低輸出頻率。
[0076]圖6為根據(jù)本發(fā)明的一實施例中的數(shù)字信號合成程序600的流程圖。此程序開始于步驟S601。首先，步驟610為接收頻率控制字FCW。舉例而言，在圖1中，頻率控制字FCW是由控制器130自數(shù)據(jù)源105接收。如上所述，頻率控制字FCW可為一十六進(jìn)位制的比特串，且可為各種編碼形式。舉例而言，F(xiàn)Cff可直接表示f；ut的數(shù)值?；蛘撸現(xiàn)Cff1和FCW2可能已被選擇/設(shè)計為使得原始FCW僅為FCW1和FCW2的串接(FCW1 U FCff2)。
[0077]步驟S620為產(chǎn)生第一、第二頻率控制子字FCWpFCW2tj如上所述，于產(chǎn)生第一、第二頻率控制子字時，首先可為頻率產(chǎn)生器I1和可變分頻器120分別找出期望頻率fSM、fout,隨后再進(jìn)行任何合適的編碼方案，以精準(zhǔn)傳達(dá)應(yīng)產(chǎn)生的頻率fSM、f；ut。于一實施例中，頻率產(chǎn)生器110和可變分頻器120的輸出頻率范圍由最低至最高可被分割為2N個區(qū)段，而FCWpFCff2代表O和2n間指出期望輸出值的某數(shù)值。
[0078]隨后，步驟630為根據(jù)第一頻率控制子字FCW1產(chǎn)生一原始頻率fSM。如上所述，可利用一頻率產(chǎn)生器，借由指定對應(yīng)于特定壓控振蕩器電壓大小的一電阻值來產(chǎn)生該原始頻率。
[0079]步驟S640為根據(jù)第二頻率控制子字FCW2和原始頻率產(chǎn)生f；ut。舉例而言，參考圖3，借由自N-相位信號源322提供一連串不同的信號至邏輯單元321，該輸出頻率可由可變分頻器120產(chǎn)生。合成程序600結(jié)束于步驟S699。
[0080]雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的修改和完善，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書所界定的為準(zhǔn)。
【權(quán)利要求】
1.一種數(shù)字頻率合成器，包含: 一控制器，用以接收一頻率控制字，并根據(jù)該頻率控制字產(chǎn)生一第一頻率控制子字與一第二頻率控制子字； 一頻率產(chǎn)生器，用以根據(jù)該第一頻率控制子字產(chǎn)生一第一預(yù)定頻率范圍內(nèi)的一源頻率；以及 一可變分頻器，用以根據(jù)該第二頻率控制子字及該源頻率產(chǎn)生一第二預(yù)定頻率范圍內(nèi)的一輸出頻率。
2.如權(quán)利要求1所述的數(shù)字頻率合成器，其特征在于，該頻率產(chǎn)生器包含一鎖相回路控制器與一可調(diào)式振蕩器。
3.如權(quán)利要求1所述的數(shù)字頻率合成器，其特征在于，該第一預(yù)定頻率范圍不超過該頻率產(chǎn)生器所提供的一中央頻率的5%。
4.如權(quán)利要求3所述的數(shù)字頻率合成器，其特征在于，該頻率產(chǎn)生器的一品質(zhì)因數(shù)高于20。
5.如權(quán)利要求2所述的數(shù)字頻率合成器，其特征在于，該頻率產(chǎn)生器根據(jù)一外部振蕩器提供的一輸入產(chǎn)生該源頻率。
6.如權(quán)利要求1所述的數(shù)字頻率合成器，其特征在于，該可變分頻器包含一邏輯模塊與一 N-相位信號源,該N-相位信號源包含一多工器與N個相位延遲兀件,該邏輯模塊包含一升緣觸發(fā)單位延遲元件與一降緣觸發(fā)單位延遲元件。
7.如權(quán)利要求6所述的數(shù)字頻率合成器，其特征在于，該輸出頻率被定義為f；ut=N*f_/D，其中N為由該N-相位信號源決定的一整數(shù)，D為范圍在I到N間的一整數(shù)，fSTC代表該源頻率。
8.如權(quán)利要求1所述的數(shù)字頻率合成器，其特征在于，該控制器包含一存儲器，用以儲存該頻率控制子字的產(chǎn)生字，以及一處理器，用以執(zhí)行該頻率控制子字的產(chǎn)生指令。
9.如權(quán)利要求1所述的數(shù)字頻率合成器，其特征在于，至少一頻率控制子字是借由針對該頻率控制字執(zhí)行一數(shù)學(xué)運算、一邏輯運算或一查找步驟而決定。
10.如權(quán)利要求1所述的數(shù)字頻率合成器，其特征在于: 該第一預(yù)定頻率范圍被定義為該源頻率fSM的±x% ； 該第二預(yù)定頻率范圍被定義為(64*f_-fsJ ;以及 該第二預(yù)定頻率范圍相對于該第一預(yù)定頻率范圍的比例為)=31.5/X%。
11.一種數(shù)字頻率合成方法，包含: 接收一頻率控制字； 根據(jù)該頻率控制字，產(chǎn)生至少兩個頻率控制子字； 根據(jù)一第一頻率控制子字，指示一頻率產(chǎn)生器產(chǎn)生一第一預(yù)定頻率范圍內(nèi)的一源頻率；以及 根據(jù)一第二頻率控制子字及該源頻率，指示一可變分頻器產(chǎn)生一第二預(yù)定頻率范圍內(nèi)的一輸出頻率。
12.如權(quán)利要求11所述的頻率合成方法,進(jìn)一步包含: 于該第一預(yù)定頻率范圍內(nèi)調(diào)整一可調(diào)式振蕩器，其中該第一預(yù)定頻率范圍不超過該可調(diào)式振蕩器產(chǎn)生的一中央頻率產(chǎn)生的5%。
13.如權(quán)利要求11所述的數(shù)字頻率合成方法,進(jìn)一步包含: 提供一外部參考頻率至該頻率產(chǎn)生器。
14.如權(quán)利要求11所述的數(shù)字頻率合成方法,進(jìn)一步包含: 根據(jù)f；ut = N*fsrc/D產(chǎn)生該輸出頻率，其中N為由一 N-相位信號源決定的一整數(shù)，D為范圍在I到N間的一整數(shù)，fsrc代表該源頻率。
15.如權(quán)利要求11所述的數(shù)字頻率合成方法,進(jìn)一步包含: 針對該頻率控制字執(zhí)行至少一數(shù)學(xué)運算、一邏輯運算或一查找步驟，以產(chǎn)生該多個頻率控制子字。
16.一種采用一數(shù)字頻率合成器的電子裝置，包含: 一控制器，用以接收一頻率控制字，并根據(jù)該頻率控制字產(chǎn)生一第一頻率控制子字與一第二頻率控制子字； 一頻率產(chǎn)生器，用以根據(jù)該第一頻率控制子字產(chǎn)生一第一預(yù)定頻率范圍內(nèi)的一源頻率；以及 一可變分頻器，用以根據(jù)該第二頻率控制子字及該源頻率產(chǎn)生一第二預(yù)定頻率范圍內(nèi)的一輸出頻率。
17.如權(quán)利要求16所述的電子裝置，其特征在于，該頻率產(chǎn)生器包含一鎖相回路控制器與一可調(diào)式振蕩器。
18.如權(quán)利要求16所述的電子裝置，其特征在于，該可變分頻器包含一邏輯模塊與一N-相位信號源，該N-相位信號源包含一多工器與N個相位延遲兀件,該邏輯模塊包含一升緣觸發(fā)單位延遲元件與一降緣觸發(fā)單位延遲元件。
19.如權(quán)利要求18所述的電子裝置，其特征在于，該輸出頻率被定義為f；ut= N*fsrc/D,其中N為由該N-相位信號源決定的一整數(shù)，D為范圍在I到N間的一整數(shù)，fSM代表該源頻率。
20.如權(quán)利要求16所述的電子裝置，其特征在于: 該第一預(yù)定頻率范圍被定義為該源頻率fSM的±X% ； 該第二預(yù)定頻率范圍被定義為(64*f_-fsJ ;以及 該第二預(yù)定頻率范圍相對于該第一預(yù)定頻率范圍的比例為)=31.5/X%。
【文檔編號】H03L7/24GK104135286SQ201410183947
【公開日】2014年11月5日 申請日期:2014年5月4日 優(yōu)先權(quán)日:2013年5月2日
【發(fā)明者】胡拉姆·穆罕默德, 洪志銘 申請人:晨星半導(dǎo)體股份有限公司