分頻器和無線通信設(shè)備的制作方法
【專利摘要】本發(fā)明實施例公開了一種分頻器和無線通信設(shè)備，分頻器包括移位寄存器單元和輸出頻率合成單元；移位寄存器單元包括循環(huán)級聯(lián)的多個基本單元；每級基本單元包括2N個串聯(lián)的D觸發(fā)器和一個多路選通器，2N個串聯(lián)的D觸發(fā)器的輸出分別接入多路選通器，多路選通器輸出與下級基本單元輸入相連接；除每級基本單元信號輸入端的第一個D觸發(fā)器之外的其余2N-1個D觸發(fā)器接入的時鐘信號比第一個D觸發(fā)器接入的時鐘信號相位滯后M/2時鐘周期；下級基本單元的第一個D觸發(fā)器接入的時鐘信號比前一級基本單元中2N-1個D觸發(fā)器接入的時鐘信號相位滯后3/4個時鐘周期；輸出頻率合成單元將每級基本單元第一個D觸發(fā)器的輸出信號疊加生成分頻輸出信號。
【專利說明】分頻器和無線通信設(shè)備
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信【技術(shù)領(lǐng)域】，尤其涉及一種分頻器和無線通信設(shè)備。
【背景技術(shù)】
[0002]在射頻通信系統(tǒng)的收發(fā)機(Transceiver, TRX)電路中，如圖1所示，接收到的RF信號經(jīng)過帶通濾波器濾除帶外干擾，通過低噪聲放大器(Low Noise Amplifier,LNA)放大，以減少后級電路噪聲的影響，然后送入混頻器輸入端，與本地振蕩器(LocalOscillator，L0)信號進行混頻。因此會需要穩(wěn)定的LO信號作為收發(fā)鏈路的參考信號。該信號由壓控振蕩器(Voltage-Controlled Oscillator, VCO)的輸出分頻得到，為了在VCO輸出端產(chǎn)生精確且穩(wěn)定的頻率，通常還采用鎖相環(huán)驅(qū)動反饋環(huán)路中的VC0，使振蕩器頻率(或相位)精確跟蹤所施加的參考頻率。隨著集成電路工藝的發(fā)展，人們越來越傾向于使用數(shù)字邏輯實現(xiàn)分頻功能。由于數(shù)字邏輯的特性，目前大多數(shù)分頻器的分頻比都是整數(shù)，這種方式限制了 LO的頻率范圍或給VCO的調(diào)諧范圍提出了較高的要求，不利于多制式同芯片的實現(xiàn)。非整數(shù)分頻比的分頻器不僅可以提供更多樣的頻率計劃(frequency plan),使VCO可以用較窄的調(diào)諧范圍覆蓋較多的通信制式，而且可以將VCO的振蕩頻率與功率放大器(Power Amplifier,PA)的大功率諧波錯開,避免出現(xiàn)頻率牽引(frequency pulling)現(xiàn)象。
[0003]然而，在現(xiàn)有的采用非整數(shù)分頻比的技術(shù)方案中，分頻器的分頻比可配置性都較差。例如專利方案W02011028157A1中，只給出了幾種情況下的時鐘相位排列方式，沒有提供動態(tài)調(diào)整的方法，因此可配置性較差，并且邏輯電路的復雜程度較高，不適合高頻工作。又例如在專利方案W02013048525A1中，輸入多路正交信號，分別驅(qū)動相應的除5分頻器，產(chǎn)生脈寬為一個輸入信號周期的脈沖信號，經(jīng)窄脈沖產(chǎn)生器后合并在一起作為最終信號輸出。在該方案中，多個分頻器完全獨立，消耗的資源較大，不利于低功耗、低噪聲的實現(xiàn)。且多路分頻器按照所需時序嚴格啟動，因此需要相應的啟動電路，而啟動電路的時序與分頻比密切相關(guān)，不便于實現(xiàn)可配置。

【發(fā)明內(nèi)容】

[0004]本發(fā)明實施例提供了一種分頻器和無線通信設(shè)備，其結(jié)構(gòu)簡單，適于高頻工作，易于擴展，可配置性強。
[0005]第一方面，本發(fā)明實施例提供了一種分頻器，包括:移位寄存器單元和輸出頻率合成單元；
[0006]移位寄存器單元包括循環(huán)級聯(lián)的多個基本單元；每一級基本單元包括2"個串聯(lián)的D觸發(fā)器和一個多路選通器，所述2Nf串聯(lián)的D觸發(fā)器的輸出分別接入所述多路選通器；所述多路選通器的輸出通過選通信號選擇，且與下一級基本單元的輸入相連接；所述移位寄存器單元中的多個D觸發(fā)器的時鐘信號輸入端分別接入多路時鐘周期相同但相位不同的時鐘信號；其中，除每一級基本單元的信號輸入端的第一個D觸發(fā)器之外的其余2n-1個D觸發(fā)器接入的時鐘信號的相位，比所述第一個D觸發(fā)器接入的時鐘信號的相位滯后M/2個時鐘周期；所述下一級基本單元的第一個D觸發(fā)器接入的時鐘信號的相位，比前一級基本單元中除所述第一個D觸發(fā)器之外的其余2N-1個D觸發(fā)器接入的時鐘信號的相位滯后3/4個時鐘周期；M為正整數(shù)；所述前一級基本單元中D觸發(fā)器與所述下一級基本單元中D觸發(fā)器接入的時鐘信號之間的相位關(guān)系由開關(guān)信號控制；
[0007]輸出頻率合成單元，用于對每一級基本單元的信號輸入端的第一個D觸發(fā)器的輸出信號進行疊加，生成分頻輸出信號；第一級基本單元的第一個D觸發(fā)器的輸入信號為分頻輸入信號；所述分頻輸出信號的分頻比為n+x ;其中，X為所述分頻比的小數(shù)部分，根據(jù)開關(guān)信號控制輸出為0.25或0.75 ;n為所述分頻比的整數(shù)部分，等于所述選通信號的值，為大于等于零且小于N的整數(shù)，N為正整數(shù)。
[0008]在第一種可能的實現(xiàn)方式中，所述分頻器還包括:時鐘調(diào)整單元，響應于開關(guān)信號，用于對輸入的正交相位的時鐘信號進行相位調(diào)整，輸出多路相位調(diào)整后的所述時鐘周期相同但相位不同的時鐘信號；所述開關(guān)信號為數(shù)字信號，具體為第一取值或第二取值。
[0009]結(jié)合第一方面或第一方面的第一種可能的實現(xiàn)方式，在第二種可能的實現(xiàn)方式中，當所述開關(guān)信號為第一取值時，所述X為0.25。
[0010]結(jié)合第一方面或第一方面的第二種可能的實現(xiàn)方式，在第三種可能的實現(xiàn)方式中，所述M為I。
[0011]結(jié)合第一方面或第一方面的第一種可能的實現(xiàn)方式，在第四種可能的實現(xiàn)方式中，當所述開關(guān)信號為第二取值時，所述X為0.75。
[0012]結(jié)合第一方面或第一方面的第四種可能的實現(xiàn)方式，在第五種可能的實現(xiàn)方式中，所述M為2。
[0013]結(jié)合第一方面的第一種、第二種、第三種、第四種、第五種可能的實現(xiàn)方式，在第六種可能的實現(xiàn)方式中，所述移位寄存器單元包括循環(huán)級聯(lián)的四個基本單元；
[0014]所述時鐘調(diào)整單元具體用于:對接收到的IP信號、QP信號、IN信號和QN信號進行處理；所述IP信號、QP信號、IN信號和QN信號為四路依次為時鐘周期相同但相位相差1/4時鐘周期的時鐘信號；所述時鐘調(diào)整單元具體包括I路信號選通器、Q路信號選通器和延時子單元；
[0015]所述延時子單元具體用于:補償所述I路信號選通器、Q路信號選通器引入的延時；
[0016]其中，所述IP信號經(jīng)過延時子單元后，接入第一級基本單元的第一個D觸發(fā)器的時鐘信號輸入端；
[0017]所述IP信號和IN信號經(jīng)過I路信號選通器，所述I路信號選通器根據(jù)開關(guān)信號的第一取值，選擇將IP信號接入第一級基本單元的除所述第一個D觸發(fā)器之外的其余2n-1個D觸發(fā)器的時鐘信號輸入端，將IN信號接入第三級基本單元的除所述第一個D觸發(fā)器之外的其余2N-1個D觸發(fā)器的時鐘信號輸入端；或者根據(jù)開關(guān)信號的第二取值，選擇將IN信號接入第一級基本單元的除所述第一個D觸發(fā)器之外的其余2n-1個D觸發(fā)器的時鐘信號輸入端，將IP信號接入第三級基本單元的除所述第一個D觸發(fā)器之外的其余2n-1個D觸發(fā)器的時鐘信號輸入端；
[0018]所述IN信號經(jīng)過延時子單元后，接入第三級基本單元的第一個D觸發(fā)器的時鐘信號輸入端；
[0019]所述QN信號經(jīng)過延時子單元后，接入第二級基本單元的除所述第一個D觸發(fā)器之外的其余2N-1個D觸發(fā)器的時鐘信號輸入端；
[0020]所述QP信號和QN信號經(jīng)過Q路信號選通器，所述Q路信號選通器根據(jù)開關(guān)信號的第一取值，選擇將QN信號接入第二級基本單元的第一個D觸發(fā)器的時鐘信號輸入端，將QP信號接入第四級基本單元的第一個D觸發(fā)器的時鐘信號輸入端；或者根據(jù)開關(guān)信號的第二取值，選擇將QP信號第二級基本單元的第一個D觸發(fā)器的時鐘信號輸入端，將QN信號接入第四級基本單元的第一個D觸發(fā)器的時鐘信號輸入端；
[0021]所述QP信號經(jīng)過延時子單元后，接入第四級基本單元的除所述第一個D觸發(fā)器之外的其余2N-1個D觸發(fā)器的時鐘信號輸入端。
[0022]結(jié)合第一方面或第一方面的第一種、第二種、第三種、第四種、第五種、第六種可能的實現(xiàn)方式，在第七種可能的實現(xiàn)方式中，所述輸出頻率合成單元具體為或邏輯電路。
[0023]結(jié)合第一方面或第一方面的第一種、第二種、第三種、第四種、第五種、第六種、第七種可能的實現(xiàn)方式，在第八種可能的實現(xiàn)方式中，所述輸出頻率合成單元包括多級輸出調(diào)整電路和或門；
[0024]每一級輸出調(diào)整電路用于對每一級基本單元的第一個D觸發(fā)器的時鐘信號的反向信號與所述第一個D觸發(fā)器的輸出信號進行與運算，生成輸出調(diào)整信號；
[0025]通過或門將每一級輸出調(diào)整電路生成的輸出調(diào)整信號進行疊加，生成分頻輸出信號。
[0026]結(jié)合第一方面或第一方面的第一種、第二種、第三種、第四種、第五種、第六種、第七種、第八種可能的實現(xiàn)方式，在第九種可能的實現(xiàn)方式中，所述第一級基本單元的第一個D觸發(fā)器在復位信號有效時輸出數(shù)字高電平，所述分頻器中除所述第一級基本單元的第一個D觸發(fā)器之外的其他D觸發(fā)器在復位信號有效時輸出數(shù)字低電平。
[0027]結(jié)合第一方面或第一方面的第一種、第二種、第三種、第四種、第五種、第六種、第七種、第八種、第九種可能的實現(xiàn)方式，在第十種可能的實現(xiàn)方式中，N=l。
[0028]第二方面，本發(fā)明實施例提供了一種無線通信設(shè)備，其特征在于，包括:
[0029]天線，用于接收或發(fā)送射頻信號；
[0030]混頻器，用于使用本振信號對基帶信號做混頻生成所述發(fā)送的射頻信號，或使用本振信號對所述接收的射頻信號做混頻生成基帶信號；
[0031]根據(jù)權(quán)利要求1-12任一權(quán)項所述的分頻器，所述分頻器用于向混頻器提供所述分頻輸出信號作為所述本振信號；以及
[0032]鎖相環(huán)，用于向所述分頻器提供所述分頻輸入信號。
[0033]本發(fā)明實施例提供的分頻器和無線通信設(shè)備，采用為多個基本單元串聯(lián)組成的循環(huán)級聯(lián)結(jié)構(gòu)的移位寄存器單元，對每一級基本單元的信號輸入端的第一個D觸發(fā)器的輸出信號進行疊加，生成分頻輸出信號，通過精確控制每一級基本單元中D觸發(fā)器的時鐘信號的相位差，從而實現(xiàn)分頻比為0.75?η.75，步長為0.5的非整數(shù)分頻，本發(fā)明實施例提供的分頻器，可以應用在TRX電路中，其結(jié)構(gòu)簡單，適于高頻工作，易于擴展，可配置性強。
【專利附圖】

【附圖說明】[0034]圖1為射頻通信系統(tǒng)的收發(fā)機電路的示意圖；
[0035]圖2為本發(fā)明實施例提供的一種分頻器的電路圖；
[0036]圖3為本發(fā)明實施例提供的分頻器中的一種可擴展的基本單元的電路圖；
[0037]圖4為本發(fā)明實施例提供的分頻器中的一種基本單元的電路圖；
[0038]圖5為本發(fā)明實施例提供的分頻器中的時鐘調(diào)整單元的電路圖；
[0039]圖6為本發(fā)明實施例提供的分頻器的一種時序圖；
[0040]圖7為本發(fā)明實施例提供的分頻器的另一種時序圖；
[0041]圖8為本發(fā)明實施例提供的分頻器中的輸出頻率合成單元的電路圖；
[0042]圖9為本發(fā)明實施例提供的分頻器的又一種時序圖。
[0043]下面通過附圖和實施例，對本發(fā)明實施例的技術(shù)方案做進一步的詳細描述。
【具體實施方式】
[0044]下面結(jié)合附圖對本發(fā)明實施例進行詳細描述。應當明確，所描述的實施例僅僅是本發(fā)明一部分實施例， 而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0045]圖2為本發(fā)明實施例提供的一種分頻器，包括:移位寄存器單元I和輸出頻率合成單元2。
[0046]移位寄存器單元I為多個基本單元串聯(lián)組成的循環(huán)級聯(lián)結(jié)構(gòu)；其中基本單元的電路結(jié)構(gòu)可以具體參考圖3所示，每一級基本單元包括2"個串聯(lián)的D觸發(fā)器(DFF)和一個多路選通器(mux)，所述2Nf串聯(lián)的D觸發(fā)器分別用DFF1，……，DFF (2N_1)，它們的輸出分別接
入所述多路選通器mux的輸入O,......, 2N_1,通過多路選通器mux的選通信號sel〈N_l:0>
選擇多路選通器mux的輸出next,與下一級基本單元的輸入相連接。其中in表示該基本單兀的輸入信號，clkl和clk2分別表不時鐘信號，reset表不D觸發(fā)器的復位信號。對每個D觸發(fā)器，其輸入端為D端,輸出端為Q端。第一級基本單兀的第一個D觸發(fā)器的輸入信號為分頻輸入信號。
[0047]移位寄存器單元I中的多個D觸發(fā)器的時鐘信號輸入端分別接入多路相位不同的時鐘信號；具體的，除每一級基本單元的信號輸入端的第一個D觸發(fā)器之外的其余2n-1個D觸發(fā)器接入的時鐘信號clk2的相位，比所述第一個D觸發(fā)器接入的時鐘信號clkl的相位滯后M/2個時鐘周期；其中，所述2N-1個D觸發(fā)器中的第一個D觸發(fā)器的時鐘相位相對的同級基本單元的信號輸入端的第一個D觸發(fā)器滯后一個時鐘周期或1/2時鐘周期，所述2N-1個D觸發(fā)器中除第一個D觸發(fā)器之外的其余每一個D觸發(fā)器，其時鐘相位相對其前面的一個D觸發(fā)器的時鐘相位滯后一個時鐘周期。所述下一級基本單元的第一個D觸發(fā)器接入的時鐘信號的相位，比前一級基本單元中除所述第一個D觸發(fā)器之外的其余2n-1個D觸發(fā)器接入的時鐘信號的相位滯后3/4個時鐘周期；上述M、N均為正整數(shù)；
[0048]輸出頻率合成單元2，用于對每一級基本單元的信號輸入端的第一個D觸發(fā)器的輸出信號進行疊加，生成分頻輸出信號frac_out。
[0049]在本實施例中，僅以每一級基本單元包括兩個串聯(lián)的D觸發(fā)器和一個2選I選通器的情況為例示出，這種情況可以輕易被推廣到其他多個串聯(lián)的D觸發(fā)器的情況，其僅僅作為一個實例。下面以圖2所示的每個基本單元包括兩個D觸發(fā)器和一個2選I選通器的具體電路為例，進行詳細說明。因為本發(fā)明中輸入的時鐘信號為相位正交的時鐘信號，因此本發(fā)明實施例中，分頻器的移位寄存器單元I采用四級基本單元級聯(lián)的方式來實現(xiàn)。
[0050]為便于描述，定義第一級基本單元中的第一個D觸發(fā)器為DFF10，第二個D觸發(fā)器為0--11，選通器為皿《1 ;第二級基本單元中的第一個D觸發(fā)器為DFF20，第二個D觸發(fā)器為DFF21，選通器為mux2 ;第三級基本單元中的第一個D觸發(fā)器為DFF30，第二個D觸發(fā)器為DFF31，多路選通器為mux3 ;第四級基本單元中的第一個D觸發(fā)器為DFF40，第二個D觸發(fā)器為DFF41，多路選通器為mux4。
[0051]本發(fā)明實施例中，如圖2所示的分頻器的結(jié)構(gòu)具體為: [0052]DFFlO接收數(shù)據(jù)輸入信號inl，通過ckll采樣后輸出第一級基本單元的輸出信號outl,同時作為DFFll的輸入信號，通過DFFll的時鐘信號ckl2采樣后輸出，與outl—起分別接入mux I,通過mux I的選通信號sel選擇輸出為nextl信號,作為第二級基本單元的輸入信號in2 ;DFF20接收數(shù)據(jù)輸入信號in2，通過ck21采樣后輸出第二級基本單元的輸出信號out2，同時作為DFF21的輸入信號，通過DFF21的時鐘信號ck22采樣后輸出，與out2一起分別接入mux2,通過mux2的選通信號sel選擇輸出為next2信號,作為第三級基本單元的輸入信號in3 ；DFF30接收數(shù)據(jù)輸入信號in3，通過ck31采樣后輸出第三級基本單元的輸出信號out3，同時作為DFF31的輸入信號，通過DFF31的時鐘信號ck32采樣后輸出，與out3 —起分別接入mux3,通過mux3的選通信號sel選擇輸出為next3信號，作為第四級基本單元的輸入信號in4 ;DFF40接收數(shù)據(jù)輸入信號in4，通過ck41采樣后輸出第四級基本單元的輸出信號out4，同時作為DFF41的輸入信號，通過DFF41的時鐘信號ck42采樣后輸出，與out4 —起分別接入mux4,通過mux4的選通信號sel選擇輸出為next4信號,作為第一級基本單元的輸入信號inl ;由此形成多個基本單元串聯(lián)而成的循環(huán)級聯(lián)結(jié)構(gòu)。其中，muxl、mux2、mux3和mux4的選通信號為相同的選通信號sel。輸出頻率合成單元2對上述四級基本單元的輸出信號outl、out2、out3、out4進行疊加，生成分頻輸出信號frac_out。
[0053]其中，移位寄存器單元I為多相時鐘驅(qū)動的移位寄存器，每個基本單元對輸入的信號具有輸出延時的作用。具體以圖4中給出的基本單元的結(jié)構(gòu)為例進行說明。
[0054]假設(shè)產(chǎn)生這一級基本單元的輸入信號in信號的時鐘相位為ft，這一級基本單元中用以驅(qū)動第一個D觸發(fā)器DFFO的第一個時鐘信號ckl與這一級基本單元用以驅(qū)動后續(xù)2N_1個D觸發(fā)器的第二個時鐘信號ck2的相位分別為約和約，則該基本單元對輸入信號的
延時為:
[0055]
【權(quán)利要求】
1.一種分頻器，其特征在于，包括:移位寄存器單元和輸出頻率合成單元； 移位寄存器單元包括循環(huán)級聯(lián)的多個基本單元；每一級基本單元包括2N個串聯(lián)的D觸發(fā)器和一個多路選通器，所述2N個串聯(lián)的D觸發(fā)器的輸出分別接入所述多路選通器；所述多路選通器的輸出通過選通信號選擇，且與下一級基本單元的輸入相連接；所述移位寄存器單元中的多個D觸發(fā)器的時鐘信號輸入端分別接入多路時鐘周期相同但相位不同的時鐘信號；其中，除每一級基本單元的信號輸入端的第一個D觸發(fā)器之外的其余2n-1個D觸發(fā)器接入的時鐘信號的相位，比所述第一個D觸發(fā)器接入的時鐘信號的相位滯后M/2個時鐘周期；所述下一級基本單元的第一個D觸發(fā)器接入的時鐘信號的相位，比前一級基本單元中除所述第一個D觸發(fā)器之外的其余2N-1個D觸發(fā)器接入的時鐘信號的相位滯后3/4個時鐘周期；M為正整數(shù)；所述前一級基本單元中D觸發(fā)器與所述下一級基本單元中D觸發(fā)器接入的時鐘信號之間的相位關(guān)系由開關(guān)信號控制； 輸出頻率合成單元，用于對每一級基本單元的信號輸入端的第一個D觸發(fā)器的輸出信號進行疊加，生成分頻輸出信號；第一級基本單元的第一個D觸發(fā)器的輸入信號為分頻輸入信號；所述分頻輸出信號的分頻比為n+x ;其中，X為所述分頻比的小數(shù)部分，根據(jù)開關(guān)信號控制輸出為0.25或0.75 ;n為所述分頻比的整數(shù)部分，等于所述選通信號的值，為大于等于零且小于N的整數(shù)，N為正整數(shù)。
2.根據(jù)權(quán)利要求1所述的分頻器，其特征在于，所述分頻器還包括:時鐘調(diào)整單元，響應于開關(guān)信號，用于對輸 入的正交相位的時鐘信號進行相位調(diào)整，輸出多路相位調(diào)整后的所述時鐘周期相同但相位不同的時鐘信號；所述開關(guān)信號為數(shù)字信號，具體為第一取值或第二取值。
3.根據(jù)權(quán)利要求2所述的分頻器，其特征在于，當所述開關(guān)信號為第一取值時，所述X為 0.25。
4.根據(jù)權(quán)利要求3所述的分頻器，其特征在于，所述M為I。
5.根據(jù)權(quán)利要求2所述的分頻器，其特征在于，當所述開關(guān)信號為第二取值時，所述X為 0.75
6.根據(jù)權(quán)利要求5所述的分頻器，其特征在于，所述M為2。
7.根據(jù)權(quán)利要求2-6任一權(quán)項所述的分頻器，其特征在于，所述移位寄存器單元包括循環(huán)級聯(lián)的四個基本單元； 所述時鐘調(diào)整單元具體用于:對接收到的IP信號、QP信號、IN信號和QN信號進行處理；所述IP信號、QP信號、IN信號和QN信號為四路依次為時鐘周期相同但相位相差1/4時鐘周期的時鐘信號；所述時鐘調(diào)整單元具體包括I路信號選通器、Q路信號選通器和延時子單元； 所述延時子單元具體用于:補償所述I路信號選通器、Q路信號選通器引入的延時； 其中，所述IP信號經(jīng)過延時子單元后，接入第一級基本單元的第一個D觸發(fā)器的時鐘信號輸入端； 所述IP信號和IN信號經(jīng)過I路信號選通器，所述I路信號選通器根據(jù)開關(guān)信號的第一取值，選擇將IP信號接入第一級基本單元的除所述第一個D觸發(fā)器之外的其余2n-1個D觸發(fā)器的時鐘信號輸入端，將IN信號接入第三級基本單元的除所述第一個D觸發(fā)器之外的其余2N-1個D觸發(fā)器的時鐘信號輸入端；或者根據(jù)開關(guān)信號的第二取值，選擇將IN信號接入第一級基本單元的除所述第一個D觸發(fā)器之外的其余2n-1個D觸發(fā)器的時鐘信號輸入端，將IP信號接入第三級基本單元的除所述第一個D觸發(fā)器之外的其余2n-1個D觸發(fā)器的時鐘信號輸入端； 所述IN信號經(jīng)過延時子單元后，接入第三級基本單元的第一個D觸發(fā)器的時鐘信號輸入端; 所述QN信號經(jīng)過延時子單元后，接入第二級基本單元的除所述第一個D觸發(fā)器之外的其余2n-1個D觸發(fā)器的時鐘信號輸入端； 所述QP信號和QN信號經(jīng)過Q路信號選通器，所述Q路信號選通器根據(jù)開關(guān)信號的第一取值，選擇將QN信號接入第二級基本單元的第一個D觸發(fā)器的時鐘信號輸入端，將QP信號接入第四級基本單元的第一個D觸發(fā)器的時鐘信號輸入端；或者根據(jù)開關(guān)信號的第二取值，選擇將QP信號第二級基本單元的第一個D觸發(fā)器的時鐘信號輸入端，將QN信號接入第四級基本單元的第一個D觸發(fā)器的時鐘信號輸入端； 所述QP信號經(jīng)過延時子單元后，接入第四級基本單元的除所述第一個D觸發(fā)器之外的其余2n-1個D觸發(fā)器的時鐘信號輸入端。
8.根據(jù)權(quán)利要求1-7任一權(quán)項所述的分頻器，其特征在于，所述輸出頻率合成單元具體為或邏輯電路。
9.根據(jù)權(quán)利要求1-8任一權(quán)項所述的分頻器，其特征在于，所述輸出頻率合成單元包括多級輸出調(diào)整電路 和或門； 每一級輸出調(diào)整電路用于對每一級基本單元的第一個D觸發(fā)器的時鐘信號的反向信號與所述第一個D觸發(fā)器的輸出信號進行與運算，生成輸出調(diào)整信號； 通過或門將每一級輸出調(diào)整電路生成的輸出調(diào)整信號進行疊加，生成分頻輸出信號。
10.根據(jù)權(quán)利要求1-9任一權(quán)項所述的分頻器，其特征在于，所述第一級基本單元的第一個D觸發(fā)器在復位信號有效時輸出數(shù)字高電平，所述分頻器中除所述第一級基本單元的第一個D觸發(fā)器之外的其他D觸發(fā)器在復位信號有效時輸出數(shù)字低電平。
11.根據(jù)權(quán)利要求1-10任一權(quán)項所述的分頻器，其特征在于，N=10
12.一種無線通信設(shè)備，其特征在于，包括: 天線，用于接收或發(fā)送射頻信號； 混頻器，用于使用本振信號對基帶信號做混頻生成所述發(fā)送的射頻信號，或使用本振信號對所述接收的射頻信號做混頻生成基帶信號； 根據(jù)權(quán)利要求1-12任一權(quán)項所述的分頻器，所述分頻器用于向混頻器提供所述分頻輸出信號作為所述本振信號；以及 鎖相環(huán)，用于向所述分頻器提供所述分頻輸入信號。
【文檔編號】H03K23/54GK103929173SQ201410143518
【公開日】2014年7月16日 申請日期:2014年4月11日 優(yōu)先權(quán)日:2014年4月11日
【發(fā)明者】馬昭鑫, 朱年勇 申請人:華為技術(shù)有限公司