一種內(nèi)嵌直流失調(diào)消除的低電源電壓可編程增益放大器的制造方法
【專利摘要】本發(fā)明公開了一種內(nèi)嵌直流失調(diào)消除的低電源電壓可編程增益放大器，包括主放大器，還設(shè)有構(gòu)成主放大器負(fù)反饋的直流失調(diào)消除電路，所述主放大器為兩級(jí)運(yùn)放，其中第一級(jí)放大器輸出端和電源電壓之間連接共柵級(jí)放大器。與傳統(tǒng)可編程增益放大器相比，本發(fā)明具有以下有益效果：該可編程增益放大器以簡單的結(jié)構(gòu)實(shí)現(xiàn)了直流失調(diào)功能，并能夠在低電源電壓下正常工作，大幅降低功耗。
【專利說明】—種內(nèi)嵌直流失調(diào)消除的低電源電壓可編程增益放大器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種內(nèi)嵌直流失調(diào)消除的低電源電壓可編程增益放大器，屬于可編程增益放大器領(lǐng)域。
【背景技術(shù)】
[0002]無線通信系統(tǒng)中，由于周圍環(huán)境變化，或者接受的頻道切換，接收機(jī)接收到的信號(hào)強(qiáng)度會(huì)發(fā)生明顯變化，如果接收鏈路增益固定，當(dāng)輸入信號(hào)強(qiáng)度較大時(shí)會(huì)很容易發(fā)生非線性失真，使放大器處于飽和狀態(tài)或發(fā)生大信號(hào)阻塞，如果輸入信號(hào)前度較小，有用信號(hào)將會(huì)很容易被噪聲淹沒，導(dǎo)致后續(xù)電路無法解調(diào)，也就是:如果接收鏈路增益不隨輸入信號(hào)強(qiáng)度大小作任何調(diào)整，大動(dòng)態(tài)范圍的電路必須同時(shí)具備優(yōu)秀的噪聲和線性度性能，往往難以實(shí)現(xiàn)。因此，需要在接收鏈路中加入自動(dòng)增益控制電路，合理的控制增益，在輸入信號(hào)較小，接收機(jī)增益較大時(shí)犧牲部分線性度性能提高噪聲性能；也可以在輸入信號(hào)較大，接收機(jī)增益較小時(shí)犧牲部分噪聲性能提高線性度性能。而可編程增益放大器是自動(dòng)增益控制電路的最重要組成部分，可編程增益放大器性能的好壞往往決定了接收機(jī)的性能。
[0003]現(xiàn)代無線設(shè)備的快速發(fā)展，延長系統(tǒng)續(xù)航能力已經(jīng)成為迫切需要解決的問題，對(duì)于無線傳感器網(wǎng)絡(luò)而言，面臨同樣需要解決的問題。在電池設(shè)計(jì)遇到瓶頸的情況下，研究低功耗電路就成為解決設(shè)備續(xù)航能力的一種有效方法。通常情況下，靜態(tài)功耗是CMOS電路的功耗主要組成部分，電路的動(dòng)態(tài)功耗正比于電源電壓的平方，靜態(tài)功耗正比于電源電壓，因此降低電路的電源電壓就成為低功耗設(shè)計(jì)的有種非常直接的方法。另外，CMOS工藝特征尺寸按照摩爾定律平均每18個(gè)月就縮小一倍，從幾年前0.1Sum到現(xiàn)在28nm芯片已經(jīng)面世，芯片的電源電壓也從最初的3.3V下降到IV以下。然而，對(duì)于模擬電路設(shè)計(jì)者來說，由于MOS管閾值電壓不會(huì)隨晶體管尺寸按比例減小，不斷降低的電源電壓會(huì)導(dǎo)致模擬信號(hào)的幅值減小使得模擬電路的線性度和信噪比變差，帶來電路性能的下降。為彌補(bǔ)這些缺陷，就必須采用加大電流和帶寬的方法，這無疑會(huì)使低電源電壓下電路的功耗大大增加，并且隨著電源電壓的不斷降低僅僅靠加大電流已經(jīng)不能彌補(bǔ)電路缺陷。近些年國際社會(huì)上不斷涌現(xiàn)出各種低電壓電路的實(shí)現(xiàn)方法如雙阱工藝、體驅(qū)動(dòng)技術(shù)、浮柵晶體管等，但大多基于先進(jìn)工藝，價(jià)格昂貴，限制了其在電路設(shè)計(jì)中的應(yīng)用。因此，從改進(jìn)電路設(shè)計(jì)的角度提高低電壓下電路的性能，成為目前非常值得關(guān)注的發(fā)展動(dòng)向。

【發(fā)明內(nèi)容】

[0004]發(fā)明目的:本發(fā)明提出一種內(nèi)嵌直流失調(diào)消除的低電源電壓可編程增益放大器，在低電源電壓的條件下工作，并消除失調(diào)電壓。
[0005]技術(shù)方案:本發(fā)明采用的技術(shù)方案為一種內(nèi)嵌直流失調(diào)消除的低電源電壓可編程增益放大器，包括主放大器，還設(shè)有構(gòu)成主放大器負(fù)反饋的直流失調(diào)消除電路，所述主放大器為兩級(jí)運(yùn)放，其中第一級(jí)放大器輸出端和電源電壓之間連接共柵級(jí)放大器。
[0006]優(yōu)選地，所述共柵級(jí)放大器包括源極連接第一級(jí)放大器輸出端的第十NMOS管和第十五NMOS管，兩者的柵極均接固定電壓偏置。所述第十NMOS管和第十五NMOS管的漏極均通過PMOS管負(fù)載連接到電源。
[0007]優(yōu)選地，所述共柵級(jí)放大器工作在亞閾值區(qū)。
[0008]優(yōu)選地，所述直流失調(diào)消除電路包括依次串聯(lián)的差動(dòng)放大器和反相器，以及相應(yīng)的電流鏡偏置電路。所述差動(dòng)放大器的電流源為工作在線性區(qū)的PMOS管。
[0009]一種內(nèi)嵌直流失調(diào)消除的低電源電壓可編程增益放大器，其特征在于:該可編程增益放大器主要構(gòu)成包括低電源電壓第一級(jí)放大電路、第二級(jí)放大電路、低電源電壓內(nèi)嵌直流失調(diào)電路。低電源電壓第一級(jí)放大電路包括輸入差分對(duì)第二 aP型金屬氧化物晶體管(P2a)、第三aP型金屬氧化物晶體管(P3a);構(gòu)成有源負(fù)載的第十一 N型金屬氧化物晶體管、第十二 N型金屬氧化物晶體管、第十三N型金屬氧化物晶體管、第十四N型金屬氧化物晶體管、構(gòu)成低電源電壓電流鏡和偏置的第一 aP型金屬氧化物晶體管(Pla)、第一 bP型金屬氧化物晶體管(PIb )、第二 bP型金屬氧化物晶體管(P2b )、第三bP型金屬氧化物晶體管(P3b)、第十七N型金屬氧化物晶體管、第十八N型金屬氧化物晶體管、第八P型金屬氧化物晶體管、第二電流源。第二級(jí)放大電路包括第六P型金屬氧化物晶體管、第七P型金屬氧化物晶體管、第九N型金屬氧化物晶體管、第十六N型金屬氧化物晶體管；構(gòu)成穩(wěn)定性補(bǔ)償?shù)牡谝浑娮?、第二電阻、第二電容、第三電容。低電源電壓?nèi)嵌直流失調(diào)電路包括構(gòu)造主放大器低阻抗節(jié)點(diǎn)的第十N型金屬氧化物晶體管、第十五N型金屬氧化物晶體管、第四P型金屬氧化物晶體管、第五P型金屬氧化物晶體管；構(gòu)成單級(jí)低電壓放大器的第九Pa型金屬氧化物晶體管(P9a)、第九bP型金屬氧化物晶體管(P9b)、第十a(chǎn)P型金屬氧化物晶體管(PlOa)、第十bP型金屬氧化物晶體管(PlOb)、第十一 aP型金屬氧化物晶體管(Plla)、第十一 bP型金屬氧化物晶體管(Pllb);單級(jí)低電壓放大器有源負(fù)載第一 N型金屬氧化物晶體管、第二N型金屬氧化物晶體管、第三N型金屬氧化物晶體管、第四N型金屬氧化物晶體管；低通濾波第一電容；可調(diào)電流源第十二 P型金屬氧化物晶體管、第十三P型金屬氧化物晶體管、第五N型金屬氧化物晶體管、第六N型金屬氧化物晶體管；偏執(zhí)電路第七N型金屬氧化物晶體管、第八N型金屬氧化物晶體管、第十四P型金屬氧化物晶體管、第一電流源。第二 P型金屬氧化物晶體管、第二 P型金屬氧化物晶體管。
[0010]其中，第十N型金屬氧化物晶體管(NlO)的源極、第二 aP型金屬氧化物晶體管(P2a)的漏極、第十二 P型金屬氧化物晶體管(P12)的漏極和第五N型金屬氧化物晶體管(N5)的漏極連接；第十五N型金屬氧化物晶體管(N15)的源極、第三aP型金屬氧化物晶體管(P3a)的漏極、第十三P型金屬氧化物晶體管(P13)的漏極和第六N型金屬氧化物晶體管(N6)的漏極連接；第十a(chǎn)P型金屬氧化物晶體管(PlOa)的柵極和第十bP型金屬氧化物晶體管(PlOa)的柵極和主放大器同相輸出(Vop)連接；第十一(a) P型金屬氧化物晶體管(Plla)的柵極和第十一 bP型金屬氧化物晶體管(Plla)的柵極和主放大器反相輸出(Von)連接；第十a(chǎn)P型金屬氧化物晶體管(PlOa)的漏極和第十一 aP型金屬氧化物晶體管(Plla)的漏極通過第一電容(Cl)連接；并分別接到第十二 P型金屬氧化物晶體管(P12)、第五N型金屬氧化物晶體管(N5)的柵極和第十三P型金屬氧化物晶體管(P12)、第六N型金屬氧化物晶體管(N6)的柵極；第二 N型金屬氧化物晶體管(N2)的柵極、第三N型金屬氧化物晶體管(N3 )的柵極、第七N型金屬氧化物晶體管(N7 )的柵極、第八N型金屬氧化物晶體管(N8 )的柵極和第八N型金屬氧化物晶體管(N8)的漏極連接；第一 N型金屬氧化物晶體管(NI)的柵極和第四N型金屬氧化物晶體管(N4)的柵極接工模負(fù)反饋信號(hào)；主放大器中第二 aP型金屬氧化物晶體管(P2a)、第三aP型金屬氧化物晶體管(P3a)源極和第一 aP型金屬氧化物晶體管(Pla)的漏極鏈接；第二 bP型金屬氧化物晶體管(P2b)、第三bP型金屬氧化物晶體管(P3b)源極和第一 bP型金屬氧化物晶體管(Plb)的漏極鏈接；其中，第一 aP型金屬氧化物晶體管(Pla)、第二 aP型金屬氧化物晶體管(P2a)、第三aP型金屬氧化物晶體管(Pla)分別和第一 bP型金屬氧化物晶體管(Plb)、第二 bP型金屬氧化物晶體管(P2b)、第三bP型金屬氧化物晶體管(P3b)成比例關(guān)系。第一 aP型金屬氧化物晶體管(Pla)的柵極、第一 bP型金屬氧化物晶體管(Plb)的柵極、第二 bP型金屬氧化物晶體管(P2b)的漏極、第三bP型金屬氧化物晶體管(P3b)的漏極和第十七P型金屬氧化物晶體管(P17)的漏極連接；第十七P型金屬氧化物晶體管(P17)的柵極、第十八P型金屬氧化物晶體管(P18)的柵極和第十八P型金屬氧化物晶體管(P18)的漏極連接。
[0011]有益效果:與傳統(tǒng)可編程增益放大器相比，本發(fā)明具有以下有益效果:該可編程增益放大器以簡單的結(jié)構(gòu)實(shí)現(xiàn)了直流失調(diào)功能，并能夠在低電源電壓下正常工作，大幅降低功耗。
【專利附圖】

【附圖說明】
[0012]圖1為本發(fā)明的電路結(jié)構(gòu)示意圖；
[0013]圖2為本發(fā)明中主放大器晶體管級(jí)拓?fù)浣Y(jié)構(gòu)圖；
[0014]圖3為本發(fā)明中直流失調(diào)消除電路的晶體管級(jí)拓?fù)浣Y(jié)構(gòu)圖；
[0015]圖4為本發(fā)明可編程增益放大器的增益隨頻率變化圖；
[0016]圖5為本發(fā)明可編程增益放大器的增益變化與增益誤差示意圖；
[0017]圖6為本發(fā)明可編程增益放大器的線性度仿真曲線。
【具體實(shí)施方式】
[0018]下面結(jié)合附圖和具體實(shí)施例，進(jìn)一步闡明本發(fā)明，應(yīng)理解這些實(shí)施例僅用于說明本發(fā)明而不用于限制本發(fā)明的范圍，在閱讀了本發(fā)明之后，本領(lǐng)域技術(shù)人員對(duì)本發(fā)明的各種等同形式的修改均落于本申請(qǐng)所附權(quán)利要求所限定的范圍。
[0019]如圖1所示，本發(fā)明包括由雙端輸入輸出運(yùn)算放大器構(gòu)成的主放大器，主放大器相對(duì)應(yīng)的輸入輸出端之間分別串聯(lián)一個(gè)可調(diào)反饋電阻Rf。第一輸入端Vin+和第二輸入端Vin-均通過輸入電阻Rin接入主放大器的輸入端。為了消除主放大器失調(diào)電壓的影響，在主放大器的輸入輸出端之間設(shè)置了直流失調(diào)消除電路以補(bǔ)償失調(diào)電壓。
[0020]圖2給出了主放大器的晶體管級(jí)拓?fù)浣Y(jié)構(gòu)。主放大器為兩級(jí)運(yùn)放，其中第一級(jí)放大器由第十一 PMOS 管 Pla、第二^^一 PMOS 管 P2a、第三^^一 PMOS 管 P3a、以及第十一 NMOS管Nll至第十四NMOS管N14所組成的差動(dòng)放大器構(gòu)成。第二十一 PMOS管P2a和第三十一PMOS管P3a構(gòu)成輸入差動(dòng)對(duì)，第十一 NMOS管Nll至第十四NMOS管N14構(gòu)成Lee有源負(fù)載。
[0021] 第一級(jí)放大器的負(fù)向輸出端dcocl并聯(lián)一個(gè)由第十NMOS管NlO和負(fù)載第四PMOS管P4構(gòu)成的共柵級(jí)放大器，第四PMOS管P4源極接電源。利用共柵級(jí)放大器輸入阻抗低的特點(diǎn)，降低第一級(jí)放大器的負(fù)向輸出端dcocl處的輸入阻抗。相類似的在第一級(jí)放大器的正向輸出端dC0C2處也并聯(lián)一個(gè)由第十五NMOS管N15和負(fù)載第五PMOS管P5構(gòu)成的共柵級(jí)放大器，降低該處的輸入阻抗。主放大器的第二級(jí)為電流源負(fù)載的共源級(jí)放大器，其包括驅(qū)動(dòng)管第九NMOS管N9和第十六NMOS管N16，以及電流源負(fù)載第六PMOS管P6和第七PMOS管。同時(shí)在第九NMOS管N9的柵極和漏極之間串聯(lián)第一電阻Rl和第二電容C2做頻率補(bǔ)償，第十六NMOS管N16的柵極和漏極之間串聯(lián)第二電阻R2和第三電容C3做頻率補(bǔ)償。第九NMOS管N9的柵極連接到第十NMOS管NlO的漏極，第十六NMOS管N16的柵極連接到第十五NMOS管的漏極。主放大器的其他部分為偏置電路。
[0022]直流失調(diào)消除電路從主電路的正向輸出端Vop和負(fù)向輸出端Von引入輸入信號(hào)。具體地如圖3所示，直流失調(diào)消除電路包括由第九十一 PMOS管P9a、第一零一 PMOS管PlOa、
第---PMOS管Pl la、第一電容Cl、以及第一 NMOS管NI至第四NMOS管N4構(gòu)成的差分放
大器。其中第一零一 PMOS管PlOa和第---PMOS管Plla組成輸入差動(dòng)對(duì)，它們的柵極
分別接主電路的正向輸出端Vop和負(fù)向輸出端Von。第九十一 PMOS管P9a為鏡像電流源，第一 NMOS管NI至第四NMOS管N4構(gòu)成電流源負(fù)載，第一電容Cl連接在第一零一 PMOS管
PlOa的漏極和第---PMOS管Plla的漏極之間。第一電容Cl結(jié)合其所在差動(dòng)放大器的
輸出阻抗構(gòu)成一個(gè)低通濾波器，將主放大器輸出信號(hào)中的有用信號(hào)濾掉，確保直流失調(diào)消除電路的輸出信號(hào)不會(huì)影響主放大器的正常工作。第一零一 PMOS管PlOa的漏極連接到由
第十二 PMOS管P12和第五NMOS管N5組成的反相器輸入端，第---PMOS管Plla的漏極
連接到由第十三PMOS管P13和第六NMOS管N6組成的反相器輸入端。這兩個(gè)反相器的輸出分別連接到主放大器第一級(jí)放大器的負(fù)向輸出端dcocl和第一級(jí)放大器的正向輸出端dcoc20利用主放大器第一級(jí)放大器的正負(fù)向輸出端的低阻抗，向其注入反饋電流以補(bǔ)償失調(diào)電壓。
[0023]為了使直流失調(diào)消除電路能夠在較低的電源電壓下工作，第九十一 PMOS管P9a工
作在線性區(qū)，使得其源漏電壓較小。而第一零一 PMOS管PlOa和第---PMOS管Plla工
作在亞閾值區(qū)，降低源漏電壓。直流失調(diào)消除電路中的其他部分為電流鏡偏置電路，其中的第九十二 PMOS管P9b工作在線性區(qū)。而第十二 PMOS管PlOb和第——二 PMOS管Pllb工作在亞閾值區(qū)，它們構(gòu)成了電流鏡的差動(dòng)輸入對(duì)，有效降低所需電源電壓。此外，在主放大器中，第十NMOS管N10、第十五NMOS管N15均工作在亞閾值區(qū)，一方面為降低電路所需電源電壓做貢獻(xiàn)，另一方面鉗制差動(dòng)輸入對(duì)的漏極電壓，有利于低電源電壓電流鏡的匹配性。針對(duì)由于構(gòu)造低阻抗節(jié)點(diǎn)導(dǎo)致的主放大器第一級(jí)增益下降的問題，本發(fā)明采用由第十一 NMOS管Nil、第十二 NMOS管N12、第十三匪OS管N13和第十四NMOS管N14構(gòu)成的返回式單元，不僅有效提升主放大器中第一級(jí)增益，并且提高了電路的匹配性。
[0024]圖4給出了本發(fā)明可編程增益放大器從IdB到15dB的增益隨頻率變化曲線圖，相鄰曲線增益步長為ldB。
[0025]圖5和圖6可以看出本發(fā)明可編程增益放大器的誤差和線性度性能都較好。
【權(quán)利要求】
1.一種內(nèi)嵌直流失調(diào)消除的低電源電壓可編程增益放大器，其特征在于:該可編程增益放大器主要構(gòu)成包括低電源電壓第一級(jí)放大電路、第二級(jí)放大電路、低電源電壓內(nèi)嵌直流失調(diào)電路。低電源電壓第一級(jí)放大電路包括輸入差分對(duì)第二 aP型金屬氧化物晶體管(P2a)、第三aP型金屬氧化物晶體管(P3a);構(gòu)成有源負(fù)載的第十一 N型金屬氧化物晶體管、第十二 N型金屬氧化物晶體管、第十三N型金屬氧化物晶體管、第十四N型金屬氧化物晶體管、構(gòu)成低電源電壓電流鏡和偏置的第一 aP型金屬氧化物晶體管(Pla)、第一 bP型金屬氧化物晶體管(Plb)、第二 bP型金屬氧化物晶體管(P2b)、第三bP型金屬氧化物晶體管(P3b)、第十七N型金屬氧化物晶體管、第十八N型金屬氧化物晶體管、第八P型金屬氧化物晶體管、第二電流源。第二級(jí)放大電路包括第六P型金屬氧化物晶體管、第七P型金屬氧化物晶體管、第九N型金屬氧化物晶體管、第十六N型金屬氧化物晶體管；構(gòu)成穩(wěn)定性補(bǔ)償?shù)牡谝浑娮琛⒌诙娮?、第二電容、第三電容。低電源電壓?nèi)嵌直流失調(diào)電路包括構(gòu)造主放大器低阻抗節(jié)點(diǎn)的第十N型金屬氧化物晶體管、第十五N型金屬氧化物晶體管、第四P型金屬氧化物晶體管、第五P型金屬氧化物晶體管；構(gòu)成單級(jí)低電壓放大器的第九Pa型金屬氧化物晶體管(P9a)、第九bP型金屬氧化物晶體管(P9b)、第十a(chǎn)P型金屬氧化物晶體管(PlOa)、第十bP型金屬氧化物晶體管(PlOb)、第十一 aP型金屬氧化物晶體管(Plla)、第十一 bP型金屬氧化物晶體管(Pllb);單級(jí)低電壓放大器有源負(fù)載第一 N型金屬氧化物晶體管、第二N型金屬氧化物晶體管、第三N型金屬氧化物晶體管、第四N型金屬氧化物晶體管；低通濾波第一電容；可調(diào)電流源第十二 P型金屬氧化物晶體管、第十三P型金屬氧化物晶體管、第五N型金屬氧化物晶體管、第六N型金屬氧化物晶體管；偏執(zhí)電路第七N型金屬氧化物晶體管、第八N型金屬氧化物晶體管、第十四P型金屬氧化物晶體管、第一電流源。第二 P型金屬氧化物晶體管、第二 P型金屬氧化物晶體管。 其中，第十N型金屬氧化物晶體管(NlO)的源極、第二 aP型金屬氧化物晶體管(P2a)的漏極、第十二 P型金屬氧化物晶體管(P12)的漏極和第五N型金屬氧化物晶體管(N5)的漏極連接;第十五N型金屬氧化物晶體管(N15)的源極、第三aP型金屬氧化物晶體管(P3a)的漏極、第十三P型金屬 氧化物晶體管(P13)的漏極和第六N型金屬氧化物晶體管(N6)的漏極連接；第十a(chǎn)P型金屬氧化物晶體管(PlOa)的柵極和第十bP型金屬氧化物晶體管(PlOa)的柵極和主放大器同相輸出(Vop)連接；第十一(a) P型金屬氧化物晶體管(Plla)的柵極和第十一 bP型金屬氧化物晶體管(Plla)的柵極和主放大器反相輸出(Von)連接；第十a(chǎn)P型金屬氧化物晶體管(PlOa)的漏極和第十一 aP型金屬氧化物晶體管(Plla)的漏極通過第一電容(Cl)連接；并分別接到第十二 P型金屬氧化物晶體管(P12)、第五N型金屬氧化物晶體管(N5)的柵極和第十三P型金屬氧化物晶體管(P12)、第六N型金屬氧化物晶體管(N6)的柵極；第二 N型金屬氧化物晶體管(N2)的柵極、第三N型金屬氧化物晶體管(N3)的柵極、第七N型金屬氧化物晶體管(N7)的柵極、第八N型金屬氧化物晶體管(NS)的柵極和第八N型金屬氧化物晶體管(N8)的漏極連接；第一 N型金屬氧化物晶體管(NI)的柵極和第四N型金屬氧化物晶體管(N4)的柵極接工模負(fù)反饋信號(hào)；主放大器中第二 aP型金屬氧化物晶體管(P2a)、第三aP型金屬氧化物晶體管(P3a)源極和第一 aP型金屬氧化物晶體管(Pla)的漏極鏈接；第二 bP型金屬氧化物晶體管(P2b)、第三bP型金屬氧化物晶體管(P3b)源極和第一 bP型金屬氧化物晶體管(Plb)的漏極鏈接；其中，第一 aP型金屬氧化物晶體管(Pla)、第二 aP型金屬氧化物晶體管(P2a)、第三aP型金屬氧化物晶體管(Pla)分別和第一bP型金屬氧化物晶體管(Plb)、第二 bP型金屬氧化物晶體管(P2b)、第三bP型金屬氧化物晶體管(P3b)成比例關(guān)系。第一 aP型金屬氧化物晶體管(Pla)的柵極、第一 bP型金屬氧化物晶體管(Plb)的柵極、第二 bP型金屬氧化物晶體管(P2b)的漏極、第三bP型金屬氧化物晶體管(P3b)的漏極和第十七P型金屬氧化物晶體管(P17)的漏極連接；第十七P型金屬氧化物晶體管(P17)的柵極、第十八P型金屬氧化物晶體管(P18)的柵極和第十八P型金屬氧化物晶體管(P18 )的漏極連接。
【文檔編號(hào)】H03G3/30GK103905003SQ201410137156
【公開日】2014年7月2日 申請(qǐng)日期:2014年4月4日 優(yōu)先權(quán)日:2014年4月4日
【發(fā)明者】吳建輝, 趙超, 陳懷昊, 陳超, 黃成 , 李紅, 田茜 申請(qǐng)人:東南大學(xué)