平衡信號處理電路和模數(shù)轉(zhuǎn)換電路的制作方法
【專利摘要】本發(fā)明提供一種基本上消除恒定電流而實現(xiàn)低功耗的平衡信號處理電路和模數(shù)轉(zhuǎn)換電路，所述平衡信號處理電路包括：比較器；第一電容器，其具有與所述比較器的非反相輸入端子連接的第一端；第二電容器，其具有與所述比較器的反相輸入端子連接的第一端；第一開關(guān)，其用于向所述第一電容器的第一端施加電壓信號；第二開關(guān)，其用于向所述第二電容器的第一端施加電壓信號；操作狀態(tài)檢測部，其用于檢測所述比較器的操作狀態(tài)；以及偏移電壓校正部，其用于當(dāng)所述操作狀態(tài)檢測部檢測到所述比較器的異常操作狀態(tài)時向所述第一電容器的第二端和所述第二電容器的第二端施加預(yù)定偏移電壓。
【專利說明】平衡信號處理電路和模數(shù)轉(zhuǎn)換電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種平衡信號處理電路和模數(shù)轉(zhuǎn)換電路。

【背景技術(shù)】
[0002]近年來的電子設(shè)備都期望高速處理大量的數(shù)字?jǐn)?shù)據(jù)。此外，電子設(shè)備在期望小型化的同時，還要求功耗低。在低功耗方面，還期望低壓驅(qū)動，以便采用電池作為電源。這類需求也適用于模數(shù)轉(zhuǎn)換電路(后文中簡稱“A-D轉(zhuǎn)換電路”)。
[0003]圖7圖示了相關(guān)技術(shù)中的平衡信號處理電路701。
[0004]平衡信號通過第一輸入端子Vinl和第二輸入端子Vin2輸入全差分放大器702，且其電壓被放大。電壓被全差分放大器702放大的平衡信號通過第一開關(guān)102和第二開關(guān)103被施加到電容器C104和C105。基于采樣時鐘(未圖示)通過控制信號控制第一開關(guān)102和第二開關(guān)103的接通或斷開。當(dāng)?shù)谝婚_關(guān)102和第二開關(guān)103閉合(接通)時，電荷累積在電容器C104和C105中。電容器C104通過電荷保持接地節(jié)點及其輸入端子之間的兩端電壓Vsl，而電容器C105通過電荷保持接地節(jié)點及其輸入端子之間的兩端電壓Vs2。
[0005]當(dāng)?shù)谝婚_關(guān)102和第二開關(guān)103打開(斷開)時，電容器C104的兩端電壓Vsl和電容器C105的兩端電壓Vs2輸入至比較器106。比較器106將電容器C104的兩端電壓Vsl和電容器C105的兩端電壓Vs2之間的相對電位差轉(zhuǎn)換為邏輯信號，然后輸出該邏輯信號。
[0006]要注意，比較器106的輸出信號可以輸入至例如逐次逼近型模數(shù)轉(zhuǎn)換邏輯電路。在這種情況下，平衡信號處理電路701和逐次逼近型模數(shù)轉(zhuǎn)換邏輯電路整體上構(gòu)成了一個逐次逼近型模數(shù)轉(zhuǎn)換電路。
[0007]當(dāng)圖7中的平衡信號處理電路701用于集成電路時，采用動態(tài)鎖存比較器作為比較器106以便降低功耗。動態(tài)鎖存比較器接收時鐘輸入。進(jìn)一步地，這類比較器具有輸入信號的操作電壓范圍。如果輸入信號的電壓在操作電壓范圍之外，比較器便不會正常操作。因此，在相關(guān)技術(shù)中，在比較器的前級插入放大器來調(diào)節(jié)輸入信號的偏壓，從而使輸入信號的電壓處于操作電壓范圍內(nèi)。放大器為圖7中的全差分放大器702。
[0008]然而，通過放大器調(diào)節(jié)輸入信號的偏壓會使放大器中出現(xiàn)恒定電流并會增加功耗。恒定電流的存在制約了移動電子設(shè)備中功耗的降低。必須增加電池大小來補(bǔ)償由恒定電流導(dǎo)致的功耗，這便制約了裝置的輕量化并降低了可攜帶性。


【發(fā)明內(nèi)容】

[0009]本發(fā)明期望提供一種基本上消除恒定電流而實現(xiàn)低功耗的平衡信號處理電路和模數(shù)轉(zhuǎn)換電路。
[0010]根據(jù)本發(fā)明的實施例，提供了一種平衡信號處理電路，其包括:比較器；第一電容器，其具有與所述比較器的非反相輸入端子連接的第一端；第二電容器，其具有與所述比較器的反相輸入端子連接的第一端；第一開關(guān)，其用于向所述第一電容器的第一端施加電壓信號；第二開關(guān)，其用于向所述第二電容器的第一端施加電壓信號；操作狀態(tài)檢測部，其用于檢測所述比較器的操作狀態(tài)；以及偏移電壓校正部，其用于當(dāng)所述操作狀態(tài)檢測部檢測到所述比較器的異常操作狀態(tài)時向所述第一電容器的第二端和所述第二電容器的第二端施加預(yù)定的偏移電壓。
[0011]根據(jù)本發(fā)明的實施例，提供了一種模數(shù)轉(zhuǎn)換電路，其包括:比較器；第一電容器，其具有與所述比較器的非反相輸入端子連接的第一端；第二電容器，其具有與所述比較器的反相輸入端子連接的第一端；第三電容器，其具有與所述比較器的非反相輸入端子連接的第一端；第四電容器，其具有與所述比較器的反相輸入端子連接的第一端；第一開關(guān)，其用于向所述第一電容器的第一端和所述第三電容器的第一端施加電壓信號；第二開關(guān)，其用于向所述第二電容器的第一端和所述第四電容器的第一端施加電壓信號；偏移電壓校正部，其用于當(dāng)檢測到所述比較器的異常操作狀態(tài)時向所述第一電容器的第二端和所述第二電容器的第二端施加預(yù)定偏移電壓；以及模數(shù)轉(zhuǎn)換邏輯電路，其用于在所述偏移電壓校正部向所述第一電容器和所述第二電容器施加所述偏移電壓的狀態(tài)下，控制所述第三電容器的第二端和所述第四電容器的第二端以輸出數(shù)字值。
[0012]根據(jù)本發(fā)明的各個實施例，可以提供一種基本上消除恒定電流而實現(xiàn)低功耗的平衡信號處理電路和模數(shù)轉(zhuǎn)換電路。
[0013]除上述之外的其它問題、配置和效果在下文描述中將變得清楚。
[0014]要理解，上面的概述和下面的詳細(xì)說明均是示例性的，均旨在進(jìn)一步說明所要求保護(hù)的技術(shù)。

【專利附圖】

【附圖說明】
[0015]附圖用于進(jìn)一步理解本發(fā)明，其包含在本說明書中并構(gòu)成本說明書的一部分。附圖對實施例進(jìn)行了圖示并與本說明書一起用于對本發(fā)明的原理進(jìn)行描述。
[0016]圖1是根據(jù)本發(fā)明的第一實施例的平衡信號處理電路的框圖。
[0017]圖2是根據(jù)本發(fā)明的第一實施例的平衡信號處理電路的電路圖。
[0018]圖3是比較器的電路圖。
[0019]圖4是圖示了輸入至比較器的信號的示例的示意圖。
[0020]圖5是根據(jù)本發(fā)明的第二實施例的逐次逼近型A-D轉(zhuǎn)換電路的電路圖。
[0021]圖6是逐次逼近型A-D轉(zhuǎn)換電路的時序圖。
[0022]圖7是相關(guān)技術(shù)中的平衡信號處理電路的電路圖。

【具體實施方式】
[0023](第一實施例:平衡信號處理電路)
[0024]圖1是根據(jù)本發(fā)明的第一實施例的平衡信號處理電路101的框圖。
[0025]平衡信號輸入至第一輸入端子Vinl和第二輸入端子Vin2。
[0026]第一輸入端子Vinl通過第一開關(guān)102與電容器C104 (第一電容器的不例)的第一端和比較器106的非反相輸入端子T106a連接。
[0027]第二輸入端子Vinl通過第二開關(guān)103與電容器C105 (第二電容器的示例)的第一端和比較器106的反相輸入端子Tioeb連接。
[0028]電容器C104和C105各自的第二端與偏移電壓校正部107連接。
[0029]來自比較器106的輸出信號被提供給任意電路，例如提供給逐次逼近型A-D轉(zhuǎn)換電路的逐次逼近電路。
[0030]偏移電壓校正部107與比較器106的輸出端子連接，并向各個電容器C104和C105的第二端施加預(yù)定電壓。偏移電壓校正部107中包括操作狀態(tài)檢測部108。
[0031]操作狀態(tài)檢測部108基于比較器106的輸出端子的邏輯狀態(tài)監(jiān)測比較器106的操作狀態(tài)，以檢測比較器106是否正常操作。當(dāng)操作狀態(tài)檢測部108檢測到比較器106未正常操作時，偏移電壓校正部107將各個電容器C104和C105的第二端的電壓從接地電位增加到預(yù)定電位。
[0032]偏移電壓校正部107將電容器C104和C105的端子電壓從接地電位增加，直到操作狀態(tài)檢測部108未檢測到比較器106的異常操作為止。
[0033]偏移電壓校正部107可以任意方式將電容器C104和C105的端子電壓從接地電位增加?？梢允褂肈-A轉(zhuǎn)換電路，或者電容器可以分成如圖2及其后附圖所示的多個電容器，且單獨地施加電源電壓。
[0034]圖2是根據(jù)本發(fā)明的第一實施例的平衡信號處理電路101的電路圖。
[0035]第一輸入端子Vinl通過第一開關(guān)102與各個電容器C201和C202的第一端和比較器106的非反相輸入端子T106a連接。電容器C201和C202的合成電容與圖1中的電容器C104對應(yīng)。
[0036]第二輸入端子Vin2通過第二開關(guān)103與各個電容器C203和C204的第一端和比較器106的反相輸入端子T106b連接。電容器C203和C204的合成電容與圖1中的電容器C105對應(yīng)。
[0037]電容器C201的第二端與第一或非門205的輸出端子連接。同樣，電容器C202的第二端與第二或非門206的輸出端子連接。電容器C203的第二端與第三或非門207的輸出端子連接。電容器C204的第二端與第四或非門208的輸出端子連接。
[0038]各個所述第一或非門205、所述第二或非門206、所述第三或非門207和所述第四或非門208的第一輸入端子均提供有采樣時鐘信號CKS/H。
[0039]各個所述第一或非門205、所述第二或非門206、所述第三或非門207和所述第四或非門208的第二輸入端子均與偏移電壓校正部107中的邏輯電路209連接。
[0040]比較器106為動態(tài)鎖存比較器，該動態(tài)鎖存比較器對由電容器C201和C202的合成電容中累積的電荷引起的電壓以及由電容器C203和C204的合成電容中累積的電荷引起的電壓進(jìn)行比較，以向第一輸出端子和第二輸出端子輸出比較結(jié)果的邏輯信號。此時，比較器106接收通過非門210將采樣時鐘信號CKS/H反相而獲得的信號(下文稱為“反相時鐘信號CK”)，并在該反相時鐘信號CK為邏輯“真”(高電位)時進(jìn)行電壓比較操作。
[0041]下面將對比較器106進(jìn)行描述。
[0042]圖3是比較器106的電路圖。要注意，在下文中，N溝道MOSFET簡稱為NM0SFET，而P溝道MOSFET簡稱為PM0SFET。
[0043]各個PM0SFET301、PMOSFET3。2、PMOSFET3。3、PM0SFET304、PMOSFET3。5 和PM0SFET306的源極均與電源節(jié)點連接。
[0044]PM0SFET301的柵極和PM0SFET302的柵極連接，并均提供有反相時鐘信號CK。
[0045]PM0SFET303的柵極和PM0SFET304的柵極連接，并均提供有反相時鐘信號CK。
[0046]PM0SFET305的漏極與PM0SFET302的漏極連接。
[0047]PM0SFET306的漏極與PM0SFET304的漏極連接。
[0048]此外，PM0SFET305的漏極和PM0SFET302的漏極與NM0SFET307的漏極連接。它們之間的連接點定義為第一輸出端子Vcl0
[0049]此外，PM0SFET306的漏極和PM0SFET304的漏極與NM0SFET308的漏極連接。它們之間的連接點定義為第二輸出端子Vc2。
[0050]NM0SFET307的柵極與PM0SFET305的柵極以及PM0SFET306的漏極連接。
[0051]NM0SFET308的柵極與PM0SFET306的柵極以及PM0SFET305的漏極連接。
[0052]PM0SFET301的漏極與NM0SFET309的漏極以及NM0SFET307的源極連接。NM0SFET309的柵極定義為非反相輸入端子T106a。
[0053]PM0SFET303的漏極與NM0SFET310的漏極以及NM0SFET308的源極連接。NM0SFET310的柵極定義為反相輸入端子T106b。順帶提及，從圖3中的電路所顯見，由于比較器106的電路完全對稱，所以NM0SFET309的柵極或NM0SFET310的柵極二者之一可為非反相輸入端子T106a,或者可為反相輸入端子T106b。在非反相輸入端子T106a和反相輸入端子T106b反轉(zhuǎn)的情況下,第一輸出端子Vcl和第二輸出端子Vc2也反轉(zhuǎn)。
[0054]NM0SFET309 的源極和 NM0SFET310 的源極與 NM0SFET311 的漏極連接。NM0SFET311的柵極提供有反相時鐘信號CK。NM0SFET311的源極與接地節(jié)點連接。
[0055]當(dāng)反相時鐘信號CK變?yōu)檫壿嫛凹佟?，即變?yōu)榈碗娢粫r，PM0SFET301、PM0SFET302、PM0SFET303和PM0SFET304導(dǎo)通，不進(jìn)行非反相輸入端子T106a和反相輸入端子T106b之間的電位差的比較操作。此時，NM0SFET311處于截止?fàn)顟B(tài)。
[0056]相反，當(dāng)反相時鐘信號CK變?yōu)檫壿嫛罢妗睍r，即變?yōu)楦唠娢粫r，PM0SFET301、PM0SFET302.PM0SFET303和PM0SFET304截止，進(jìn)行非反相輸入端子T106a和反相輸入端子T106b之間的電位差的比較操作。此時，NM0SFET311處于導(dǎo)通狀態(tài)。
[0057]因此，在比較器106中，不會發(fā)生從電源節(jié)點流到接地節(jié)點的恒定電流。
[0058]PM0SFET305、PM0SFET306、NM0SFET307 和 NM0SFET308 均具有等同于 SRAM 單元的電路結(jié)構(gòu)?；谳斎腚妷旱碾娢徊钔ㄟ^NM0SFET309和NM0SFET310施加到該電路結(jié)構(gòu)上。結(jié)果，作為輸入信號的電位差的比較結(jié)果的邏輯信號被輸出至第一輸出端子Vcl和第二輸出端子Vc2。
[0059]在柵源電壓增加到一定電壓等級之前，在MOSFET的漏極和源極之間不會建立導(dǎo)通狀態(tài)。該一定電壓等級稱為“閾值電壓”或“0N電壓”。在使用圖3的比較器106的情況下，NM0SFET309和NM0SFET310分別由NM0SFET構(gòu)成。因此，當(dāng)輸入至NM0SFET309和NM0SFET311的柵極的信號的電壓均低于ON電壓時，電壓比較不會正常執(zhí)行。
[0060]如果向NM0SFET309和NM0SFET310的柵極施加的電壓均低于NM0SFET311的漏源電壓，比較器106不會正常操作。因此，從第一輸出端子Vcl和第二輸出端子Vc2都輸出高電位。
[0061]現(xiàn)在轉(zhuǎn)向圖2再次對平衡信號處理電路101的電路進(jìn)行描述。
[0062]來自比較器106的第一輸出端子Vcl和第二輸出端子Vc2的輸出與反相時鐘信號CK 一起輸入至與非門211。與非門211與圖1中的操作狀態(tài)檢測部108對應(yīng)。換言之，當(dāng)反相時鐘信號CK為邏輯“真”，且來自第一輸出端子Vcl和第二輸出端子Vc2的輸出均為邏輯“真”時，與非門211輸出邏輯“假”。
[0063]與非門211的輸出信號提供給邏輯電路209。邏輯電路209接收與非門211的輸出信號，以向各個第一或非門205、第二或非門206、第三或非門207和第四或非門208的第二輸入端子輸出邏輯信號。
[0064]首先，在初始狀態(tài)下，邏輯電路209向各個第一或非門205、第二或非門206、第三或非門207和第四或非門208的第二輸入端子輸出邏輯“真”。然后，各個第一或非門205、第二或非門206、第三或非門207和第四或非門208輸出邏輯“假”，即輸出低電位(接地電位)。與第一或非門205連接的電容器C201、與第二或非門206連接的電容器C202、與第三或非門207連接的電容器C203以及與第四或非門208連接的電容器C204全都與接地節(jié)點連接。
[0065]當(dāng)時鐘信號為邏輯“真”(采樣周期)時，第一或非門205、第二或非門206、第三或非門207和第四或非門208全都輸出邏輯“假”。因此，電容器C201和C202連接在接地節(jié)點和第一輸入端子Vinl之間并接收第一輸入端子Vinl的電壓，因而電荷累積在電容器C201和C202中。同樣，電容器C203和C204連接在接地節(jié)點和第二輸入端子Vin2之間并接收第二輸入端子Vin2的電壓，因而電荷累積在電容器C203和C204中。
[0066]接著，當(dāng)時鐘信號為邏輯“假”(保持周期)時，第一或非門205、第二或非門206、第三或非門207和第四或非門208全都輸出邏輯“假”。因此，比較器106比較從與非反相輸入端子T106a連接的電容器C201和C202的合成電容獲得的端子間電壓以及從與反相輸入端子T106b連接的電容器C203和C204的合成電容獲得的端子間電壓之間的電位差，以輸出結(jié)果的邏輯值。
[0067]如上參照圖3所述，當(dāng)輸入信號的電壓均低于比較器106中的NM0SFET309和NM0SFET310的ON電壓時，比較器106不會正常操作，從第一輸出端子Vcl和第二輸出端子Vc2輸出高電位。具體地，在保持(當(dāng)時鐘信號為邏輯“假”)時，由于反相時鐘信號CK為邏輯“真”，與非門211輸出邏輯“假”。
[0068]當(dāng)比較器106在保持周期內(nèi)操作時，并且如果與非門211輸出邏輯“假”，這表示比較器106異常操作。比較器106的異常操作表示在該周期內(nèi)的電壓比較操作失敗。因此，邏輯電路209向各個第一或非門205和第三或非門207的第二輸入端子輸出邏輯“真”。然后，在緊跟著下一個采樣周期之后的保持周期內(nèi)，第一或非門205和第三或非門207輸出邏輯“真”。進(jìn)一步地，與第一或非門205連接的電容器C201以及與第三或非門207連接的電容器C203提供有電源電壓。
[0069]此時,施加到比較器106的非反相輸入端子T106a和反相輸入案子T106b的電壓通過以下表達(dá)式表示:
[0070][數(shù)值表達(dá)式I]

【權(quán)利要求】
1.一種平衡信號處理電路，其包括: 比較器； 第一電容器，其具有與所述比較器的非反相輸入端子連接的第一端； 第二電容器，其具有與所述比較器的反相輸入端子連接的第一端； 第一開關(guān)，其用于向所述第一電容器的所述第一端施加電壓信號； 第二開關(guān)，其用于向所述第二電容器的所述第一端施加電壓信號； 操作狀態(tài)檢測部，其用于檢測所述比較器的操作狀態(tài)；以及 偏移電壓校正部，其用于當(dāng)所述操作狀態(tài)檢測部檢測到所述比較器的異常操作狀態(tài)時向所述第一電容器的第二端和所述第二電容器的第二端施加預(yù)定偏移電壓。
2.根據(jù)權(quán)利要求1所述的平衡信號處理電路，其中， 所述比較器為動態(tài)鎖存比較器； 所述第一開關(guān)、所述第二開關(guān)以及所述比較器通過控制信號控制，所述控制信號具有彼此共同的操作時序，以及 所述偏移電壓校正部在所述第一開關(guān)和所述第二開關(guān)接通時將所述第一電容器的所述第二端和所述第二電 容器的所述第二端與接地節(jié)點連接，并在所述第一開關(guān)和所述第二開關(guān)斷開時向所述第一電容器的所述第二端和所述第二電容器的所述第二端施加偏移電壓。
3.根據(jù)權(quán)利要求2所述的平衡信號處理電路，其中， 所述第一電容器包括多個電容，所述多個電容中的每一個均具有與所述比較器的非反相輸入端子連接的第一端，以及 所述偏移電壓校正部向從所述多個電容器中選出的電容器的第二端施加預(yù)定電壓。
4.一種模數(shù)轉(zhuǎn)換電路,其包括: 比較器； 第一電容器，其具有與所述比較器的非反相輸入端子連接的第一端； 第二電容器，其具有與所述比較器的反相輸入端子連接的第一端； 第三電容器，其具有與所述比較器的非反相輸入端子連接的第一端； 第四電容器，其具有與所述比較器的反相輸入端子連接的第一端； 第一開關(guān)，其用于向所述第一電容器的第一端和所述第三電容器的第一端施加電壓信號; 第二開關(guān)，其用于向所述第二電容器的第一端和所述第四電容器的第一端施加電壓信號; 偏移電壓校正部，其用于當(dāng)檢測到所述比較器的異常操作狀態(tài)時向所述第一電容器的第二端和所述第二電容器的第二端施加預(yù)定偏移電壓；以及 模數(shù)轉(zhuǎn)換邏輯電路，其用于在所述偏移電壓校正部向所述第一電容器和所述第二電容器施加所述偏移電壓的狀態(tài)下，控制所述第三電容器的第二端和所述第四電容器的第二端以輸出數(shù)字值。
5.根據(jù)權(quán)利要求4所述的模數(shù)轉(zhuǎn)換電路，其中， 所述比較器為動態(tài)鎖存比較器； 所述第一開關(guān)、所述第二開關(guān)以及所述比較器通過控制信號控制，所述控制信號具有彼此共同的操作時序，以及 所述偏移電壓校正部在所述第一開關(guān)和所述第二開關(guān)接通時將所述第一電容器的第二端和所述第二電容器的第二端與接地節(jié)點連接，并在所述第一開關(guān)和所述第二開關(guān)斷開時向所述第一電容器的第二端和所述第二電容器的第二端施加偏移電壓。
6.根據(jù)權(quán)利要求5所述的模數(shù)轉(zhuǎn)換電路，其中， 所述第一電容器和所述第三電容器均包括多個電容器，所述多個電容器中的每一個均具有與所述非反相輸入端子連接的第一端， 所述第二電容器和所述第四電容器均包括多個電容器，所述多個電容器中的每一個均具有與所述反相輸入端子連接的第一端， 所述偏移電壓校正部向從所述第一電容器包括的多個電容器中選出的電容器的第二端和從所述第二電容器包括的多個電容器中選出的電容器的第二端施加預(yù)定電壓，以及所述模數(shù)轉(zhuǎn)換邏輯電路控制所述第三電容器包括的多個電容器的連接狀態(tài)和所述第四電容器包括的多個電容器的連接狀態(tài)，以便確定將要輸出的數(shù)字值。
【文檔編號】H03M1/38GK104052485SQ201410074670
【公開日】2014年9月17日 申請日期:2014年3月3日 優(yōu)先權(quán)日:2013年3月11日
【發(fā)明者】丹羽篤親 申請人:索尼公司