逐次比較型ad轉(zhuǎn)換器以及逐次比較型ad轉(zhuǎn)換方法
【專利摘要】本發(fā)明提供一種逐次比較型AD轉(zhuǎn)換器以及逐次比較型AD轉(zhuǎn)換方法，能夠高速進行高精度的AD轉(zhuǎn)換。機床的負(fù)載顯示裝置，從驅(qū)動控制其機床的軸驅(qū)動控制部按預(yù)定時間取得機床的各軸的機械坐標(biāo)值以及各軸的負(fù)載值。并且，根據(jù)所取得的各軸的按各預(yù)定時間的機械坐標(biāo)值、和機床的機械結(jié)構(gòu)的信息計算出工具末端部的三維坐標(biāo)值從而求出工具軌跡。然后，在將該工具軌跡顯示到顯示裝置時，在其工具軌跡上顯示按預(yù)定時間存儲的按各軸的負(fù)載值的矢量。
【專利說明】逐次比較型AD轉(zhuǎn)換器以及逐次比較型AD轉(zhuǎn)換方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及逐次比較型AD轉(zhuǎn)換器以及逐次比較型AD轉(zhuǎn)換方法。
【背景技術(shù)】
[0002]在移動電話、PDA (Personal Digital Assistants:個人數(shù)字助理)、數(shù)碼相機等便攜用電子設(shè)備中設(shè)置有用于控制電子設(shè)備內(nèi)部的系統(tǒng)的微處理器，微處理器對溫度和電池的電壓等進行監(jiān)視來進行控制。因此大多在電子設(shè)備中設(shè)置有檢測溫度和電池的電壓等的傳感器，微處理器中內(nèi)置將來自這些傳感器的模擬信號轉(zhuǎn)換成數(shù)字信號的AD轉(zhuǎn)換器。并且，在內(nèi)置于微處理器等的AD轉(zhuǎn)換器中，希望電路規(guī)模小，作為這樣的AD轉(zhuǎn)換器，公知有逐次比較型AD轉(zhuǎn)換器。
[0003]圖18表示現(xiàn)有的逐次比較型AD轉(zhuǎn)換器的一例的電路結(jié)構(gòu)圖。在圖18中，模擬電壓Vin被輸入到輸入端子10。采樣保持電路11以基準(zhǔn)電壓Vref為基準(zhǔn)對模擬輸入電壓Vin與DA轉(zhuǎn)換器14的輸出電壓的差壓進行采樣和保持。
[0004]動態(tài)鎖存比較器12將采樣保持電路11的輸出電壓與基準(zhǔn)電壓Vref進行比較，并將對模擬電壓Vin與DA轉(zhuǎn)換器14的輸出電壓的大小進行比較而得的比較結(jié)果輸出，比較結(jié)果被供給到逐次比較寄存器及運算部13。逐次比較寄存器及運算部13根據(jù)從動態(tài)鎖存比較器12提供的比較結(jié)果，來生成下一 DA轉(zhuǎn)換用數(shù)據(jù)并供給到DA轉(zhuǎn)換器14。并且，將作為最終的轉(zhuǎn)換結(jié)果的數(shù)字?jǐn)?shù)據(jù)提供給輸出電路16。
[0005]控制電路15被供給時鐘以及變換開始指示，生成定時信號Φ 1、Φ 2、Φ 3并提供給采樣保持電路11和動態(tài)鎖存比較器12，生成開始和結(jié)束等控制信號并提供給逐次比較寄存器及運算部13。輸出電路16輸出為最終轉(zhuǎn)換結(jié)果的數(shù)字?jǐn)?shù)據(jù)。
[0006]首先，使定時信號Φ 1=1、Φ 2=2，使采樣保持電路11的開關(guān)SW1、SW3接通，使開關(guān)SW2斷開，對采樣保持電路11的電容器Cl以與(Vref-Vin)相應(yīng)的電荷進行充電。
[0007]然后，從DA轉(zhuǎn)換器14輸出DAC電壓VDAC，使定時信號Φ 1=0、Φ 2=1，使采樣保持電路11的開關(guān)SWl、SW3斷開，使開關(guān)SW2接通，這時，電容器Cl的差動放大器Ila側(cè)的端子的電壓\為VA=Vref+(VDAC-Vin)。即，電壓Va以基準(zhǔn)電壓Vref為基準(zhǔn)產(chǎn)生DAC電壓Vdac與輸入電壓Vin的差壓。逐次比較寄存器及運算部13根據(jù)從動態(tài)鎖存比較器12提供的比較結(jié)果而生成下一DA轉(zhuǎn)換用數(shù)據(jù)。從DA轉(zhuǎn)換用數(shù)據(jù)的最上位比特(MSB)到最下位比特(LSB)反復(fù)執(zhí)行上述的逐次比較動作，來生成作為最終的轉(zhuǎn)換結(jié)果的數(shù)字?jǐn)?shù)據(jù)。
[0008]而在具有判定輸入模擬電壓與比較電壓的大小的比較電路的逐次比較型AD轉(zhuǎn)換電路中，有如下結(jié)構(gòu)的技術(shù)，比較電路具有:第一比較部和第二比較部，該第一比較部和第二比較部共用多個放大級中的初級的放大級，第一比較部具有與該初級放大級經(jīng)結(jié)合電容而連接的第一放大級，第二比較部具有與該初級放大級經(jīng)結(jié)合電容而連接的第二放大級；以及第一比較點遷移電路和第二比較點遷移電路，第一比較點遷移電路與第一放大級的輸入端子連接，第二比較點遷移電路與第二放大級的輸入端子連接，第一和第二比較點遷移電路在分別對輸入模擬電壓與比較電壓的電位差進行放大時使比較電壓向彼此相反的方向移動預(yù)定量(參照專利文獻I)。
[0009]另外，還有這樣的技術(shù)，一種模擬數(shù)字轉(zhuǎn)換器，其具有:DAC，其根據(jù)多比特數(shù)字信號而輸出參照模擬信號；第一和第二比較器，其將輸入模擬信號Vin與參照模擬信號進行比較；選擇電路，其選擇第一和第二比較器中的一方的比較結(jié)果；以及控制電路，其根據(jù)所選擇的比較結(jié)果，通過多個步驟使多比特數(shù)字信號依次變化以使得參照模擬信號接近輸入模擬信號，控制電路對選擇電路進行控制，使得到多個步驟的中途的中間步驟為止選擇第一比較器的比較結(jié)果，在中間步驟以后選擇第二比較器的比較結(jié)果，控制電路使多比特數(shù)字信號的比特值按照非二進制算法變化(參照專利文獻2)。
[0010]現(xiàn)有技術(shù)文獻
[0011]專利文獻1:日本特開2010-245927號公報
[0012]專利文獻2:日本特開2011-120011號公報
[0013]在圖18所示的逐次比較型AD轉(zhuǎn)換器中，DA轉(zhuǎn)換器14開始DAC電壓Vdac的輸出后，電容器Cl的差動放大器Ila側(cè)的端子的電壓Va穩(wěn)定在VA=Vref+ (VDAe_Vin)，動態(tài)鎖存比較器12輸出沒有錯誤的比較結(jié)果所需的時間即整定時間變長，存在逐次比較型AD轉(zhuǎn)換器的轉(zhuǎn)換時間長的問題。
[0014]另外，在專利文獻I所記載的逐次比較型AD轉(zhuǎn)換電路中，需要第一比較部和第二比較部這兩個比較部，需要使第一比較部和第二比較部的比較特性相同，存在用于此目的的調(diào)整的工作量大的問題。

【發(fā)明內(nèi)容】

[0015]本發(fā)明是鑒于上述問題而完成的，其目的在于提供一種能夠高速地進行高精度的AD轉(zhuǎn)換的逐次比較型AD轉(zhuǎn)換器以及逐次比較型AD轉(zhuǎn)換方法。
[0016]本發(fā)明的一實施方式涉及的逐次比較型AD轉(zhuǎn)換器具有:DA轉(zhuǎn)換部(25 )，其對比近似值大的上側(cè)轉(zhuǎn)換用數(shù)據(jù)和比所述近似值小的下側(cè)轉(zhuǎn)換用數(shù)據(jù)分別按順序進行模擬化，并作為轉(zhuǎn)換電壓輸出；
[0017]采樣保持部(21)，其對來自外部的輸入電壓與所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的差壓、以及來自外部的輸入電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的差壓進行采樣和保持；
[0018]比較部(22、23A、23B)，其根據(jù)所述采樣保持部輸出的所述差壓輸出第一和第二比較結(jié)果，所述第一和第二比較結(jié)果是比較所述輸入電壓與所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的大小而得的結(jié)果和比較所述輸入電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的大小而得的結(jié)果；以及
[0019]運算部(27)，其根據(jù)所述第一和第二比較結(jié)果來變更所述近似值，并且根據(jù)變更后的所述近似值來變更下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)，
[0020]將通過所述運算部變更后的下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)提供給所述DA轉(zhuǎn)換部來反復(fù)進行所述采樣和保持、所述比較以及所述變更，并將最終變更后的近似值作為AD轉(zhuǎn)換數(shù)據(jù)輸出，
[0021]所述運算部根據(jù)所述第一和第二比較結(jié)果與輸出上一次的所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)和所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的順序，來決定輸出所述下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的順序。
[0022]優(yōu)選的是逐次比較型AD轉(zhuǎn)換器的特征在于，
[0023]在所述第一和第二比較結(jié)果表示所述輸入電壓比所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓都小、且上一次的順序為先輸出了所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的情況下，所述運算部(24)將下一順序決定為先輸出所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)，
[0024]在所述第一和第二比較結(jié)果表示所述輸入電壓比所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓中的至少一方大、且上一次的順序為先輸出了所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的情況下，所述運算部(24)將下一順序決定為先輸出所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)，
[0025]在所述第一和第二比較結(jié)果表示所述輸入電壓比所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓中的至少一方小、且上一次的順序為先輸出了所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的情況下，所述運算部(24)將下一順序決定為先輸出所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)，
[0026]在所述第一和第二比較結(jié)果表示所述輸入電壓比所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓都大、且上一次的順序為先輸出了所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的情況下，所述運算部將下一順序決定為先輸出所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)。
[0027]優(yōu)選的是，所述運算部(24)將下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)相對于所述變更后的近似值的變更量設(shè)定為所述近似值的變更量的1/2以下的值。
[0028]優(yōu)選的是，對于表示所述近似值的多比特中的下位比特，
[0029]所述DA轉(zhuǎn)換部(25)代替所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)和所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)而將所述近似值模擬化并作為轉(zhuǎn)換電壓輸出，
[0030]所述采樣保持部(21)代替與所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓和所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的差壓，而對所述輸入電壓與所述近似值的所述轉(zhuǎn)換電壓的差壓進行采樣和保持，
[0031]所述比較部(22、23A、23B)輸出對所述輸入電壓與所述近似值的所述轉(zhuǎn)換電壓的大小進行比較而得的第三比較結(jié)果，以代替輸出所述第一和第二比較結(jié)果，
[0032]所述運算部(24)代替所述第一和第二比較結(jié)果而根據(jù)所述第三比較結(jié)果來變更所述近似值。
[0033]優(yōu)選的是，對于表示所述近似值的多比特中的下位比特，
[0034]將通過所述運算部變更后的下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)供給到所述DA轉(zhuǎn)換部，并反復(fù)多次進行所述采樣和保持、所述比較以及所述變更，對變更后的近似值進行平均化并使用。
[0035]關(guān)于本發(fā)明的一個實施方式涉及的逐次比較型AD轉(zhuǎn)換方法，其對比近似值大的上側(cè)轉(zhuǎn)換用數(shù)據(jù)和比所述近似值小的下側(cè)轉(zhuǎn)換用數(shù)據(jù)分別按順序進行模擬化，并作為轉(zhuǎn)換電壓輸出；
[0036]對來自外部的輸入電壓與所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的差壓、以及來自外部的輸入電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的差壓進行采樣和保持；
[0037]根據(jù)所述采樣保持部輸出的所述差壓輸出第一和第二比較結(jié)果，所述第一和第二比較結(jié)果是比較所述輸入電壓與所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的大小而得的結(jié)果和比較所述輸入電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的大小而得的結(jié)果；
[0038]根據(jù)所述第一和第二比較結(jié)果來變更所述近似值，并且根據(jù)變更后的近似值來變更下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)，
[0039]將通過所述運算部變更后的下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)提供給所述DA轉(zhuǎn)換部來反復(fù)進行所述采樣和保持、所述比較以及所述變更，并將最終變更后的近似值作為AD轉(zhuǎn)換數(shù)據(jù)輸出，
[0040]根據(jù)所述第一和第二比較結(jié)果與輸出上一次的所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)和所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的順序，來決定輸出所述下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的順序。[0041 ] 優(yōu)選的是，在所述第一和第二比較結(jié)果表示所述輸入電壓比所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓都小、且上一次的順序為先輸出了所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的情況下，將下一順序決定為先輸出所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)，
[0042]在所述第一和第二比較結(jié)果表示所述輸入電壓比所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓中的至少一方大、且上一次的順序為先輸出了所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的情況下，將下一順序決定為先輸出所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)，
[0043]在所述第一和第二比較結(jié)果表示所述輸入電壓比所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓中的至少一方小、且上一次的順序為先輸出了所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的情況下，將下一順序決定為先輸出所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)，
[0044]在所述第一和第二比較結(jié)果表示所述輸入電壓比所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓都大、且上一次的順序為先輸出了所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的情況下，將下一順序決定為先輸出所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)。
[0045]優(yōu)選的是，將下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)相對于所述變更后的近似值的變更量設(shè)定為所述近似值的變更量的1/2以下的值。
[0046]優(yōu)選的是，對于表示所述近似值的多比特中的下位比特，
[0047]代替所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)和所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)而將所述近似值模擬化并作為轉(zhuǎn)換電壓輸出，
[0048]代替與所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓和所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的差壓，而對所述輸入電壓與所述近似值的所述轉(zhuǎn)換電壓的差壓進行采樣和保持，
[0049]輸出對所述輸入電壓與所述近似值的所述轉(zhuǎn)換電壓的大小進行比較而得的第三比較結(jié)果，以代替輸出所述第一和第二比較結(jié)果，
[0050]代替所述第一和第二比較結(jié)果而根據(jù)所述第三比較結(jié)果來變更所述近似值。
[0051]優(yōu)選的是，對于表示所述近似值的多比特中的下位比特，
[0052]將通過所述運算部變更后的下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)供給到所述DA轉(zhuǎn)換部，并反復(fù)多次進行所述采樣和保持、所述比較以及所述變更，對變更后的近似值進行平均化并使用。
[0053]另外，上述括號內(nèi)的參照符號是為了容易理解而附加的，其不過是一例而已，并非限定于圖示的方式。
[0054]根據(jù)本發(fā)明，能夠高速地進行高精度的AD轉(zhuǎn)換。
【專利附圖】

【附圖說明】[0055]圖1是本發(fā)明的逐次比較型AD轉(zhuǎn)換器的一個實施方式的電路結(jié)構(gòu)圖。
[0056]圖2是圖1的電路各部的信號波形圖。
[0057]圖3是表示本實施方式的動作的圖。
[0058]圖4是用于說明DA轉(zhuǎn)換器的輸出電壓的變化與代碼處理的圖。
[0059]圖5是逐次比較寄存器及運算部的一個實施方式的電路結(jié)構(gòu)圖。
[0060]圖6是近似值與DA轉(zhuǎn)換用數(shù)據(jù)的增量的關(guān)系圖。
[0061]圖7是表示比較結(jié)果與相對于順序的比較數(shù)據(jù)的圖。
[0062]圖8A是逐次比較處理的第一實施方式的流程圖。
[0063]圖SB是逐次比較處理的第一實施方式的流程圖。
[0064]圖9是表示DA轉(zhuǎn)換器的輸出電壓波形的圖。
[0065]圖10是表示DA轉(zhuǎn)換器的輸出電壓波形的圖。
[0066]圖11是用于說明本實施方式的整定時間的圖。
[0067]圖12是表示現(xiàn)有電路的轉(zhuǎn)換期間的仿真結(jié)果的圖。
[0068]圖13是表示本發(fā)明電路的轉(zhuǎn)換期間的仿真結(jié)果的圖。
[0069]圖14A是逐次比較處理的第二實施方式的流程圖。
[0070]圖14B是逐次比較處理的第二實施方式的流程圖。
[0071]圖14C是逐次比較處理的第二實施方式的流程圖。
[0072]圖15A是逐次比較處理的第三實施方式的流程圖。
[0073]圖15B是逐次比較處理的第三實施方式的流程圖。
[0074]圖15C是逐次比較處理的第三實施方式的流程圖。
[0075]圖1?是逐次比較處理的第三實施方式的流程圖。
[0076]圖16是表示模擬輸入/數(shù)字輸出的切換概率分布的圖。
[0077]圖17是本發(fā)明的逐次比較型AD轉(zhuǎn)換器的一個實施方式的變形例的電路結(jié)構(gòu)圖。
[0078]圖18是現(xiàn)有的逐次比較型AD轉(zhuǎn)換器的一例的電路結(jié)構(gòu)圖。
[0079]符號說明
[0080]20:輸入端子
[0081]21:采樣保持電路
[0082]22:比較器
[0083]23A、23B:鎖存電路
[0084]24:逐次比較寄存器及運算部
[0085]25:DA 轉(zhuǎn)換器
[0086]26:控制電路
[0087]27:輸出電路
[0088]31A、31B:動態(tài)鎖存比較器
【具體實施方式】
[0089]以下，根據(jù)附圖對本發(fā)明的實施方式進行說明。
[0090]<電路結(jié)構(gòu)>
[0091]圖1表示本發(fā)明的逐次比較型AD轉(zhuǎn)換器的一個實施方式的電路結(jié)構(gòu)圖。在圖1中，模擬電壓Vin被輸入到輸入端子20。采樣保持電路21以基準(zhǔn)電壓Vref為基準(zhǔn)對模擬輸入電壓Vin或者模擬電壓Vin與DA轉(zhuǎn)換器(DAC)25的輸出電壓的差壓進行采樣和保持。
[0092]比較器22例如為動態(tài)鎖存比較器，具有滯后(hysteresis)特性，將采樣保持電路21的輸出電壓與基準(zhǔn)電壓Vref進行比較，并在模擬電壓Vin與DA轉(zhuǎn)換器25的輸出電壓的差壓比基準(zhǔn)電壓Vref大時，將值為I的比較結(jié)果提供給鎖存電路23A、23B，在模擬電壓Vin與DA轉(zhuǎn)換器25的輸出電壓的差壓比基準(zhǔn)電壓Vref小時，將值為O的比較結(jié)果提供給鎖存電路23A、23B。該比較結(jié)果是對模擬電壓Vin與DA轉(zhuǎn)換器25的輸出電壓的大小進行比較而得到的，在模擬電壓Vin比DA轉(zhuǎn)換器25的輸出電壓大時，比較結(jié)果的值為1，在模擬電壓Vin比DA轉(zhuǎn)換器25的輸出電壓小時，比較結(jié)果的值為O。另外，采樣保持電路21和比較器22之間也可以是傳遞差動信號的方式。
[0093]鎖存電路23A在定時信號Φ 3A的值為I (高電平)時將比較結(jié)果(CMPA)鎖存并提供給逐次比較寄存器及運算部24。鎖存電路23B在定時信號Φ3Β的值為I時將比較結(jié)果(CMPB)鎖存并提供給逐次比較寄存器及運算部24。
[0094]逐次比較寄存器及運算部24根據(jù)從鎖存電路23A、23B提供的比較結(jié)果來判定該比特，并生成下一 DA轉(zhuǎn)換用數(shù)據(jù)，將下一 DA轉(zhuǎn)換用數(shù)據(jù)作為比較數(shù)據(jù)提供給DA轉(zhuǎn)換器25，并且將最終的轉(zhuǎn)換結(jié)果提供給輸出電路27。
[0095]控制電路26被從外部提供時鐘以及轉(zhuǎn)換開始的指示，生成定時信號Φ1、Φ2、Φ 3A、Φ 3B 并提供給采樣保持電路21和鎖存電路23A、23B，生成開始和結(jié)束等控制信號并提供給逐次比較寄存器及運算部24。并且，控制電路26將轉(zhuǎn)換結(jié)束的指示輸出到外部。輸出電路27將為最終轉(zhuǎn)換結(jié)果(近似值)的數(shù)字?jǐn)?shù)據(jù)輸出到外部。
[0096]在圖2所示的采樣動作的定時，使定時信號Φ1=1 (高電平)，使Φ2=0 (低電平)，使采樣保持電路21的開關(guān)SW1、SW3接通，使開關(guān)SW2斷開，對采樣保持電路21的電容器Cl以與(Vref-Vin)對應(yīng)的電荷進行充電。
[0097]接著，在圖2的第一次比較A的定時，從DA轉(zhuǎn)換器25輸出DAC電壓VDAeA，使定時信號Φ1=0、Φ2=1，使采樣保持電路21的開關(guān)SW1、SW3斷開，使開關(guān)SW2接通，這時，電容器Cl的差動放大器21a側(cè)的端子的電壓Va為VAA=Vref+(VDACA-Vin)。即，電壓Va以基準(zhǔn)電壓Vref為基準(zhǔn)，產(chǎn)生DAC電壓Vdaca與輸入電壓Vin的差壓。鎖存電路23A在定時信號Φ 3A的值為I的定時對從比較器22提供的比較結(jié)果進行鎖存并提供給逐次比較寄存器及運算部24。
[0098]接下來，在圖2的第一次比較B的定時，從DA轉(zhuǎn)換器25輸出DAC電壓Vdacb，使定時信號Φ1=0、Φ2=1，使采樣保持電路21的開關(guān)SW1、SW3斷開，使開關(guān)SW2接通，這時，電容器Cl的差動放大器21a側(cè)的端子的電壓Va為VAB=Vref+(VDAra-Vin)。即，電壓Va以基準(zhǔn)電壓Vref為基準(zhǔn)，產(chǎn)生DAC電壓Vdacb與輸入電壓Vin的差壓。鎖存電路23B在定時信號Φ3Β的值為I的定時對從比較器22提供的比較結(jié)果進行鎖存并提供給逐次比較寄存器及運算部24。對于第二次以后的比較A、B，也是同樣的。
[0099]圖3表示本實施方式的動作。在圖3中，抽取示出了第(η-1)比特的比較動作和第(n-2)比特的比較動作的部分。在本實施方式中，以設(shè)定于本來的比較點的比較點為基準(zhǔn)，向其上下移動而設(shè)定兩個比較點。然后，越追加比較次數(shù)，比較點的移動量AV越小。另外，也可以代替每次減小AV，而在第k比特的比較動作時以滿足AV≤FS/2nX2(k_2)的方式設(shè)定AV，并使用相同值直到最后，也可以使AV跳著減小。FS是能夠進行AD轉(zhuǎn)換的電壓范圍FSR (Full Scale Range)的上限與下限的電位差。
[0100]比較結(jié)果根據(jù)輸入的電壓范圍用(1，O)、(0，I)、(0，O)這三種代碼表示。代碼(1，O)表示鎖存電路23A、23B的輸出為1、1。代碼(0，I)表示鎖存電路23A、23B的輸出為O、1，代碼(O，O )表示鎖存電路23A、23B的輸出為O、O。
[0101]接下來，在第(n-2)比特的比較動作時，根據(jù)表示第(n-1)比特的比較結(jié)果的三種代碼，在其為(1，0)時，如圖3的(I)所示，進行使比較點都向高的方向移動后的比較。并且，在第(η-1)比特的比較結(jié)果為(0，I)時，如(2)那樣進行使比較點向靠近的方向移動后的比較，在比較結(jié)果為(0，0)時，如(3)那樣進行使比較點都向低的方向移動后的比較。SP，根據(jù)上一次的比較動作的比較結(jié)果(代碼)在(I)、(2)、(3)的某一范圍中進行下一比較動作。由此，進行使兩個比較點的移動量AV為冗余判定范圍的冗余判定。
[0102]圖4的(A)表示按照上述動作進行了 AD轉(zhuǎn)換時的轉(zhuǎn)換動作中的DA轉(zhuǎn)換器25的輸出電壓的變化的一例。在以本來的比較點為基準(zhǔn)上下移動來設(shè)定兩個比較點的本實施方式中，可知，在輸入電壓Vin的電位與本來的比較點很近時，不易引起上位比特的誤判定，最終可以獲得錯誤少的轉(zhuǎn)換結(jié)果。
[0103]另外，通過反復(fù)進行上述的比較而得到的結(jié)果(3種2比特代碼)在逐次比較寄存器及運算部24中，如圖4的(B)所示，一位一位地錯開并相加，最下位比特進行舍棄等處理，由此，能獲得本來的AD轉(zhuǎn)換結(jié)果。另外，最下位比特的處理不限定于舍棄也可以是進位。
[0104]圖5表示逐次比較寄存器及運算部24的一個實施方式的電路結(jié)構(gòu)圖。在圖5中，逐次比較寄存器及運算部24具有比較判定和加減法電路24a、DAC用寄存器24b、以及逐次比較寄存器(SAR)24c。比較判定和加減法電路24a根據(jù)從鎖存電路23A、23B供給的比較結(jié)果CMPA、CMPB來判定近似值SARi,對判定出的近似值SARi進行加減法處理，生成用于獲得下一近似值SARi+1的DA轉(zhuǎn)換用數(shù)據(jù)DACLp DACHio另外，DACLi是下側(cè)(值小的一側(cè))的DA轉(zhuǎn)換用數(shù)據(jù)，DACHi是上側(cè)(值大的一側(cè))的DA轉(zhuǎn)換用數(shù)據(jù)。
[0105]并且，比較判定和加減法電路24a將下一比特的DA轉(zhuǎn)換用數(shù)據(jù)DACLp DACHi保存到DAC用寄存器24b中，將該SARi保存到逐次比較寄存器24c中。從DAC用寄存器24b依次讀取DA轉(zhuǎn)換用數(shù)據(jù)DACLpDACHi,并提供給DA轉(zhuǎn)換器25。從逐次比較寄存器24c讀出的該SARi為了進行用于獲得下一近似值SARi+1的加減法處理而被提供給比較判定和加減法電路24a，并且，轉(zhuǎn)換結(jié)果數(shù)字?jǐn)?shù)據(jù)的所有比特被從逐次比較寄存器24提供給輸出電路27。
[0106]對逐次比較寄存器及運算部24執(zhí)行的處理進行說明。這里，對將模擬輸入Vin例如轉(zhuǎn)換成12比特的數(shù)字?jǐn)?shù)據(jù)的例子進行說明。
[0107]圖6表示近似值SAR1、DA轉(zhuǎn)換用數(shù)據(jù)DACQ、DACHi與增量Λ SARi的關(guān)系。在圖6中，例如，SAR1 為 2n=2048, DACL1=SAR1-2 (n_3)=SARr29, DACH1=SAR1+29d 并且，DACL2=SAR2_2(n-4) =SAR2-28，DACH2=SAR2+2 (n-4)=SAR2+28。
[0108]另外，在圖6中自變更后的近似值SAR2起的下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)的變更量為從近似值SAR1到SAR2的變更量±29的1/2 (=28)，但是，為近似值的變更量±29的1/2 (=28)以下的值即可，使用者可以自由設(shè)定。
[0109]圖7表示比較結(jié)果CMPAiXMPBi和相對于順序ORDERi的設(shè)定于DAC用寄存器24a、24b的比較數(shù)據(jù)DACA (i+1)、DACB (i+1)，并且表示設(shè)定為比較數(shù)據(jù)DACA (i+1)、DACB (i+1)的順序ORDER(i+n的值。另外，比較數(shù)據(jù)DACAi是先比較的值，比較數(shù)據(jù)DACBi是后比較的值。順序ORDERi=O表示先進行與上側(cè)的DA轉(zhuǎn)換用數(shù)據(jù)DACHi的比較，再進行與下側(cè)的DA轉(zhuǎn)換用數(shù)據(jù)DACLi的比較。順序ORDERi=I表示先進行與下側(cè)的DA轉(zhuǎn)換用數(shù)據(jù)DACLi的比較，再進行與上側(cè)的DA轉(zhuǎn)換用數(shù)據(jù)DACHi的比較。另外，最初的順序ORDER1的值例如初始設(shè)定為I。
[0110]在圖1中，在例如比較結(jié)果CMPAi=CK CMPBi=O,順序ORDERi=O時，在比較數(shù)據(jù)DACA(i+1)中設(shè)定上側(cè)的DA轉(zhuǎn)換用數(shù)據(jù)DACH(i+n，在比較數(shù)據(jù)DACB (i+n中設(shè)定下側(cè)的DA轉(zhuǎn)換用數(shù)據(jù)DACL (i+1)。并且，下次的順序ORDER (i+1)被設(shè)定為O。
[0111]另外，在比較結(jié)果CMPAi=CK CMPBi=I,順序ORDERi=O時，在比較數(shù)據(jù)DACA (i+n中設(shè)定下側(cè)的DA轉(zhuǎn)換用數(shù)據(jù)DACL (i+1)，在比較數(shù)據(jù)DACB (i+1)中設(shè)定上側(cè)的DA轉(zhuǎn)換用數(shù)據(jù)DACH(i+1)o并且，下次的順序ORDER (i+1)被設(shè)定為I。
[0112]在圖7中，在比較結(jié)果CMPAi和CMPBi都為O、順序ORDERi為O時，下一順序ORDER(1+1)為0，在比較結(jié)果CMPAi和CMPBi中的至少一方為1、順序ORDERi為O時，下一順序ORDER
(i+l)為 I。
[0113]并且，在比較結(jié)果CMPAJP CMPBi中的至少一方為O、順序ORDERi為I時，下一順序ORDER (in)為0，在比較結(jié)果CMPAi和CMPBi都為1、順序ORDERi為I時，下一順序ORDER (i+1)為I。
[0114]通過如上所述地設(shè)定下一順序0RDER(i+1)，能夠盡可能縮小上一次的比較中后輸出的比較數(shù)據(jù)DACBi與下一次的比較中先輸出的比較數(shù)據(jù)DACA (i+1)的變動量，能夠盡可能縮短整定時間。其結(jié)果是能夠盡可能減小在輸出了比較數(shù)據(jù)DACA (i+1)時對電容器Cl充電的電荷量，能夠削減轉(zhuǎn)換時的耗電。
[0115]〈第一實施方式〉
[0116]圖8A和圖SB表示逐次比較寄存器及運算部24執(zhí)行的逐次比較處理的第一實施方式的流程圖。在圖8A中，逐次比較寄存器及運算部24在步驟SI中以i=l、ORDER1=I來開始轉(zhuǎn)換，在步驟S2中，開始模擬輸入電壓Vin的采樣，在步驟S3中結(jié)束采樣。逐次比較寄存器及運算部24在步驟S4中開始比較。
[0117]逐次比較寄存器及運算部24在步驟S5中將比較數(shù)據(jù)DACAi提供給DA轉(zhuǎn)換器25，在步驟S6中取入比較結(jié)果CMPA。另外，逐次比較寄存器及運算部24在步驟S7中將比較數(shù)據(jù)DACBi提供給DA轉(zhuǎn)換器25，在步驟S8中取入比較結(jié)果CMPB。
[0118]在圖8B中，逐次比較寄存器及運算部24在步驟S9中判別是否是CMPA=I且CMPB=I,在CMPA=I且CMPB=I時，在步驟SlO中將SARi+ Δ SARi設(shè)定為近似值SAR(i+1)。在并非CMPA=I且CMPB=I時，在步驟SI I中，判別是否是CMPA=O且CMPB=O,在CMPA=O且CMPB=O時，在步驟S12中將SAR1- Δ SARi設(shè)定為近似值SAR(i+n。在并非CMPA=O且CMPB=O時，在步驟S13中將SARi設(shè)定為近似值SAR (i+1)。
[0119]逐次比較寄存器及運算部24在步驟S14中使用圖6和圖7所示的關(guān)系設(shè)定下一次的34^+1)、0404(1+1)、0408(1+1)，在步驟515中，使用圖6和圖7所示的關(guān)系設(shè)定下一次的順序 ORDER (i+1)。
[0120]逐次比較寄存器及運算部24在步驟S16中使i=i+l，在步驟S17中判別是否是i=n。另外，η是轉(zhuǎn)換的數(shù)字?jǐn)?shù)據(jù)的比特數(shù)。在i#n時前進到圖8Α的步驟S5，在i=n時前進到步驟S18。[0121]在i=n而進行LSB的處理時，在步驟S18中，逐次比較寄存器及運算部24將比較數(shù)據(jù)DACAi提供給DA轉(zhuǎn)換器25，在步驟S19中取入比較結(jié)果CMPA。逐次比較寄存器及運算部24在步驟S20中判別是否是CMPA=I,在CMPA=I時，在步驟S21中將SARi設(shè)定為SAR(i+1)o在并非CMPA=I時，在步驟S22中將SAR1-ASARi設(shè)定為SAR(i+1)。然后，在步驟S23中將SAR (i+1)設(shè)定為逐次比較寄存器(SAR) 24c并作為轉(zhuǎn)換數(shù)字?jǐn)?shù)據(jù)輸出，并結(jié)束處理。
[0122]圖9和圖10表不本實施方式中的輸入電壓Vin的情況下的DA轉(zhuǎn)換器25的輸出電壓波形。另外，圖9表示比較期間t=10T ( τ為采樣保持電路21的時間常數(shù))的情況，圖10表示比較期間t=3 τ ( τ為采樣保持電路21的時間常數(shù))的情況。
[0123]另外，由于現(xiàn)有電路的比較點是一個點，因此，正確判定DA轉(zhuǎn)換器的輸出電壓所需的整定時間需要圖11的箭頭Tl的長度。與此相對地，在本實施方式中，比較點為兩點，兩個比較點之間為冗余判定范圍，因此，整定時間為箭頭Τ2的長度，比箭頭Tl的長度要短。
[0124]圖12表示現(xiàn)有電路中的12比特的轉(zhuǎn)換期間的仿真結(jié)果，圖13表示本實施方式中的12比特的轉(zhuǎn)換期間的仿真結(jié)果。圖12的現(xiàn)有電路中，12比特的轉(zhuǎn)換次數(shù)為13次，轉(zhuǎn)換期間的合計為86.1 τ ( τ為時間常數(shù)),而圖13的本實施方式中12比特的轉(zhuǎn)換次數(shù)為25次，轉(zhuǎn)換期間的合計為47.2 τ，轉(zhuǎn)換次數(shù)雖然比以往多但是轉(zhuǎn)換期間變短。
[0125]由此，在第一實施方式中能夠高速進行高精度的AD轉(zhuǎn)換。并且，作為比較部的比較器22為一個電路即可，不需要使多個比較器的包含偏移(offset)的比較特性相同，不費工作量。
[0126]〈第二實施方式〉
[0127]圖14A、圖14B以及圖14C表示逐次比較寄存器及運算部24執(zhí)行的逐次比較處理的第二實施方式的流程圖。在該實施方式中對進行轉(zhuǎn)換的12比特的數(shù)字?jǐn)?shù)據(jù)的上位m Cm在η以下，例如為6)比特進行比較點為兩點的冗余判定，對于下位(12-m)比特進行比較點為一點的現(xiàn)有型判定。
[0128]在圖14A中，逐次比較寄存器及運算部24在步驟S31中使i=l、ORDER1=I來開始轉(zhuǎn)換，在步驟S32中開始模擬輸入電壓Vin的采樣，在步驟S33中結(jié)束采樣。逐次比較寄存器及運算部24在步驟S34中開始比較。
[0129]逐次比較寄存器及運算部24在步驟S35中將比較數(shù)據(jù)DACAi提供給DA轉(zhuǎn)換器25，在步驟S36中取入比較結(jié)果CMPA。另外，逐次比較寄存器及運算部24在步驟S37中將比較數(shù)據(jù)DACBi提供給DA轉(zhuǎn)換器25，并且在步驟S38中取入比較結(jié)果CMPB。
[0130]在圖14B中，逐次比較寄存器及運算部24在步驟S39中判別是否是CMPA=I且CMPB=I,在CMPA=I且CMPB=I時，在步驟S40中將SARi+ Δ SARi設(shè)定為近似值SAR(i+1)。在并非CMPA=I且CMPB=I的情況下，在步驟S41中判別是否是CMPA=O且CMPB=O,在CMPA=O且CMPB=O的情況下，在步驟S42中，將SAR1- Δ SARi設(shè)定為SAR(i+1)。在并非CMPA=O且CMPB=O的情況下，在步驟S43中將SARi設(shè)定為SAR (i+1)。
[0131]逐次比較寄存器及運算部24在步驟S44中使用圖6和圖7所示的關(guān)系設(shè)定下一次的SAR (i+1)、DACA (i+1)、DACB (i+1)，在步驟S45中使用圖6和圖7所示的關(guān)系設(shè)定下一次的順序0RDER(i+1)。逐次比較寄存器及運算部24在步驟S46中使i=i+l，在步驟S47中判別是否為i=m+l。在i古m+1的情況下,前進到圖14A的步驟S35,在i=m+l的情況下,前進到步驟 S48。[0132]在步驟S48中，逐次比較寄存器及運算部24將比較數(shù)據(jù)DACAi提供給DA轉(zhuǎn)換器25，在步驟S49中取入比較結(jié)果CMPA。逐次比較寄存器及運算部24在步驟S50中判別是否是CMPA=I,在CMPA=I時，在步驟S51中將SARfA SARi設(shè)定為SAR (i+n。在并非CMPA=I的情況下，在步驟S52中將SAR1-A SARi設(shè)定為SAR (i+1)。然后，在步驟S53中，使用圖6和圖7所示的關(guān)系設(shè)定下一次的SAR (i+1)、DACA (i+1)、DACB (i+1)。接著，在步驟S54中，使i=i+l，在步驟S55中判別是否是i=n。在i古η時前進到步驟S48，在i=n時前進到圖14C的步驟S56。
[0133]在步驟S56中，逐次比較寄存器及運算部24將比較數(shù)據(jù)DACAi提供給DA轉(zhuǎn)換器25，在步驟S57中取入比較結(jié)果CMPA。逐次比較寄存器及運算部24在步驟S58中判別是否是CMPA=I,在CMPA=I時，在步驟S59中將SARi設(shè)定為SAR(i+1)。在并非CMPA=I時在步驟S60中將SAR1-ASARi設(shè)定為SAR (i+1)。然后，在步驟S61中，將SAR (i+1)設(shè)定到逐次比較寄存器(SAR) 24C并作為轉(zhuǎn)換數(shù)字?jǐn)?shù)據(jù)輸出，并結(jié)束處理。
[0134]在該第二實施方式中，對于近似值SAR的變化即DA轉(zhuǎn)換器25的輸出電壓的變化比上位m比特小的下位(12-m)比特進行比較點為一點的現(xiàn)有型判定，由此整體的比較次數(shù)減少，與第一實施方式相比能夠縮短AD轉(zhuǎn)換所需要的時間。
[0135]〈第3實施方式〉
[0136]圖15A、圖15B、圖15C以及圖MD表示逐次比較寄存器及運算部24執(zhí)行的逐次比較處理的第三實施方式的流程圖。在該實施方式中，在進行轉(zhuǎn)換的12比特的數(shù)字?jǐn)?shù)據(jù)的上位m比特的冗余判定之后，使用冗余判定的SAR對下位(12-m)比特重復(fù)進行x (x例如為4)次冗余判定并平均化，由此能夠提高冗余判定的精度。
[0137]在圖15A中，逐次比較寄存器及運算部24在步驟S71中使i=l、j=0、ORDER1=I來開始轉(zhuǎn)換，在步驟S72中開始模擬輸入電壓Vin的采樣，在步驟S73中結(jié)束采樣。逐次比較寄存器及運算部24在步驟S74中開始比較。
[0138]逐次比較寄存器及運算部24在步驟S75中將比較數(shù)據(jù)DACAi提供給DA轉(zhuǎn)換器25，在步驟S76中取入比較結(jié)果CMPA。另外，逐次比較寄存器及運算部24在步驟S77中將比較數(shù)據(jù)DACBi提供給DA轉(zhuǎn)換器25，并且在步驟S78中取入比較結(jié)果CMPB。
[0139]在圖15B中，逐次比較寄存器及運算部24在步驟S79中判別是否是CMPA=I且CMPB=I,在CMPA=I且CMPB=I時，在步驟S80中將SARi+ Δ SARi設(shè)定為近似值SAR(i+1)。在并非CMPA=I且CMPB=I的情況下，在步驟S81中判別是否是CMPA=O且CMPB=O,在CMPA=O且CMPB=O的情況下，在步驟S82中，將SAR1- Δ SARi設(shè)定為SAR(i+1)。在并非CMPA=O且CMPB=O的情況下，在步驟S83中將SARi設(shè)定為SAR (i+1)。
[0140]逐次比較寄存器及運算部24在步驟S84中使用圖6和圖7所示的關(guān)系設(shè)定下一次的SAR (i+1)、DACA (i+1)、DACB (i+1)，在步驟S85中使用圖6和圖7所示的關(guān)系設(shè)定下一次的順序0RDER(i+n。逐次比較寄存器及運算部24在步驟S86中使i=i+l，在步驟S87中判別是否為i=m+l。在i古m+Ι的情況下,前進到圖15A的步驟S75,在i=m+l的情況下,前進到步驟 S88。
[0141]在步驟S88中，逐次比較寄存器及運算部24將上位m比特的比較結(jié)果即SAR (i+1)保存(save)為變量A。接著，在步驟S89中逐次比較寄存器及運算部24將比較數(shù)據(jù)DACAi提供給DA轉(zhuǎn)換器25，在步驟S90中取入比較結(jié)果CMPA。并且，逐次比較寄存器及運算部24在步驟S91中將比較數(shù)據(jù)DACBi提供給DA轉(zhuǎn)換器25，在步驟S92中取入比較結(jié)果CMPB。
[0142]逐次比較寄存器及運算部24在圖15C的步驟S93中判別是否是CMPA=I且CMPB=I,在CMPA=I且CMPB=I時，在步驟S94中將SARfA SARi設(shè)定為SAR (i+1)。在并非CMPA=I且CMPB=I的情況下，在步驟S95中判別是否是CMPA=O且CMPB=O,在CMPA=O且CMPB=O的情況下，在步驟S96中，將SAR1- Δ SARi設(shè)定為SAR (i+1)0在并非CMPA=O且CMPB=O的情況下，在步驟S97中將SARi設(shè)定為SAR (i+1)。
[0143]逐次比較寄存器及運算部24在步驟S98中使用圖6和圖7所示的關(guān)系設(shè)定下一次的SAR (i+1)、DACA (i+1)、DACB (i+1)，在步驟S99中使用圖6和圖7所示的關(guān)系設(shè)定下一次的順序0RDER(i+n。逐次比較寄存器及運算部24在步驟SlOO中使i=i+l，在步驟SlOl中判別是否為i=n。在i古η的情況下，前進到圖15Β的步驟S89，在i=n的情況下，前進到圖15D的步驟S106。
[0144]在圖1?的步驟S106中，逐次比較寄存器及運算部24將比較數(shù)據(jù)DACAi提供給DA轉(zhuǎn)換器25，在步驟S107中取入比較結(jié)果CMPA。逐次比較寄存器及運算部24在步驟S108中判別是否是CMPA=I,在CMPA=I時，在步驟S109中將SARi設(shè)定為SAR(i+n。在并非CMPA=I時在步驟SllO中將SAR1-A SARi設(shè)定為SAR (i+1)。
[0145]逐次比較寄存器及運算部24在步驟Slll中將SAR (i+1)設(shè)為(set)為變量SAR，在步驟S112中將變量SAR的值設(shè)為變量接著，在步驟S113中，使i=m+l、j=j+l。然后，逐次比較寄存器及運算部24在步驟S114中判別是否是j=x，在并非j=x的情況下，在步驟S115中將保存為變量A的上位m比特的比較結(jié)果設(shè)為變量SAR，并前進到步驟S89。另一方面，在j=x時，在步驟S116中求出B1?Bx的總和的平均AVE。接著，逐次比較寄存器及運算部24在步驟SI 17中將平均AVE設(shè)定到逐次比較寄存器(SAR) 24C并作為轉(zhuǎn)換數(shù)字?jǐn)?shù)據(jù)輸出，并結(jié)束處理。
[0146]如圖16的(A)所示，在模擬輸入/數(shù)字輸出的切換概率分布集中在切換點的情況下，冗余判定的精度良好。但是，如圖16的(B)所示，在模擬輸入/數(shù)字輸出的切換概率分布沒有集中在切換點的情況下冗余判定的精度差，但是通過實施第三實施方式，能夠抑制冗余判定的精度的劣化。
[0147]另外，在步驟SI 12中也可以代替將變量SAR的值設(shè)為變量Bj，而將變量SAR的值與變量A的值之差分設(shè)為變量此外，在步驟SI 16中求出差分B1?Bx的總和的平均AAVE，在步驟SI 17中將變量A的值與AAVE的相加值設(shè)定到逐次比較寄存器(SAR)24C并作為轉(zhuǎn)換數(shù)字?jǐn)?shù)據(jù)輸出。也可以這樣變更圖15D的步驟S112、S116、S117。
[0148]在該第三實施方式中，通過對下位(12-m)比特反復(fù)進行x次冗余判定并平均化，抗噪聲性提聞且能夠提聞幾余判定的精度。
[0149]另外，也可以將第三實施方式的步驟S89?S105置換為第二實施方式的步驟S48 ?S55。
[0150]<變形例的電路結(jié)構(gòu)>
[0151]圖17是表示本發(fā)明的逐次比較型AD轉(zhuǎn)換器的一個實施方式的變形例的電路結(jié)構(gòu)圖。在圖17中，向輸入端子20輸入模擬電壓Vin。采樣保持電路21以基準(zhǔn)電壓Vref為基準(zhǔn)，對模擬輸入電壓Vin或者模擬電壓Vin與DA轉(zhuǎn)換器25的輸出電壓的差壓進行米樣和保持。[0152]動態(tài)鎖存比較器31A具有滯后特性，將采樣保持電路21的輸出電壓與基準(zhǔn)電壓Vref進行比較，并生成比較結(jié)果，在模擬電壓Vin與DA轉(zhuǎn)換器25的輸出電壓的差壓大于基準(zhǔn)電壓Vref時，該比較結(jié)果的值為I，在模擬電壓Vin與DA轉(zhuǎn)換器25的輸出電壓的差壓小于基準(zhǔn)電壓Vref時，該比較結(jié)果的值為O。然后，動態(tài)鎖存比較器31A在定時信號Φ 3A的值為I時對比較結(jié)果(CMPA)進行鎖存并提供給逐次比較寄存器及運算部24。
[0153]動態(tài)鎖存比較器31B具有滯后特性，將采樣保持電路21的輸出電壓與基準(zhǔn)電壓Vref進行比較，并生成比較結(jié)果，在模擬電壓Vin與DA轉(zhuǎn)換器25的輸出電壓的差壓大于基準(zhǔn)電壓Vref時，該比較結(jié)果的值為I，在模擬電壓Vin與DA轉(zhuǎn)換器25的輸出電壓的差壓小于基準(zhǔn)電壓Vref時，該比較結(jié)果的值為O。然后，動態(tài)鎖存比較器31B在定時信號Φ 3B的值為I時對比較結(jié)果(CMPB)進行鎖存并提供給逐次比較寄存器及運算部24。
[0154]逐次比較寄存器及運算部24根據(jù)從動態(tài)鎖存比較器31A、31B提供的比較結(jié)果來對該比特進行判定，生成下一 DA轉(zhuǎn)換用數(shù)據(jù)，將下一 DA轉(zhuǎn)換用數(shù)據(jù)作為比較數(shù)據(jù)提供給DA轉(zhuǎn)換器25，并且將最終的轉(zhuǎn)換結(jié)果提供給輸出電路27。
[0155]控制電路26被從外部提供時鐘和轉(zhuǎn)換開始指示，生成定時信號Φ1、Φ2、Φ3Α、Φ3Β并提供給采樣保持電路21和動態(tài)鎖存比較器31A、31B，生成開始、結(jié)束等控制信號并提供給逐次比較寄存器及運算部24。另外，控制電路26將轉(zhuǎn)換結(jié)束的指示輸出到外部。輸出電路27輸出最終的轉(zhuǎn)換結(jié)果(近似值)的數(shù)字?jǐn)?shù)據(jù)。
【權(quán)利要求】
1.一種逐次比較型AD轉(zhuǎn)換器，其具有: DA轉(zhuǎn)換部，其對比近似值大的上側(cè)轉(zhuǎn)換用數(shù)據(jù)和比所述近似值小的下側(cè)轉(zhuǎn)換用數(shù)據(jù)分別按順序進行模擬化，并作為轉(zhuǎn)換電壓輸出； 采樣保持部，其對來自外部的輸入電壓與所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的差壓、以及來自外部的輸入電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的差壓進行采樣和保持； 比較部，其根據(jù)所述采樣保持部輸出的所述差壓輸出第一和第二比較結(jié)果，所述第一和第二比較結(jié)果是比較所述輸入電壓與所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的大小而得的結(jié)果和比較所述輸入電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的大小而得的結(jié)果；以及 運算部，其根據(jù)所述第一和第二比較結(jié)果來變更所述近似值，并且根據(jù)變更后的近似值來變更下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)， 將通過所述運算部變更后的下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)提供給所述DA轉(zhuǎn)換部來反復(fù)進行所述采樣和保持、所述比較以及所述變更，并將最終變更后的近似值作為AD轉(zhuǎn)換數(shù)據(jù)輸出， 所述逐次比較型AD轉(zhuǎn)換器的特征在于， 所述運算部根據(jù)所述第一和第二比較結(jié)果與輸出上一次的所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)和所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的 順序，來決定輸出所述下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的順序。
2.根據(jù)權(quán)利要求1所述的逐次比較型AD轉(zhuǎn)換器，其特征在于， 在所述第一和第二比較結(jié)果表示所述輸入電壓比所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓都小、且上一次的順序為先輸出了所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的情況下，所述運算部將下一順序決定為先輸出所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)， 在所述第一和第二比較結(jié)果中的至少一方表示所述輸入電壓比所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓大、且上一次的順序為先輸出了所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的情況下，所述運算部將下一順序決定為先輸出所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)， 在所述第一和第二比較結(jié)果中的至少一方表示所述輸入電壓比所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓小、且上一次的順序為先輸出了所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的情況下，所述運算部將下一順序決定為先輸出所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)，在所述第一和第二比較結(jié)果表示所述輸入電壓比所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓都大、且上一次的順序為先輸出了所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的情況下，所述運算部將下一順序決定為先輸出所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)。
3.根據(jù)權(quán)利要求1或2所述的逐次比較型AD轉(zhuǎn)換器，其特征在于， 所述運算部將下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)相對于所述變更后的近似值的變更量設(shè)定為所述近似值的變更量的1/2以下的值。
4.根據(jù)權(quán)利要求1至3中的任一項所述的逐次比較型AD轉(zhuǎn)換器，其特征在于， 對于表示所述近似值的多比特中的下位比特， 所述DA轉(zhuǎn)換部代替所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)和所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)而將所述近似值模擬化并作為轉(zhuǎn)換電壓輸出，所述采樣保持部代替與所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓和所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的差壓，而對所述輸入電壓與所述近似值的所述轉(zhuǎn)換電壓的差壓進行采樣和保持， 所述比較部輸出對所述輸入電壓與所述近似值的所述轉(zhuǎn)換電壓的大小進行比較而得的第三比較結(jié)果，以代替輸出所述第一和第二比較結(jié)果， 所述運算部代替所述第一和第二比較結(jié)果而根據(jù)所述第三比較結(jié)果來變更所述近似值。
5.根據(jù)權(quán)利要求1至4中任一項所述的逐次比較型AD轉(zhuǎn)換器，其特征在于， 對于表示所述近似值的多比特中的下位比特， 將通過所述運算部變更后的下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)供給到所述DA轉(zhuǎn)換部，并反復(fù)多次進行所述采樣和保持、所述比較以及所述變更，對變更后的近似值進行平均化并使用。
6.一種逐次比較型AD轉(zhuǎn)換方法， 對比近似值大的上側(cè)轉(zhuǎn)換用數(shù)據(jù)和比所述近似值小的下側(cè)轉(zhuǎn)換用數(shù)據(jù)分別按順序進行模擬化，并作為轉(zhuǎn)換電壓輸出； 對來自外部的輸入電壓與所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的差壓、以及來自外部的輸入電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的差壓進行采樣和保持； 根據(jù)所述采樣保持部輸出的所述差壓輸出第一和第二比較結(jié)果，所述第一和第二比較結(jié)果是比較所述輸入電壓與所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的大小而得的結(jié)果和比較所述輸入電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的大小而得的結(jié)果； 根據(jù)所述第一和第二比較結(jié)果來變更所述近似值，并且根據(jù)變更后的近似值來變更下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)， 將通過所述運算部變更后的下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)提供給所述DA轉(zhuǎn)換部來反復(fù)進行所述采樣和保持、所述比較以及所述變更，并將最終變更后的近似值作為AD轉(zhuǎn)換數(shù)據(jù)輸出， 所述逐次比較型AD轉(zhuǎn)換方法的特征在于， 根據(jù)所述第一和第二比較結(jié)果與輸出上一次的所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)和所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的順序，來決定輸出所述下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的順序。
7.根據(jù)權(quán)利要求6所述的逐次比較型AD轉(zhuǎn)換方法，其特征在于， 在所述第一和第二比較結(jié)果表示所述輸入電壓比所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓都小、且上一次的順序為先輸出了所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的情況下，將下一順序決定為先輸出所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)， 在所述第一和第二比較結(jié)果中的至少一方表示所述輸入電壓比所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓大、且上一次的順序為先輸出了所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的情況下，將下一順序決定為先輸出所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)， 在所述第一和第二比較結(jié)果中的至少一方表示所述輸入電壓比所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓小、且上一次的順序為先輸出了所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的情況下，將下一順序決定為先輸出所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)， 在所述第一和第二比較結(jié)果表示所述輸入電壓比所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓與所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓都大、且上一次的順序為先輸出了所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的情況下，將下一順序決定為先輸出所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)。
8.根據(jù)權(quán)利要求6或7所述的逐次比較型AD轉(zhuǎn)換方法，其特征在于， 將下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)相對于所述變更后的近似值的變更量設(shè)定為所述近似值的變更量的1/2以下的值。
9.根據(jù)權(quán)利要求6至8中的任一項所述的逐次比較型AD轉(zhuǎn)換方法，其特征在于， 對于表示所述近似值的多比特中的下位比特， 代替所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)和所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)而將所述近似值模擬化并作為轉(zhuǎn)換電壓輸出， 代替與所述上側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓和所述下側(cè)轉(zhuǎn)換用數(shù)據(jù)的所述轉(zhuǎn)換電壓的差壓，而對所述輸入電壓與所述近似值的所述轉(zhuǎn)換電壓的差壓進行采樣和保持， 輸出對所述輸入電壓與所述近似值的所述轉(zhuǎn)換電壓的大小進行比較而得的第三比較結(jié)果，以代替輸出所述第一和第二比較結(jié)果， 代替所述第一和第二比較結(jié)果而根據(jù)所述第三比較結(jié)果來變更所述近似值。
10.根據(jù)權(quán)利要求6至9中任一項所述的逐次比較型AD轉(zhuǎn)換方法，其特征在于， 對于表示所述近似值的多比特中的下位比特， 將通過所述運算部變更后的下一上側(cè)轉(zhuǎn)換用數(shù)據(jù)和下側(cè)轉(zhuǎn)換用數(shù)據(jù)供給到所述DA轉(zhuǎn)換部，并反復(fù)多次進行所述采樣和保持、所述比較以及所述變更，對變更后的近似值進行平均化并使用。
【文檔編號】H03M1/38GK103973307SQ201410038938
【公開日】2014年8月6日 申請日期:2014年1月26日 優(yōu)先權(quán)日:2013年1月25日
【發(fā)明者】瀨川智貴, 井上文裕 申請人:三美電機株式會社