具有第一輸入端和第二輸入端的輸入終端電路和裝置制造方法
【專利摘要】本實用新型涉及具有第一輸入端和第二輸入端的輸入終端電路和裝置。一種具有第一輸入端和第二輸入端的輸入終端電路，包括：第一阻抗，具有耦接至所述第一輸入端的第一端以及耦接至所述輸入終端電路的共模節(jié)點的第二端；第二阻抗，具有耦接至所述第二輸入端的第一端以及耦接至所述共模節(jié)點的第二端；以及電容倍增電路，耦接至所述共模節(jié)點，且被配置為將所述共模節(jié)點處的交流電壓設(shè)置為0或接近于0。本公開的實施方式去除了通常用于共模終端的大的片上旁路電容器，而是在共模節(jié)點處使用有源電容倍增電路。電容倍增電路模擬處于高頻的大的電容器。通過去除大的片上旁路電容器，集成電路設(shè)計（例如：接收器）減小了尺寸并且共模返回?fù)p耗性能不受影響。
【專利說明】具有第一輸入端和第二輸入端的輸入終端電路和裝置
【技術(shù)領(lǐng)域】
[0001]本公開主要涉及電氣終端。
[0002]【背景技術(shù)】
[0003]終端電路用于防止或降低通過傳輸線路從第一電路傳輸?shù)降诙娐返男盘柕姆瓷?。具體而言，終端電路確保第一電路的輸出阻抗與終端電路和第二電路的組合輸入阻抗匹配。這種阻抗匹配確保了從第一電路到第二電路的最大或接近最大的功率傳輸。在其他的匹配形式中，終端電路可用于確保從第一電路至第二電路的最大電壓或電流傳輸。
[0004]實用新型內(nèi)容
[0005]本公開的實施方式提供克服了常規(guī)設(shè)計中的缺陷的輸入終端電路。
[0006]根據(jù)本實用新型的一個方面，提供了一種具有第一輸入端和第二輸入端的輸入終端電路，包括:第一阻抗，具有耦接至所述第一輸入端的第一端以及耦接至所述輸入終端電路的共模節(jié)點的第二端；第二阻抗，具有耦接至第二輸入端的第一端以及耦接至所述共模節(jié)點的第二端；以及電容倍增電路，耦接至所述共模節(jié)點，被配置為將所述共模節(jié)點處的交流電壓設(shè)置為O或接近于O。
[0007]其中，所述電容倍增電路包括:電容器，具有第一端和第二端，所述第一端耦接至所述共模節(jié)點；以及跨導(dǎo)級，耦接在所述電容器的所述第二端與接地端之間。
[0008]其中，所述跨導(dǎo)級包括二極管連接晶體管。
[0009]其中，所述跨導(dǎo)級包括麗OS晶體管和耦接在所述麗OS晶體管的漏極端和柵極端之間的放大器。
[0010]其中，所述放大器被配置為降低所述輸入終端電路的輸入電阻。
[0011]其中，所述電容倍增電路進(jìn)一步包括:第一電流源，耦接在所述共模節(jié)點和所述接地端之間。
[0012]其中，所述第一電流源包括麗OS共源共柵級。
[0013]其中，所述跨導(dǎo)級和所述第一電流源形成電流鏡像電路。
[0014]其中，所述跨導(dǎo)級被配置為吸收第一交流電流，其中，所述第一交流電流等于流過所述電容器的交流電流。
[0015]其中，所述第一電流源被配置為吸收第二交流電流，其中，所述第二交流電流等于所述第一交流電流的整數(shù)倍。
[0016]其中，所述電容倍增電路進(jìn)一步包括:第二電流源，耦接在電源電壓端和所述電容器的所述第一端之間；以及第三電流源，耦接在所述電源電壓端和所述電容器的所述第二端之間。
[0017]其中，所述電容倍增電路包括:電容器，具有第一端和第二端，所述第一端耦接至所述共模節(jié)點；以及PMOS級，耦接至所述電容器；以及麗OS級，耦接至所述電容器。
[0018]其中，所述PMOS級被配置為吸收O或接近于O的交流電流。
[0019]其中，所述麗OS級被配置為吸收第一交流電流，其中，所述第一交流電流基本上等于流過所述電容器的交流電流的倍數(shù)。[0020]根據(jù)本實用新型的另一個方面，提供了一種裝置，包括:第一電路；第二電路；以及輸入終端電路，耦接在所述第一電路和所述第二電路之間，其中，所述輸入終端電路包括:第一阻抗，具有耦接至所述輸入終端電路的第一輸入端的第一端和耦接至所述輸入終端電路的共模節(jié)點的第二端；第二阻抗，具有耦接至所述輸入終端電路的第二輸入端的第一端和耦接至所述共模節(jié)點的第二端；以及電容倍增電路，耦接至所述共模節(jié)點。
[0021]其中，所述電容倍增電路被配置為將所述輸入終端電路的所述共模節(jié)點處的交流電交流電壓設(shè)置為O或接近于O。
[0022]其中，所述輸入終端電路的所述第一輸入端和所述第二輸入端被配置為從所述第一電路接收差分輸入信號。
[0023]其中，所述輸入終端電路被配置為終止所述差分輸入信號的共模信號。
[0024]其中，所述輸入終端電路被配置為提供所述第一電路和所述第二電路之間差分阻抗匹配。
[0025]其中，所述第一電路包括無線天線和光收發(fā)機(jī)中的一個，其中，所述第二電路包括射頻(RF)收發(fā)器和串行器/解串器(SERDES)模塊中的一個。
[0026]本公開的實施方式去除了通常用于共模終端的大的片上旁路電容器，而是在共模節(jié)點處使用有源電容倍增(C-multiplier)電路。電容倍增電路模擬處于高頻的大的電容器。通過去除大的片上旁路電容器，集成電路設(shè)計(例如:接收器)減小了尺寸并且共模返回?fù)p耗性能不受影響。實施方式可應(yīng)用于需要輸入終端的任意應(yīng)用程序，特別應(yīng)用于需要共模終端的差分應(yīng)用。
【專利附圖】

【附圖說明】
[0027]并入本說明書并組成說明書的一部分的附圖，示出了本公開，并與說明書一起進(jìn)一步用來說明本公開的原理，并使得相關(guān)領(lǐng)域的技術(shù)人員能夠?qū)嵤┖褪褂帽竟_。
[0028]圖1是示出了電氣終端的實例。
[0029]圖2示出了常規(guī)的輸入終端電路。
[0030]圖3示出了根據(jù)本公開實施方式的示例性輸入終端電路。
[0031]圖4示出了根據(jù)本公開實施方式的示例性輸入終端電路。
[0032]將參考附圖來描述本公開。通常，部件首先出現(xiàn)的示圖一般由相應(yīng)的參考數(shù)字中最左邊的數(shù)字表本。
【具體實施方式】
[0033]圖1示出了電氣終端的示例100。示例100包括第一電路102、第二電路104、傳輸線路106和終端電路108。例如，第一電路102和第二電路104可位于同一集成電路(IC)上、或位于同一印刷電路板(PCB)的不同的IC上、或同一裝置內(nèi)的不同的PCB上。基于本文所教的內(nèi)容，本領(lǐng)域技術(shù)人員將會理解，提供的示例100僅為了說明而并非用于限制本公開的實施方式。
[0034]如圖1中所示，第一電路102和第二電路104經(jīng)由傳輸線路106耦接。終端電路108被耦接至傳輸線路106并耦接至第一電路102。例如，終端電路108可與第一電路102并聯(lián)耦接。在實施方式中，終端電路108與第一電路102集成在相同的IC上。[0035]在示例100中，第一電路102被配置為從第二電路104接收信號。例如，第一電路102可為射頻(RF)接收器，而第二電路104可為無線天線，其被配置為無線接收RF信號并且通過傳輸線路106將接收的RF信號轉(zhuǎn)發(fā)至RF接收器。在另一示例中，第一電路102可為串行器/解串器(SERDES)模塊，而第二電路104可為光收發(fā)機(jī)，其被配置為從通過光纜接收到的光信號產(chǎn)生電信號并且通過傳輸線路106將電信號轉(zhuǎn)發(fā)至SERDES模塊。
[0036]在實施方式中，終端電路108可用于防止或降低通過傳輸線路106從第二電路104傳輸?shù)降谝浑娐?02的信號的反射。具體而言，終端電路108確保第二電路104的輸出阻抗與終端電路108和第一電路102的組合輸入阻抗匹配。這種阻抗匹配確保了從第二電路104到第一電路102的最大或接近最大的功率傳輸。在其他實施方式中，終端電路108可用于確保從第二電路104至第一電路102最大的電壓或電流傳輸，并因此可確保不同類型的匹配。
[0037]基于本文所教的內(nèi)容本領(lǐng)域技術(shù)人員將會理解，根據(jù)示例100的具體應(yīng)用，終端電路108可實現(xiàn)不同的終端方案。示例100的具體應(yīng)用也控制了終端電路108實現(xiàn)單端還是差分終端結(jié)構(gòu)。
[0038]在某些差分應(yīng)用中，終端電路108也可用于提供共模終端。例如，差分接收器應(yīng)用通常指定接收器必須滿足的最小共模返回?fù)p耗(lOloglOPi/Pr，其中Pi表示入射功率而Pr表示反射功率)。通常，通過使用諸如終端電路108的終端電路來確保共模返回?fù)p耗適應(yīng)性(common mode return loss compliance)。具體而言，在這樣的應(yīng)用中，從第二電路104傳輸?shù)降谝浑娐?02的信號為具有共模信號的差分信號，而終端電路108被用于終止該共模信號，從而使得所述共模信號不會超過允許的共模返回?fù)p耗而通過傳輸線路106反射回來。
[0039]圖2示出了常規(guī)的輸入終端電路200。如圖2中所示，輸入終端電路200包括第一輸入端202a和第二輸入端202b，第一電阻204a和第二電阻204b，旁路電容器208和偏壓電阻器210。
[0040]例如，第一輸入端202a和第二輸入端202b被配置為通過相應(yīng)的傳輸線路(圖2中未示出)從源電路(如:天線、光收發(fā)機(jī)等)接收輸入信號的差分對，并被耦接至接收器(圖2中未示出)的差分輸入。
[0041]為確保源電路和接收器之間的差分匹配，終端電路200實現(xiàn)了圖2中所示的差分配置。具體來說，第一電阻器204a耦接在第一輸入端202a和共模節(jié)點206之間，而第二電阻器204b耦接在第二輸入端202b和共模節(jié)點206之間。第一電阻器204a和第二電阻器204b均被匹配至相應(yīng)傳輸線路的特征阻抗。通常，相應(yīng)傳輸線路具有相等的特征阻抗(例如:50歐姆)，因此第一電阻器204a和第二電阻器204b也彼此匹配。
[0042]為了共模終端/匹配，通過向耦接至共模節(jié)點206的偏壓電阻器210施加偏置電壓212將共模節(jié)點206偏置為預(yù)定電壓。然而，這造成輸入終端電路200的共模輸入阻抗偏離理想的共模輸入阻抗值(如:25歐姆)。具體地，輸入終端電路200的共模輸入阻抗由將輸入端202a和202b —起分流并測量輸入終端電路200的輸入阻抗來確定。在該配置中，偏壓電阻器210的阻抗串聯(lián)添加到電阻器204a和204b的并聯(lián)組合上。
[0043]為降低偏壓電阻器210對輸入終端電路200的共模輸入阻抗的影響，旁路電容器208被選擇為具有相對大的電容(例如:在光學(xué)/SERDES應(yīng)用的80_100pF)并被耦接至共模節(jié)點206，如圖2中所示。因此，輸入終端電路200的共模輸入阻抗可近似為Ζ1ηια(=25Ω+1/(sCeM)，其中，CeM是旁路電容器208的電容。這使得輸入終端電路200接近理想的共模輸入阻抗值25歐姆以滿足最小共模返回?fù)p耗(如:6dB)。
[0044]然而，從電路設(shè)計的角度看，由輸入終端電路200提供的解決方案是有問題的。一方面，盡管出于種種理由，但由于旁路電容器208的尺寸，將電容器208與接收器集成在同一 IC上是很困難的，這也將明顯增加接收器IC的尺寸。另一方面，在接收器IC外部實現(xiàn)輸入終端電路200或電容器208會產(chǎn)生在制造/測試過程中加工額外組件的花費(fèi)以及在IC上實現(xiàn)額外插頭以與額外組件接口的花費(fèi)。
[0045]如下進(jìn)一步所述，本公開的實施方式提供了克服了常規(guī)設(shè)計的缺陷的輸入終端電路。具體而言，實施方式去除了通常用于共模終端的大的片上旁路電容器，而在共模節(jié)點處使用有源電容倍增器(c-倍增器)。電容倍增電路模擬處于高頻的大電容器。通過去除大的片上旁路電容器，IC設(shè)計(如:接收器)的尺寸減小，而不會影響返回?fù)p耗性能。此外，實施方式表現(xiàn)出低的泄露，這降低了輸入終端電路對驅(qū)動電路(例如:天線)的共模的影響。實施方式可以應(yīng)用于需要輸入終端的任意應(yīng)用，尤其可以應(yīng)用于需要共模終端的差分應(yīng)用。例如，實施方式可用于在圖1中所述的示例100的輸入終端電路108。
[0046]圖3示出了根據(jù)本公開實施方式的示例性輸入終端電路300。提供的示例性電路300僅出于說明的目的而并非限制本公開的實施方式。如圖3中所示，示例性輸入終端電路300包括第一輸入端202a和第二輸入端202b，第一第二電阻204a和第二電阻器204b以及C-倍增電路302。
[0047]例如，如在上述的輸入終端電路200中，第一輸入端202a和第二輸入端202b被配置為通過相應(yīng)的傳輸線(圖3中未示出)從源電路(例如:天線、光收發(fā)機(jī)等)接收輸入信號的差分對，并耦接至接收器(圖3中未示出)的差分輸入。為確保源電路和接收器之間的差分匹配，使用差分配置，從而第一電阻器204a耦接在第一輸入端202a和共模節(jié)點206之間，而第二電阻器204b耦接在第二輸入端202b和共模節(jié)點206之間。第一電阻器204a和第二電阻器204b均與相應(yīng)的傳輸線路的特征阻抗匹配。通常，相應(yīng)的傳輸線路具有相等的特征阻抗(如:50歐姆)，因此，第一電阻器204a和第二電阻器204b也彼此匹配。
[0048]C-倍增電路302耦接至共模節(jié)點206。在實施方式中，C-倍增電路302被配置為模擬上述圖2中的旁路電容器208。具體來說，C-倍增電路302被配置為將在共模節(jié)點206處的交流(AC)電壓設(shè)置為O或接近于O。
[0049]在實施方式中，如圖3中所示，電容倍增電路包括電容器304、電流源306、308和310以及跨導(dǎo)級312。電容304具有耦接至共模節(jié)點206的第一端和耦接至跨導(dǎo)級312的第二端?？鐚?dǎo)級312連接在電容器304的第二端和接地端之間。電流源306連接在電源電壓端和電容器304的第一端之間，而電流源310連接在電源電壓端和電容器304的第二端之間。電流源308連接在共模節(jié)點206和接地端之間。
[0050]在實施方式中，電流源308和跨導(dǎo)級312使用N型晶體管(例如:麗OS)來實施，而電流源306和310使用P型晶體管(如:PM0S)來實施。同樣，從共模節(jié)點206流到電容倍增電路302的所有AC電流由電源308和跨導(dǎo)級312吸收(sink)。更具體地，流過電容器304(從第一端到第二端)的AC電流完全通過跨導(dǎo)級312流到接地端。流過電流源306和310的電流為O或接近于O。[0051]在實施方式中，跨導(dǎo)級312和電流源308形成電流鏡像，使得電流源308吸收是流過跨導(dǎo)級312 (或流過電容器304)的電流的整數(shù)倍(M:1)或接近于整數(shù)倍的電流。因此，C-倍增電路302吸收等于流過電容器304的電流的(1+M)倍的有效電流。換言之，C-倍增電路302等同于具有電容器304電容容量的(M+1)倍的電容器，并能夠吸收(M+1)倍較大電流。
[0052]為了示出的目的，例如，如果整數(shù)M等于100，那么C-倍增電路302將模擬比電容器304大101倍的電容器。因此，C-倍增電路302可以被用來取代和模擬上述圖2中描述的旁路電容器208，但電容器304比電容器208小M倍。因此，C-倍增電路302面積要求明顯小于電容器208的面積要求，這有利于將電容倍增電路302和接收器集成在同一 IC上。
[0053]圖4示出了根據(jù)本公開的實施方式的另一示例性輸入終端電路400。提供的示例性輸入終端電路400僅用于說明性目的而并非用于限制本公開的實施方式。示例性電路400可為上述圖1中描述的終端電路108或上述圖3中描述的示例性終端電路300的實施方式。
[0054]與示例性電路300相似，示例性輸入終端電路400包括第一輸入端202a和第二輸入端202b，第一電阻204a和第二電阻204b和耦接至共模節(jié)點206的電容倍增電路302。例如，第一輸入端202a和第二輸入端202b被配置為通過相應(yīng)的傳輸線路(圖4中未本出)從源電路(例如，天線、光收發(fā)機(jī)等)接收輸入信號的差分對，并耦接至接收器(圖4中未示出)的差分輸入。
[0055]為確保源電路和接收器之間的差分匹配，構(gòu)造了差分配置，從而，第一電阻器204a耦接在第一輸入端202a和共模節(jié)點206之間，而第二電阻器204b耦接在第二輸入端202b和共模節(jié)點206之間。第 一電阻器204a和第二電阻器204b均與相應(yīng)的傳輸線路的特征阻抗匹配。通常，相應(yīng)的傳輸線路具有相等的特征阻抗(例如，50歐姆)，因此第一電阻器204a和第二電阻器204b也彼此匹配。
[0056]電容倍增電路包括電容器304、電流源306、308和310以及跨導(dǎo)級312。在實施方式中，如圖4中所示，電容倍增電路302進(jìn)一步包括電流源414及416。電流源306、310和414均被實施為PMOS共源共柵級。電流源308被實施為麗OS共源共柵級。
[0057]跨導(dǎo)級312包括包含麗OS晶體管410和412的麗OS共源共柵級402和放大器404。放大器404具有耦接至麗OS晶體管410漏極端的非反相輸入節(jié)點、耦接至電源電壓(例如，~Vdd/2)的反相輸入節(jié)點，以及耦接至麗OS晶體管412的柵極的輸出端。
[0058]在實施方式中，麗OS晶體管412和放大器404形成二極管連接晶體管，其與電流源308的麗OS晶體管418 —起形成電流鏡像。電流鏡像比M可以被配置為如上述圖3中所示，以盡實際可能多地降低電容器304的電容。因此，流過電流源308的AC電流是流過麗OS共源共柵級402的AC電流(與流過電容器304的AC電流相等)的M倍。因此，有效地，從共模節(jié)點206吸收流過電容器304的電流的(1+M)倍的電流。因此，C-倍增電路302具有將電容器304乘以(1+M)的作用，從而模擬了非常大的電容。
[0059]在操作中，C-倍增電路302的輸入阻抗由下式給出:
【權(quán)利要求】
1.一種具有第一輸入端和第二輸入端的輸入終端電路，包括: 第一阻抗，具有耦接至所述第一輸入端的第一端以及耦接至所述輸入終端電路的共模節(jié)點的第二端； 第二阻抗，具有耦接至所述第二輸入端的第一端以及耦接至所述共模節(jié)點的第二端；以及 電容倍增電路，耦接至所述共模節(jié)點，且被配置為將所述共模節(jié)點處的交流電壓設(shè)置為O或接近于O。
2.根據(jù)權(quán)利要求1所述的輸入終端電路，其中，所述電容倍增電路包括: 電容器，具有第一端和第二端，所述第一端耦接至所述共模節(jié)點；以及 跨導(dǎo)級，耦接在所述電容器的所述第二端與接地端之間。
3.根據(jù)權(quán)利要求2所述的輸入終端電路，其中，所述跨導(dǎo)級包括麗OS晶體管和耦接在所述麗OS晶體管的漏極端和柵極端之間的放大器。
4.根據(jù)權(quán)利要求2所述的輸入終端電路，其中，所述電容倍增電路進(jìn)一步包括: 第一電流源，耦接在所述共模節(jié)點和所述接地端之間。
5.根據(jù)權(quán)利要求4所述的輸入終端電路，其中，所述跨導(dǎo)級和所述第一電流源形成電流鏡像電路。
6.根據(jù)權(quán)利要求4所述的輸入終端電路，其中，所述電容倍增電路進(jìn)一步包括: 第二電流源，耦接在電源電壓端和所述電容器的所述第一端之間；以及 第三電流源，耦接在所述電源電壓端和所述電容器的所述第二端之間。
7.根據(jù)權(quán)利要求1所述的輸入終端電路，其中，所述電容倍增電路包括: 電容器，具有第一端和第二端，所述第一端耦接至所述共模節(jié)點；以及 PMOS級，耦接至所述電容器；以及 麗OS級，耦接至所述電容器。
8.根據(jù)權(quán)利要求7所述的輸入終端電路，其中，所述PMOS級被配置為吸收O或接近于O的交流電流。
9.根據(jù)權(quán)利要求7所述的輸入終端電路，其中，所述麗OS級被配置為吸收第一交流電流，其中，所述第一交流電流基本上等于流過所述電容器的交流電流的倍數(shù)。
10.一種裝置，包括: 第一電路； 第二電路；以及 輸入終端電路，耦接在所述第一電路和所述第二電路之間，其中，所述輸入終端電路包括: 第一阻抗，具有耦接至所述輸入終端電路的第一輸入端的第一端和耦接至所述輸入終端電路的共模節(jié)點的第二端； 第二阻抗，具有耦接至所述輸入終端電路的第二輸入端的第一端和耦接至所述共模節(jié)點的第二端；以及 電容倍增電路，耦接至所述共模節(jié)點。
【文檔編號】H03H7/38GK203608169SQ201320477948
【公開日】2014年5月21日 申請日期:2013年8月6日 優(yōu)先權(quán)日:2012年8月6日
【發(fā)明者】塔梅爾·阿里, 阿里·納齊米 申請人:美國博通公司