一種基于cnfet的三值或非門的制作方法
【專利摘要】本發(fā)明公開了一種基于CNFET的三值或非門，包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管和第八CNFET管，第二CNFET管的漏極和第三CNFET管的漏極連接，第三CNFET管的源極和第四CNFET管的漏極連接，第五CNFET管的漏極、第六CNFET管的漏極和第七CNFET管的漏極連接，第七CNFET管的源極和第八CNFET管的漏極連接，第一CNFET管的柵極、第四CNFET管的柵極、第六CNFET管的柵極和第八CNFET管的柵極連接且其連接端為第一信號輸入端，第二CNFET管的柵極、第三CNFET管的柵極、第五CNFET管的柵極和第七CNFET管的柵極連接且其連接端為第二信號輸入端，第一CNFET管的漏極、第五CNFET管的源極和第六CNFET管的源極連接且其連接端為信號輸出端；優(yōu)點是結(jié)構(gòu)簡單，傳輸速度較快，且功耗較低。
【專利說明】 —種基于CNFET的三值或非門
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種或非門，尤其是涉及一種基于CNFET的三值或非門。
【背景技術(shù)】
[0002]隨著集成電路芯片上元件數(shù)目的急劇增加，內(nèi)部有源器件和外部硅芯片的連接變得十分復(fù)雜，布線面積也不斷變大，多值邏輯的出現(xiàn)為解決這些問題提供了一條新的途徑。多值邏輯能增加電路的單線傳輸信息容量，提高數(shù)字電路信息密度，進(jìn)而減少集成電路芯片面積和引線數(shù)目。過多的引腳數(shù)目對一些超大規(guī)模集成電路產(chǎn)生了嚴(yán)重影響，應(yīng)用多值邏輯能大量減少外部引腳，提高電路的空間和時間利用率。根據(jù)Richards的計算方法，信號的取值數(shù)為3是最好的選擇。
[0003]目前，制約多值邏輯發(fā)展的主要因素是多值邏輯綜合電路和多值邏輯標(biāo)準(zhǔn)單元不夠成熟，利用原有的場效應(yīng)晶體管設(shè)計多值邏輯電路較為復(fù)雜，但隨著納米材料的出現(xiàn)，非有機(jī)娃的替代材料和混合材料的應(yīng)用已經(jīng)被提出。碳納米管(Carbon Nanotubes, CNTs)從20世紀(jì)90年代初被發(fā)現(xiàn)以來，引起了廣泛的關(guān)注。碳納米管與石墨有著類似的電子結(jié)構(gòu)，C-C原子間的共價鍵通過以Sp2雜化軌道形成，具有耐熱、防腐和導(dǎo)電等許多優(yōu)良的性能.由于碳原子和納米碳管相結(jié)合，納米碳管的尺度、結(jié)構(gòu)和拓?fù)鋵W(xué)因素的不同使得碳納米管與傳統(tǒng)的器件相比極為獨特，具有廣闊應(yīng)用前景。準(zhǔn)一維結(jié)構(gòu)的碳納米管比二維和三維的納米管的自由電子更容易控制，另外碳納米管可以通過改變結(jié)構(gòu)使其表現(xiàn)成金屬特性或者半導(dǎo)體特性，金屬特性的碳納米管比現(xiàn)有的金屬導(dǎo)電性能更好，半導(dǎo)體特性的碳納米管遷移率和跨導(dǎo)性能也十分出眾。碳納米管場效應(yīng)晶體管(簡稱CNFET管)是以半導(dǎo)體特性的碳納米管制成的場效應(yīng)晶體管，包括P型CNFET管和N型CNFET管，其開關(guān)電流比較高，亞閾值特性較為理想，低溫下可實現(xiàn)彈道運輸和便于大規(guī)模集成等優(yōu)點。近年來CNFET管被逐漸應(yīng)用到數(shù)字電路領(lǐng)域?；蚍情T(NOR gate)是實現(xiàn)邏輯或非功能的基本電路元件。在數(shù)字邏輯電路中，傳統(tǒng)的三值或非門有多個輸入和一個輸出端口，所有的輸入端實現(xiàn)相或得操作，然后反相得到輸出，或非門在二值電路中應(yīng)用較多，而在多值邏輯電路中應(yīng)用較少，主要因素是多值邏輯綜合電路和多值邏輯標(biāo)準(zhǔn)單元不夠成熟，利用原有的場效應(yīng)晶體管設(shè)計多值邏輯電路較為復(fù)雜，傳輸速度慢，并且產(chǎn)生的功耗較大，因此，研究一種基于CNFET的三值或非門具有重大意義。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是提供一種結(jié)構(gòu)簡單，傳輸速度較快，且功耗較低的基于CNFET的三值或非門。
[0005]本發(fā)明解決上述技術(shù)問題所采用的技術(shù)方案為:一種基于CNFET的三值或非門，包括第一 CNFET管、第二 CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管和第八CNFET管，所述的第一 CNFET管、所述的第二 CNFET管、所述的第五CNFET管和所述的第六CNFET管為N型CNFET管，所述的第三CNFET管、所述的第四CNFET管、所述的第七CNFET管和所述的第八CNFET管為P型CNFET管，所述的第一 CNFET管和所述的第二 CNFET管的閾值電壓為0.62V，所述的第三CNFET管和所述的第四CNFET管的閾值電壓為-0.62V，所述的第五CNFET管和所述的第六CNFET管的閾值電壓為0.17V，所述的第七CNFET管和所述的第八CNFET管的閾值電壓為-0.17V，所述的第一 CNFET管的源極、所述的第一 CNFET管的基極、所述的第二 CNFET管的源極和所述的第二 CNFET管的基極接地，所述的第二 CNFET管的漏極和所述的第三CNFET管的漏極連接，所述的第三CNFET管的源極和所述的第四CNFET管的漏極連接，所述的第五CNFET管的漏極、所述的第六CNFET管的漏極和所述的第七CNFET管的漏極連接，所述的第七CNFET管的源極和所述的第八CNFET管的漏極連接，所述的第三CNFET管的基極、所述的第四CNFET管的基極、所述的第四CNFET管的源極、所述的第五CNFET管的基極和所述的第六CNFET管的基極接入0.9V電壓，所述的第七CNFET管的基極和所述的第八CNFET管的基極接入_0.9V電壓，所述的第八CNFET管的源極接入0.45V電壓，所述的第一 CNFET管的柵極、所述的第四CNFET管的柵極、所述的第六CNFET管的柵極和所述的第八CNFET管的柵極連接且其連接端為第一信號輸入端，所述的第二 CNFET管的柵極、所述的第三CNFET管的柵極、所述的第五CNFET管的柵極和所述的第七CNFET管的柵極連接且其連接端為第二信號輸入端，所述的第一 CNFET管的漏極、所述的第五CNFET管的源極和所述的第六CNFET管的源極連接且其連接端為信號輸出端。
[0006]與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點在于通過八個CNFET管來構(gòu)建基于CNFET的三值或非門電路，其中第一 CNFET管的柵極、第四CNFET管的柵極、第六CNFET管的柵極和第八CNFET管的柵極連接且其連接端為第一信號輸入端，第二 CNFET管的柵極、第三CNFET管的柵極、第五CNFET管的柵極和第七CNFET管的柵極連接且其連接端為第二信號輸入端，第一CNFET管的漏極、第五CNFET管的源極和第六CNFET管的源極連接且其連接端為信號輸出端，實現(xiàn)了 CNFET管在三值或非門中的應(yīng)用，結(jié)構(gòu)簡單，通過仿真研制，本發(fā)明的三值或非門具有正確的邏輯功能，且傳輸速度相對于使用MOS管的多值或非門電路快52.7%，本發(fā)明利用CNFET管傳輸所需要的邏輯電平，能節(jié)省大量的能耗，相對于現(xiàn)有技術(shù)的三值或非門電路，在500ns的工作時間內(nèi)，現(xiàn)有技術(shù)的三值或非門電路消耗275fJ，本發(fā)明消耗122fJ的功耗，能節(jié)省55.6%的能耗。
【專利附圖】

【附圖說明】
[0007]圖1為本發(fā)明的電路結(jié)構(gòu)圖；
[0008]圖2為本發(fā)明的第一輸入信號、第二輸入信號和輸出信號的模擬波形圖。
【具體實施方式】
[0009]以下結(jié)合附圖實施例對本發(fā)明作進(jìn)一步詳細(xì)描述。
[0010]實施例:如圖1所示，一種基于CNFET的三值或非門，包括第一 CNFET管Tl、第二CNFET 管 T2、第三 CNFET 管 T3、第四 CNFET4、第五 CNFET 管 T5、第六 CNFET 管 T6、第七 CNFET管17和第八CNFET管T8，第一 CNFET管Tl、第二 CNFET管T2、第五CNFET管T5和第六CNFET管T6為N型CNFET管，第三CNFET管T3、第四CNFET管T4、第七CNFET管17和第八CNFET管T8為P型CNFET管，第一 CNFET管Tl和第二 CNFET管T2的閾值電壓為0.62V,第三CNFET管T3和第四CNFET管T4的閾值電壓為_0.62V,第五CNFET管T5和第六CNFET管T6的閾值電壓為0.17V，第七CNFET管17和第八CNFET管T8的閾值電壓為_0.17V，第一 CNFET管Tl的源極、第一 CNFET管Tl的基極、第二 CNFET管T2的源極和第二 CNFET管T2的基極接地，第二 CNFET管T2的漏極和第三CNFET管T3的漏極連接，第三CNFET管T3的源極和第四CNFET管T4的漏極連接，第五CNFET管T5的漏極、第六CNFET管T6的漏極和第七CNFET管17的漏極連接，第七CNFET管17的源極和第八CNFET管T8的漏極連接，第三CNFET管T3的基極、第四CNFET管T4的基極、第四CNFET管T4的源極、第五CNFET管T5的基極和第六CNFET管T6的基極接入0.9V電壓，第七CNFET管17的基極和第八CNFET管T8的基極接入-0.9V電壓，第八CNFET管T8的源極接入0.45V電壓，第一 CNFET管Tl的柵極、第四CNFET管T4的柵極、第六CNFET管T6的柵極和第八CNFET管T8的柵極連接且其連接端為第一信號輸入端，接入第一三值信號a，第二 CNFET管T2的柵極、第三CNFET管T3的柵極、第五CNFET管T5的柵極和第七CNFET管T7的柵極連接且其連接端為第二信號輸入端，接入第二三值信號b，第一 CNFET管Tl的漏極、第五CNFET管T5的源極和第六CNFET管T6的源極連接且其連接端為信號輸出端，輸出信號為c (nor)。
[0011]對本發(fā)明的基于CNFET的三值或非門進(jìn)行仿真，得到如圖2所示的模擬波形圖。圖2中a表不輸入的第一三值信號，b表不輸入的第二三值信號，c (nor)表不或非門的輸出信號，邏輯2對應(yīng)的電壓為0.9V,邏輯I對應(yīng)的電壓為0.45V,邏輯0對應(yīng)的電壓為0V。分析圖2我們可以得到如表1所示的模擬波形的邏輯值。
[0012]表1:模擬波形的邏輯值
【權(quán)利要求】
1.一種基于CNFET的三值或非門，其特征在于包括第一 CNFET管、第二 CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管和第八CNFET管，所述的第一 CNFET管、所述的第二 CNFET管、所述的第五CNFET管和所述的第六CNFET管為N型CNFET管，所述的第三CNFET管、所述的第四CNFET管、所述的第七CNFET管和所述的第八CNFET管為P型CNFET管，所述的第一 CNFET管和所述的第二 CNFET管的閾值電壓為0.62V，所述的第三CNFET管和所述的第四CNFET管的閾值電壓為_0.62V，所述的第五CNFET管和所述的第六CNFET管的閾值電壓為0.17V，所述的第七CNFET管和所述的第八CNFET管的閾值電壓為-0.17V，所述的第一 CNFET管的源極、所述的第一 CNFET管的基極、所述的第二CNFET管的源極和所述的第二 CNFET管的基極接地，所述的第二 CNFET管的漏極和所述的第三CNFET管的漏極連接，所述的第三CNFET管的源極和所述的第四CNFET管的漏極連接，所述的第五CNFET管的漏極、所述的第六CNFET管的漏極和所述的第七CNFET管的漏極連接，所述的第七CNFET管的源極和所述的第八CNFET管的漏極連接，所述的第三CNFET管的基極、所述的第四CNFET管的基極、所述的第四CNFET管的源極、所述的第五CNFET管的基極和所述的第六CNFET管的基極接入0.9V電壓，所述的第七CNFET管的基極和所述的第八CNFET管的基極接入-0.9V電壓，所述的第八CNFET管的源極接入0.45V電壓，所述的第一CNFET管的柵極、所述的第四CNFET管的柵極、所述的第六CNFET管的柵極和所述的第八CNFET管的柵極連接且其連接端為第一信號輸入端，所述的第二 CNFET管的柵極、所述的第三CNFET管的柵極、所述的第五CNFET管的柵極和所述的第七CNFET管的柵極連接且其連接端為第二信號輸入端，所述的第一 CNFET管的漏極、所述的第五CNFET管的源極和所述的第六CNFET管的源極連接且其連接端為信號輸出端。
【文檔編號】H03K19/20GK103595399SQ201310513045
【公開日】2014年2月19日 申請日期:2013年10月25日 優(yōu)先權(quán)日:2013年10月25日
【發(fā)明者】汪鵬君, 唐偉童, 鄭雪松 申請人:寧波大學(xué)