一種基于高速與門的超快脈沖產(chǎn)生電路的制作方法
【專利摘要】本發(fā)明涉及一種基于高速與門的超快脈沖產(chǎn)生電路，該電路包括FPGA波形控制器，用于產(chǎn)生第一控制信號(hào)和第二控制信號(hào)，信號(hào)轉(zhuǎn)換模塊，用于將來自所述FPGA波形控制器的第一控制信號(hào)和第二控制信號(hào)轉(zhuǎn)換為相位相同幅度不同的第一脈沖信號(hào)和第二脈沖信號(hào)，和超高速電壓比較器，用于對(duì)所述第一脈沖信號(hào)和第二脈沖信號(hào)進(jìn)行幅度比較，并輸出脈沖信號(hào)，電壓轉(zhuǎn)換器，用于提供預(yù)定電壓值的直流電壓信號(hào)，高速與門，基于所述直流電壓信號(hào)和來自所述超高速電壓比較器的脈沖信號(hào)輸出超快脈沖信號(hào)。本發(fā)明基于高速與門獲得上升沿為20ps、脈寬大約為40ps到幾個(gè)納秒，并且具有理想功率、理想波形的超快脈沖信號(hào)。
【專利說明】—種基于高速與門的超快脈沖產(chǎn)生電路【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種脈沖產(chǎn)生電路，特別是一種基于高速與門的超快脈沖產(chǎn)生電路。【背景技術(shù)】
[0002]超快脈沖的性能與電路中所使用的高速器件有關(guān)，以往的裝置能產(chǎn)生上升沿為納秒的高速脈沖。用于產(chǎn)生該高速脈沖的器件主要有:隧道二極管、階躍恢復(fù)二極管、雪崩晶體管、雙極型晶體管、光導(dǎo)開關(guān)等器件。利用隧道二極管、階躍恢復(fù)二極管能產(chǎn)生極窄脈沖，但產(chǎn)生的脈沖幅度一般為幾百毫伏，脈沖的上升沿一般為幾百皮秒；基于Marx電路的雪崩晶體管能產(chǎn)生納秒級(jí)的脈沖，產(chǎn)生的脈沖幅度為幾十至幾百伏，但可觸發(fā)頻率低且要求較高的電源電壓，脈沖的上升沿一般為納秒級(jí)；基于火花隙的光導(dǎo)開關(guān)能產(chǎn)生千伏以上的脈沖，但產(chǎn)生的脈沖重復(fù)頻率太低，而且工作時(shí)需要幾百至幾千伏的電源電壓，體積龐大，不利于小型化的設(shè)計(jì)要求；雙極型晶體管產(chǎn)生的脈沖性能好，可觸發(fā)頻率高，幅度可達(dá)幾十伏，能夠滿足一般收、發(fā)系統(tǒng)的技術(shù)要求，但產(chǎn)生的脈沖的上升沿一般為納秒級(jí)。利用傳統(tǒng)的脈沖產(chǎn)生方法很難實(shí)現(xiàn)上升沿小于20ps的脈沖信號(hào)。

【發(fā)明內(nèi)容】

[0003]針對(duì)現(xiàn)有技術(shù)中存在的不足，本發(fā)明提供一種基于高速與門的超快脈沖產(chǎn)生電路，以利于獲得理想功率、理想波形的超快脈沖信號(hào)，同時(shí)該電路還具有功率低、體積小、重量輕和結(jié)構(gòu)簡單的特點(diǎn)。
[0004]為解決現(xiàn)有技術(shù)存在的技術(shù)問題，本發(fā)明提供一種基于高速與門的超快脈沖產(chǎn)生電路，該電路包括
[0005]FPGA波形控制器，用于產(chǎn)生第一控制信號(hào)和第二控制信號(hào)，
[0006]信號(hào)轉(zhuǎn)換模塊，用 于將來自所述FPGA波形控制器的第一控制信號(hào)和第二控制信號(hào)轉(zhuǎn)換為相位相同幅度不同的第一脈沖信號(hào)和第二脈沖信號(hào)，和
[0007]超高速電壓比較器，用于對(duì)所述第一脈沖信號(hào)和第二脈沖信號(hào)進(jìn)行幅度比較，并輸出脈沖信號(hào)。
[0008]電壓轉(zhuǎn)換器，用于提供預(yù)定電壓值的直流電壓信號(hào)，
[0009]高速與門，基于所述直流電壓信號(hào)和來自所述超高速電壓比較器的脈沖信號(hào)輸出超快脈沖信號(hào)。
[0010]優(yōu)選的，所述電壓轉(zhuǎn)換器的輸出電壓為500mV。
[0011]優(yōu)選的，所述信號(hào)轉(zhuǎn)換模塊包括第一支路和第二支路，所述第一支路包括第一數(shù)模變換器和第一放大器，所述第一數(shù)模轉(zhuǎn)換器的輸出端與第一放大器連接；所述第二支路包括第二數(shù)模變換器和第二放大器，所述第二數(shù)模轉(zhuǎn)換器的輸出端與第二放大器連接。
[0012]優(yōu)選的，所述信號(hào)轉(zhuǎn)換模塊還包括在第一數(shù)模變換器和第一放大器之間連接的第一濾波器，在第二數(shù)模變換器和第二放大器之間連接的第二濾波器。
[0013]優(yōu)選的，所述第一支路根據(jù)所述第一控制信號(hào)輸出直流電壓作為超高速電壓比較器的門限電壓Vh ;所述第二支路根據(jù)所述第二控制信號(hào)輸出頻率可調(diào)、幅度可控的脈沖信號(hào)作為超高速電壓比較器的輸入信號(hào)。
[0014]優(yōu)選的，所述門限電壓Vh為400mV。
[0015]優(yōu)選的，所述超高速電壓比較器的輸入電壓高于+VH/2時(shí)，超高速電壓比較器輸出上升信號(hào)；當(dāng)輸入電壓低于+Vh/2時(shí)，超高速電壓比較器輸出下降信號(hào)。
[0016]優(yōu)選的，該電路的輸入輸出阻抗為50歐姆。
[0017]優(yōu)選的，所述超高速電壓比較器輸出上升沿小于50ps的脈沖信號(hào)。
[0018]優(yōu)選的，所述高速與門輸出上升沿小于20ps的超快脈沖信號(hào)
[0019]本發(fā)明的有益效果:本發(fā)明基于高速與門獲得上升沿為20ps、脈寬大約為40ps到幾個(gè)納秒，并且具有理想功率、理想波形的超快脈沖信號(hào)，同時(shí)該電路還具有功率低、體積小、重量輕和結(jié)構(gòu)簡單的特點(diǎn)。
【專利附圖】

【附圖說明】
[0020]圖1示出根據(jù)本發(fā)明實(shí)施例的基于高速與門的超快脈沖產(chǎn)生框圖
[0021]圖中1、FPGA波形控制器，2、第一數(shù)模變換器，3、第二數(shù)模變換器，4、第一濾波器，
5、第二濾波器，6、第一放大器，7、第二放大器，8、超高速電壓比較器，9、電壓轉(zhuǎn)換器，10、高速與門。
【具體實(shí)施方式】
[0022]下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步說明。
[0023]一種超快脈沖產(chǎn)生電路，該電路包括FPGA波形控制器1，用于產(chǎn)生第一控制信號(hào)和第二控制信號(hào)；信號(hào)轉(zhuǎn)換模塊，用于將來自所述FPGA波形控制器I的第一控制信號(hào)和第二控制信號(hào)轉(zhuǎn)換為相位相同幅度不同的第一脈沖信號(hào)和第二脈沖信號(hào)，所述信號(hào)轉(zhuǎn)換模塊包括第一支路和第二支路，所述第一支路包括第一數(shù)模變換器2和第一放大器6,所述第一數(shù)模轉(zhuǎn)換器2的輸出端與第一放大器6連接，所述第二支路包括第二數(shù)模變換器3和第二放大器7，所述第二數(shù)模轉(zhuǎn)換器3的輸出端與第二放大器7連接，所述信號(hào)轉(zhuǎn)換模塊還包括在第一數(shù)模變換器2和第一放大器6之間連接的第一濾波器4，在第二數(shù)模變換器3和第二放大器7之間連接的第二濾波器5 ;超高速電壓比較器8，用于對(duì)所述第一脈沖信號(hào)和第二脈沖信號(hào)進(jìn)行幅度比較，并產(chǎn)生脈沖信號(hào)；電壓轉(zhuǎn)換器9，用于提供預(yù)定電壓值的直流電壓信號(hào)，電壓轉(zhuǎn)換器9的輸出電壓為500mV ;高速與門10，基于所述直流電壓信號(hào)和來自所述超高速電壓比較器8的脈沖信號(hào)輸出超快脈沖信號(hào)。
[0024]本發(fā)明工作原理:FPGA波形控制器I輸出兩路控制信號(hào)，分別控制兩個(gè)支路上的第一數(shù)模變換器2和第二數(shù)模變換器3，使兩支路上的第一數(shù)模變換器2和第二數(shù)模變換器3輸出相位同步、幅度不同的脈沖信號(hào)。由于受其它噪聲信號(hào)影響，數(shù)模變換器2，3輸出信號(hào)的抖動(dòng)比較大，幅度和頻率不穩(wěn)定，需要對(duì)該信號(hào)進(jìn)行濾波，消除雜散信號(hào)，使信號(hào)理想化。濾波器4，5主要作用是濾除雜散，提高數(shù)模變換器輸出信號(hào)的質(zhì)量，減小兩支路上脈沖信號(hào)的幅度波動(dòng)。由于數(shù)模變換器輸出的信號(hào)幅度都比較小，而且兩支路信號(hào)幅度差也較小，不能驅(qū)動(dòng)超高速電壓比較器正常工作，因此兩支路上信號(hào)幅度需要放大，使兩支路上的電壓及兩支路的信號(hào)電壓差足夠驅(qū)動(dòng)超高速電壓比較器正常工作。放大器6，7主要用于將信號(hào)電壓放大到需要的大??；當(dāng)兩支路輸出的信號(hào)電壓差大于例如400mV時(shí)，超高速電壓比較器8輸出高電平；當(dāng)兩支路輸出的信號(hào)電壓差小于例如400mV時(shí)，超高速電壓比較器輸出低電平；超高速電壓比較器8會(huì)產(chǎn)生例如抖動(dòng)為3ps、上升沿為50ps的快速小抖動(dòng)脈沖信號(hào)。此時(shí)，電壓變換器9產(chǎn)生一個(gè)500mV穩(wěn)定的直流電壓信號(hào)，作為高速與門10電路的“I”輸入信號(hào)；將50ps快速低抖動(dòng)脈沖信號(hào)作為高速與門10電路的一路信號(hào)，當(dāng)快速低抖動(dòng)脈沖信號(hào)為低電平時(shí)，高速與門10電路輸出“O”電平，當(dāng)快速低抖動(dòng)脈沖信號(hào)為高電平時(shí)，高速與門10電路輸出“I”電平?！癘”電平到“I”電平轉(zhuǎn)換時(shí)間達(dá)到20ps，“l(fā)”電平到“O”電平轉(zhuǎn)換時(shí)間也達(dá)到20ps，轉(zhuǎn)換速率最高到25GHz。
[0025]本發(fā)明所述電路采用多層板設(shè)計(jì)，每個(gè)供電平面相對(duì)獨(dú)立，最大限度減少回路中感抗；其次，該電路結(jié)構(gòu)應(yīng)保證輸入輸出阻抗為50歐姆的阻抗匹配，輸入輸出接口為
2.92mmSMA,減少輸入輸出信號(hào)的抖動(dòng)。電路板采用0.254mm羅杰斯4350B板材。電路運(yùn)行前，需要對(duì)超高速電壓比較器8、第一數(shù)模變換器2和第二數(shù)模變換器3進(jìn)行調(diào)節(jié)，首先，通過FPGA設(shè)定第一數(shù)模變換器2輸出直流電壓。該直流電壓通過第一放大器放大后作為超高速電壓比較器8門限電壓乂11輸入超高速電壓比較器8的第一輸入端；其次，通過FPGA控制第一數(shù)模變換器輸出頻率可調(diào)、幅度可控的脈沖信號(hào)。此脈沖信號(hào)經(jīng)第二放大器放大后作為輸入信號(hào)輸入超高速電壓比較器的第二輸入端。如果第二輸入端的輸入信號(hào)從低狀態(tài)接近超高速電壓比較器的門限電平+VH，同時(shí)輸入脈沖信號(hào)的電壓超過+Vh/2時(shí)，超高速電壓比較器輸出一個(gè)從低變?yōu)楦叩纳仙盘?hào)；當(dāng)輸入信號(hào)電平穩(wěn)定不變時(shí)，超高速電壓比較器輸出保留一個(gè)高狀態(tài)。如果輸入信號(hào)從高狀態(tài)變換為低狀態(tài)，同時(shí)輸入脈沖信號(hào)的電壓小于Vh/2時(shí),超高速電壓比較器輸出一個(gè)從高變?yōu)榈偷南陆敌盘?hào)，當(dāng)輸入信號(hào)電平穩(wěn)定不變時(shí)，超高速電壓比較器輸出保留一個(gè)低狀態(tài)，直到輸入信號(hào)從低狀態(tài)接近超高速電壓比較器門限電平+Vh，超高速電壓比較器輸出下一個(gè)變化周期。用這種工作方式，減少O電平信號(hào)對(duì)脈沖產(chǎn)生電路輸出脈沖信號(hào)的影響，大大降低了脈沖產(chǎn)生電路所輸出的脈沖信號(hào)的抖動(dòng)。調(diào)解電壓轉(zhuǎn)換器9輸出電壓，使電壓變換器9產(chǎn)生一個(gè)500mV穩(wěn)定的直流電壓信號(hào)，作為高速與門10的“I”輸入信號(hào)；將超高速電壓比較器8輸出的脈沖信號(hào)作為高速與門10的一路信號(hào)，當(dāng)快速低抖動(dòng)脈沖信號(hào)為低電平時(shí)，高速與門10輸出“O”電平，當(dāng)快速低抖動(dòng)脈沖信號(hào)為高電平時(shí)，高速與門10輸出“I”電平?！癘”電平到“I”電平轉(zhuǎn)換時(shí)間達(dá)到20ps，“l(fā)”電平到“O”電平轉(zhuǎn)換時(shí)間也達(dá)到20ps，轉(zhuǎn)換速率最高到25GHz。
[0026]基于上述本發(fā)明所述的技術(shù)方案，可以產(chǎn)生上升沿為20ps、脈寬大約為40ps到幾個(gè)納秒的電磁能量脈沖。脈沖信號(hào)具有理想的功率、理想的脈沖波形、超快前后沿、以及較高的重復(fù)頻率，實(shí)現(xiàn)45Gbps數(shù)據(jù)信號(hào)的產(chǎn)生，同時(shí)也可實(shí)現(xiàn)NRZ碼到歸零碼的轉(zhuǎn)換。本發(fā)明所述基于高速與門的超快脈沖產(chǎn)生電路可廣泛用于寬帶設(shè)備的瞬態(tài)響應(yīng)的校準(zhǔn)以及示波器上升沿的校準(zhǔn)。同時(shí)也可以用于自動(dòng)測試設(shè)備的設(shè)計(jì)、醫(yī)療成像與診斷、門限探測、高速觸發(fā)電路、高速時(shí)鐘信號(hào)產(chǎn)生等。
[0027]可以理解為，本發(fā)明是通過一些實(shí)施例進(jìn)行描述的，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍的情況下，可以對(duì)這些特征和實(shí)施例進(jìn)行各種改變或等效替換。另外，在本發(fā)明的教導(dǎo)下，可以對(duì)這些特征和實(shí)施例進(jìn)行修改以適應(yīng)具體的情況及材料而不會(huì)脫離本發(fā)明的精神和范圍。因此，本發(fā)明不受此處所公開的具體實(shí)施例的限制，所有落入本申請的權(quán)利要求范圍內(nèi)的實(shí)施例都屬于本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種基于高速與門的超快脈沖產(chǎn)生電路，其特征在于:該電路包括 FPGA波形控制器，用于產(chǎn)生第一控制信號(hào)和第二控制信號(hào)， 信號(hào)轉(zhuǎn)換模塊，用于將來自所述FPGA波形控制器的第一控制信號(hào)和第二控制信號(hào)轉(zhuǎn)換為相位相同幅度不同的第一脈沖信號(hào)和第二脈沖信號(hào)，和 超高速電壓比較器，用于對(duì)所述第一脈沖信號(hào)和第二脈沖信號(hào)進(jìn)行幅度比較，并輸出脈沖信號(hào)， 電壓轉(zhuǎn)換器，用于提供預(yù)定電壓值的直流電壓信號(hào)， 高速與門，基于所述直流電壓信號(hào)和來自所述超高速電壓比較器的脈沖信號(hào)輸出超快脈沖信號(hào)。
2.根據(jù)權(quán)利要求1所述的一種基于高速與門的超快脈沖產(chǎn)生電路，其特征在于:所述電壓轉(zhuǎn)換器的輸出電壓為500mV。
3.根據(jù)權(quán)利要求1所述的一種基于高速與門的超快脈沖產(chǎn)生電路，其特征在于: 所述信號(hào)轉(zhuǎn)換模塊包括第一支路和第二支路，所述第一支路包括第一數(shù)模變換器和第一放大器，所述第一數(shù)模轉(zhuǎn)換器的輸出端與第一放大器連接； 所述第二支路包括第二數(shù)模變換器和第二放大器，所述第二數(shù)模轉(zhuǎn)換器的輸出端與第二放大器連接。
4.根據(jù)權(quán)利要求3所述的一種基于高速與門的超快脈沖產(chǎn)生電路，其特征在于: 所述信號(hào)轉(zhuǎn)換模塊還包括在第一數(shù)模變換器和第一放大器之間連接的第一濾波器，在第二數(shù)模變換器和第二放大器之間連接的第二濾波器。
5.根據(jù)權(quán)利要求3所述的一種基于高速與門的超快脈沖產(chǎn)生電路，其特征在于: 所述第一支路根據(jù)所述第一控制信號(hào)輸出直流電壓作為超高速電壓比較器的門限電壓Vh ； 所述第二支路根據(jù)所述第二控制信號(hào)輸出頻率可調(diào)、幅度可控的脈沖信號(hào)作為超高速電壓比較器的輸入信號(hào)。
6.根據(jù)權(quán)利要求5所述的一種基于高速與門的超快脈沖產(chǎn)生電路，其特征在于:所述門限電壓％為400mV。
7.根據(jù)權(quán)利要求3所述的一種基于高速與門的超快脈沖產(chǎn)生電路，其特征在于:所述超高速電壓比較器的輸入電壓高于+Vh/2時(shí)，超高速電壓比較器輸出上升信號(hào)；當(dāng)輸入電壓低于+Vh/2時(shí),超高速電壓比較器輸出下降信號(hào)。
8.根據(jù)權(quán)利要求1所述的一種基于高速與門的超快脈沖產(chǎn)生電路，其特征在于:該電路的輸入輸出阻抗為50歐姆。
9.根據(jù)權(quán)利要求1所述的一種基于高速與門的超快脈沖產(chǎn)生電路，其特征在于:所述超高速電壓比較器輸出上升沿小于50ps的脈沖信號(hào)。
10.根據(jù)權(quán)利要求9所述的一種基于高速與門的超快脈沖產(chǎn)生電路，其特征在于:所述高速與門輸出上升沿小于20ps的超快脈沖信號(hào)。
【文檔編號(hào)】H03K5/13GK103490750SQ201310449771
【公開日】2014年1月1日 申請日期:2013年9月27日 優(yōu)先權(quán)日:2013年9月27日
【發(fā)明者】杜慶榮, 孫小續(xù) 申請人:北京無線電計(jì)量測試研究所