一種輸出時間保持電路及方法
【專利摘要】本發(fā)明提供了一種輸出時間保持電路及方法，其中，所述裝置包括：電壓比較單元，用于將工作電壓與預(yù)置的參考電壓進行比較，獲得至少兩個比較結(jié)果信號；使能單元，用于依據(jù)所述至少兩個比較結(jié)果信號產(chǎn)生至少兩個使能信號；時鐘驅(qū)動單元，用于接收基準時鐘；以及，依據(jù)所述至少兩個使能信號分別采用至少兩路不同長度的反相器鏈，將所述基準時鐘調(diào)整為至少兩路相應(yīng)大小的工作時鐘。本發(fā)明可以使工作時鐘的延時維持在一個較為穩(wěn)定的范圍內(nèi)，進而使得輸出數(shù)據(jù)的保持時間也是相對穩(wěn)定的，方便輸出數(shù)據(jù)被采樣，并且不增加輸出數(shù)據(jù)傳輸延時。
【專利說明】一種輸出時間保持電路及方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子電路【技術(shù)領(lǐng)域】，特別是涉及一種輸出時間保持電路及一種輸出時間保持方法。

【背景技術(shù)】
[0002]輸出數(shù)據(jù)保持時間是衡量輸出設(shè)計的一個重要參數(shù)，采用現(xiàn)有技術(shù)設(shè)計的輸出數(shù)據(jù)電路，電路的延時受工作電壓變化的影響較大，并且隨著工作電壓的變化，電路的工作速度也會有大范圍的變動，而工作速度的變動會擴大輸出數(shù)據(jù)保持時間窗口的變化范圍，一旦輸出數(shù)據(jù)保持時間窗口的變動范圍過大，將造成輸出數(shù)據(jù)采樣難度的增加。因此，為了能夠方便輸出數(shù)據(jù)的采樣，需要將輸出數(shù)據(jù)的保持時間的維持在一個較小的范圍內(nèi)，并且同時不會影響數(shù)據(jù)輸出速度從而變相增加輸出數(shù)據(jù)傳輸延時。
[0003]因此，本領(lǐng)域技術(shù)人員迫切需要解決的問題之一在于，提出一種輸出時間保持電路，使得工作時鐘的延時維持在一個較為穩(wěn)定的范圍內(nèi)，進而使得輸出數(shù)據(jù)的保持時間也是相對穩(wěn)定的，方便輸出數(shù)據(jù)被采樣，并且不增加輸出數(shù)據(jù)傳輸延時。


【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是提供一種輸出時間保持電路及一種輸出時間保持方法，用以使得工作時鐘的延時維持在一個較為穩(wěn)定的范圍內(nèi)，進而使得輸出數(shù)據(jù)的保持時間也是相對穩(wěn)定的，方便輸出數(shù)據(jù)被采樣，并且不增加數(shù)據(jù)傳輸延時。
[0005]為了解決上述問題，本發(fā)明公開了一種輸出時間保持電路，包括:
[0006]電壓比較單元，用于將工作電壓與預(yù)置的參考電壓進行比較，獲得至少兩個比較結(jié)果信號；
[0007]使能單元，用于依據(jù)所述至少兩個比較結(jié)果信號產(chǎn)生至少兩個使能信號；
[0008]時鐘驅(qū)動單元，用于接收基準時鐘；以及，依據(jù)所述至少兩個使能信號分別采用至少兩路不同長度的反相器鏈，將所述基準時鐘調(diào)整為至少兩路相應(yīng)大小的工作時鐘。
[0009]優(yōu)選地，所述比較結(jié)果信號包括第一比較結(jié)果信號，第二比較結(jié)果信號，第三比較結(jié)果信號，其中，所述第一比較結(jié)果信號為將工作電壓與預(yù)置的最低參考電壓進行比較獲得；所述第二比較結(jié)果信號為將工作電壓與預(yù)置的中間參考電壓進行比較獲得；所述第三比較結(jié)果信號為將工作電壓與預(yù)置的最高參考電壓進行比較獲得。
[0010]優(yōu)選地，所述電壓比較單元包括第一電壓比較器，第二電壓比較器，以及第三電壓比較器，所述第一電壓比較器，第二電壓比較器，以及第三電壓比較器正輸入端連接工作電壓；所述第一電壓比較器的負輸入端連接最低參考電壓，所述第二電壓比較器的負輸入端連接中間參考電壓，所述第三電壓比較器的負輸入端連接最高參考電壓；所述第一電壓比較器依據(jù)所述最低參考電壓從輸出端輸出第一比較結(jié)果信號；所述第二電壓比較器依據(jù)所述中間參考電壓從輸出端輸出第二比較結(jié)果信號；所述第三電壓比較器依據(jù)所述最高參考電壓從輸出端輸出第三比較結(jié)果信號，所述電壓比較單元包括:
[0011]當工作電壓小于所述最低參考電壓時，所述第一比較結(jié)果信號為0，第二比較結(jié)果信號為0，第三比較結(jié)果信號為O;
[0012]當工作電壓大于所述最低參考電壓，小于所述中間參考電壓時，所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為0，第三比較結(jié)果信號為O ;
[0013]當工作電壓大于所述中間參考電壓，小于所述最高參考電壓時，所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為1，第三比較結(jié)果信號為O ;
[0014]當工作電壓大于所述最高參考電壓時，所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為1，第三比較結(jié)果信號為I。
[0015]優(yōu)選地，所述使能信號包括第一使能信號，第二使能信號，第三使能信號，第四使能信號；所述使能單元包括第一反相器，第二反相器，第三反相器，第一與邏輯元件，第二與邏輯元件，以及第三與邏輯元件，所述第一比較結(jié)果信號連接第一反相器的輸入端及第一與邏輯元件的輸入端，所述第二比較結(jié)果信號連接第二反相器的輸入端及第二與邏輯元件的輸入端，所述第三比較結(jié)果信號連接第三反相器的輸入端及第三與邏輯元件的輸入端；所述使能單元包括:
[0016]當所述第一比較結(jié)果信號為0，第二比較結(jié)果信號為0，第三比較結(jié)果信號為O時，從所述第一與邏輯元件的輸出端輸出為I的第一使能信號；
[0017]當所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為0，第三比較結(jié)果信號為O時，從所述第二與邏輯元件的輸出端輸出為I的第二使能信號；
[0018]當所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為1，第三比較結(jié)果信號為O時，從所述第三與邏輯元件的輸出端輸出為I的第三使能信號；
[0019]當所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為1，第三比較結(jié)果信號為I時，從所述第四與邏輯元件的輸出端輸出為I的第四使能信號。
[0020]優(yōu)選地，所述工作時鐘包括第一工作時鐘，第二工作時鐘，第三工作時鐘，以及第四工作時鐘；所述第一工作時鐘為依據(jù)所述第一使能信號，采用第一反相器鏈調(diào)整所述基準時鐘形成；所述第二工作時鐘為依據(jù)所述第二使能信號，采用第二反相器鏈調(diào)整所述基準時鐘形成；所述第三工作時鐘為依據(jù)所述第三使能信號，采用第三反相器鏈調(diào)整所述基準時鐘形成；所述第四工作時鐘為依據(jù)所述第四使能信號，采用第四反相器鏈調(diào)整所述基準時鐘形成；
[0021]其中，所述第一反相器鏈為最短反相器鏈，所述第二反相器鏈為針對所述最短反相器鏈增加一級緩沖器所形成的反相器鏈，所述第三反相器鏈為針對所述最短反相器鏈增加兩級緩沖器所形成的反相器鏈，所述第四反相器鏈為針對所述最短反相器鏈增加三級緩沖器所形成的反相器鏈。
[0022]優(yōu)選地，所述時鐘驅(qū)動單元包括第一緩沖器，第二緩沖器，第三緩沖器，第四緩沖器，第五反相器，第六反相器，第七反相器，第八反相器，第九反相器，第一乘法器，第二乘法器，第三乘法器，以及第四乘法器，其中，所述第一乘法器，第二乘法器，第三乘法器，以及第四乘法器的輸出端連接到第九反相器輸入端；
[0023]所述第一緩沖器的輸入端接收基準時鐘；所述第一緩沖器的輸出端連接第一乘法器的輸入端及第二緩沖器的輸入端；所述第二緩沖器的輸出端連接第二乘法器的輸入端及第三緩沖器的輸入端；所述第三緩沖器的輸出端連接第三乘法器的輸入端及第四緩沖器的輸入端；所述第四緩沖器的輸出端連接第四乘法器的輸入端；
[0024]所述第一使能信號連接第一乘法器的輸入端，所述第一使能信號還通過第五反相器連接第一乘法器輸入端；所述第二使能信號連接第二乘法器的輸入端，所述第二使能信號還通過第六反相器連接第二乘法器輸入端；所述第三使能信號連接第三乘法器的輸入端，所述第三使能信號還通過第七反相器連接第三乘法器輸入端；所述第四使能信號連接第四乘法器的輸入端，所述第四使能信號還通過第八反相器連接第四乘法器輸入端；所述時鐘驅(qū)動單元包括:
[0025]當所述第一使能信號為I時，所述第一乘法器導(dǎo)通，所述基準時鐘經(jīng)過第一緩沖器從第九反相器的輸出端輸出第一工作時鐘；
[0026]當所述第二使能信號為I時，所述第二乘法器導(dǎo)通，所述基準時鐘經(jīng)過第一緩沖器，第二緩沖器從第九反相器的輸出端輸出第二工作時鐘；
[0027]當所述第三使能信號為I時，所述第三乘法器導(dǎo)通，所述基準時鐘經(jīng)過第一緩沖器，第二緩沖器，第三緩沖器從第九反相器的輸出端輸出第三工作時鐘；
[0028]當所述第四使能信號為I時，所述第四乘法器導(dǎo)通，所述基準時鐘經(jīng)過第一緩沖器，第二緩沖器，第三緩沖器，第四緩沖器從第九反相器的輸出端輸出第四工作時鐘。
[0029]優(yōu)選地，所述輸出時間保持電路用于芯片中。
[0030]本發(fā)明實施例還提供了一種輸出時間保持的方法，包括:
[0031]將工作電壓與預(yù)置的參考電壓進行比較，獲得至少兩個比較結(jié)果信號；
[0032]依據(jù)所述至少兩個比較結(jié)果信號產(chǎn)生至少兩個使能信號；
[0033]接收基準時鐘；以及，依據(jù)所述至少兩個使能信號分別采用至少兩路不同長度的反相器鏈，將所述基準時鐘調(diào)整為至少兩路相應(yīng)大小的工作時鐘。
[0034]優(yōu)選地，所述工作時鐘包括第一工作時鐘，第二工作時鐘，第三工作時鐘，以及第四工作時鐘；所述第一工作時鐘為依據(jù)所述第一使能信號，采用第一反相器鏈調(diào)整所述基準時鐘形成；所述第二工作時鐘為依據(jù)所述第二使能信號，采用第二反相器鏈調(diào)整所述基準時鐘形成；所述第三工作時鐘為依據(jù)所述第三使能信號，采用第三反相器鏈調(diào)整所述基準時鐘形成；所述第四工作時鐘為依據(jù)所述第四使能信號，采用第四反相器鏈調(diào)整所述基準時鐘形成；
[0035]其中，所述第一反相器鏈為最短反相器鏈，所述第二反相器鏈為針對所述最短反相器鏈增加一級緩沖器所形成的反相器鏈，所述第三反相器鏈為針對所述最短反相器鏈增加兩級緩沖器所形成的反相器鏈，所述第四反相器鏈為針對所述最短反相器鏈增加三級緩沖器所形成的反相器鏈。
[0036]優(yōu)選地，所述使能信號用于驅(qū)動時鐘驅(qū)動單元，所述時鐘驅(qū)動單元包括第一緩沖器，第二緩沖器，第三緩沖器，第四緩沖器，第五反相器，第六反相器，第七反相器，第八反相器，第九反相器，第一乘法器，第二乘法器，第三乘法器，以及第四乘法器，其中，所述第一乘法器，第二乘法器，第三乘法器，以及第四乘法器的輸出端連接到第九反相器輸入端；
[0037]所述第一緩沖器的輸入端接收基準時鐘；所述第一緩沖器的輸出端連接第一乘法器的輸入端及第二緩沖器的輸入端；所述第二緩沖器的輸出端連接第二乘法器的輸入端及第三緩沖器的輸入端；所述第三緩沖器的輸出端連接第三乘法器的輸入端及第四緩沖器的輸入端；所述第四緩沖器的輸出端連接第四乘法器的輸入端；
[0038]所述第一使能信號連接第一乘法器的輸入端，所述第一使能信號還通過第五反相器連接第一乘法器輸入端；所述第二使能信號連接第二乘法器的輸入端，所述第二使能信號還通過第六反相器連接第二乘法器輸入端；所述第三使能信號連接第三乘法器的輸入端，所述第三使能信號還通過第七反相器連接第三乘法器輸入端；所述第四使能信號連接第四乘法器的輸入端，所述第四使能信號還通過第八反相器連接第四乘法器輸入端；所述方法包括:
[0039]當所述第一使能信號為I時，所述第一乘法器導(dǎo)通，所述基準時鐘經(jīng)過第一緩沖器從第九反相器的輸出端輸出第一工作時鐘；
[0040]當所述第二使能信號為I時，所述第二乘法器導(dǎo)通，所述基準時鐘經(jīng)過第一緩沖器，第二緩沖器從第九反相器的輸出端輸出第二工作時鐘；
[0041]當所述第三使能信號為I時，所述第三乘法器導(dǎo)通，所述基準時鐘經(jīng)過第一緩沖器，第二緩沖器，第三緩沖器從第九反相器的輸出端輸出第三工作時鐘；
[0042]當所述第四使能信號為I時，所述第四乘法器導(dǎo)通，所述基準時鐘經(jīng)過第一緩沖器，第二緩沖器，第三緩沖器，第四緩沖器從第九反相器的輸出端輸出第四工作時鐘。
[0043]與現(xiàn)有技術(shù)相比，本發(fā)明包括以下優(yōu)點:
[0044]本發(fā)明實施例根據(jù)工作電壓的變化選擇合適時鐘驅(qū)動反相器鏈，由于時鐘驅(qū)動反相器鏈是可變的，不再是一個固定值，使得工作時鐘的反相器鏈在不同工作電壓下的延遲在一個較小的范圍內(nèi)，從而減小輸出數(shù)據(jù)的保持時間窗口，方便數(shù)據(jù)采樣，同時又不會增加輸出數(shù)據(jù)的傳輸延時。

【專利附圖】

【附圖說明】
[0045]圖1是一種現(xiàn)有技術(shù)的基于工作時鐘輸出數(shù)據(jù)的電路圖；
[0046]圖2是一種現(xiàn)有技術(shù)的工作時序電路；
[0047]圖3是一種現(xiàn)有技術(shù)的輸出數(shù)據(jù)保持時間隨電壓變化的曲線圖；
[0048]圖4是本發(fā)明的一種輸出時間保持電路實施例1的結(jié)構(gòu)框圖；
[0049]圖5是本發(fā)明的一種輸出時間保持電路實施例2的結(jié)構(gòu)框圖；
[0050]圖6是本發(fā)明的一種電壓比較單元的電路圖；
[0051]圖7是本發(fā)明的一種使能單元的電路圖；
[0052]圖8是本發(fā)明的一種時鐘驅(qū)動單元的電路圖；
[0053]圖9是本發(fā)明的一種輸出數(shù)據(jù)保持時間隨電壓變化的曲線圖；
[0054]圖10是本發(fā)明的一種輸出時間保持方法實施例的步驟流程圖。

【具體實施方式】
[0055]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明。
[0056]參照圖1所示的現(xiàn)有技術(shù)的一種基于工作時鐘輸出數(shù)據(jù)的電路圖，具體包括有反相器鏈，所述反相器鏈包括緩沖器及反相器。數(shù)據(jù)在工作時鐘下降沿時觸發(fā)，將數(shù)據(jù)傳送到輸出端口上，為了增加時鐘的驅(qū)動能力，工作時鐘需要經(jīng)過一個反相器鏈。工作時鐘下降沿至數(shù)據(jù)變化為輸出數(shù)據(jù)的保持時間，工作時鐘下降沿至數(shù)據(jù)穩(wěn)定為數(shù)據(jù)的傳輸延時。數(shù)據(jù)的采樣窗口為:Tdk-Tdelay+Th()ldtinre (Tdk為工作時鐘周期，Tdelay為傳輸延時，Th—為保持時間)，當保持時間的窗口范圍越大，數(shù)據(jù)的采樣窗口也隨之增大，圖1的采樣窗口具體可以參照圖2所示的現(xiàn)有技術(shù)的一種工作時序電路，圖1的輸出數(shù)據(jù)保持時間具體參照圖3所示的現(xiàn)有技術(shù)的一種輸出數(shù)據(jù)保持時間隨電壓變化的曲線圖，容易看出，隨著工作電壓的升高，輸出數(shù)據(jù)的保持時間不斷縮小，導(dǎo)致了輸出數(shù)據(jù)的保持時間窗口的擴大。
[0057]為了解決上述問題，本發(fā)明實施例的核心構(gòu)思之一在于，根據(jù)工作電壓的變化選擇合適時鐘驅(qū)動反相器鏈，使得工作時鐘在采用不同長度的反相器鏈，在不同工作電壓下的延遲時間能夠維持在一個較小的范圍內(nèi)，從而縮小輸出數(shù)據(jù)的保持時間窗口的變化范圍，方便輸出數(shù)據(jù)采樣，同時不增加輸出數(shù)據(jù)的傳輸延時。
[0058]參照圖4，示出了本發(fā)明一種輸出時間保持電路實施例1的結(jié)構(gòu)框圖，具體可以包括如下單元:
[0059]電壓比較單元101，用于將工作電壓與預(yù)置的參考電壓進行比較，獲得至少兩個比較結(jié)果信號；
[0060]使能單元102，用于依據(jù)所述至少兩個比較結(jié)果信號產(chǎn)生至少兩個使能信號；
[0061]時鐘驅(qū)動單元103，用于接收基準時鐘；以及，依據(jù)所述至少兩個使能信號分別采用至少兩路不同長度的反相器鏈，將所述基準時鐘調(diào)整為至少兩路相應(yīng)大小的工作時鐘。
[0062]首先通過電壓比較單元101，將工作電壓與預(yù)置的參考電壓進行比較，以獲得至少兩個比較結(jié)果信號，判斷該工作電壓的閾值范圍，使能單元102依據(jù)至少兩個比較結(jié)果信號產(chǎn)生至少兩個使能信號，用以在時鐘驅(qū)動單元103采用適當長度的反相器鏈，該時鐘驅(qū)動單元103接收到基準時鐘后，依據(jù)至少兩個使能信號分別采用至少兩路不同長度的反相器鏈，將基準時鐘調(diào)整為至少兩路相應(yīng)大小的工作時鐘。
[0063]在本發(fā)明實施例中根據(jù)工作電壓的變化選擇合適工作時鐘的驅(qū)動反相器鏈，使得工作時鐘的反相器鏈在不同工作電壓下的延遲在一個較小的范圍內(nèi)，從而減小輸出數(shù)據(jù)的保持時間窗口，方便數(shù)據(jù)采樣，同時又不會增加數(shù)據(jù)的傳輸延時。
[0064]參照圖5，示出了本發(fā)明一種輸出時間保持電路實施例2的結(jié)構(gòu)框圖，具體可以包括如下單元:
[0065]電壓比較單元201，用于將工作電壓與預(yù)置的參考電壓進行比較，獲得至少兩個比較結(jié)果信號；
[0066]在本發(fā)明的一種優(yōu)選實施例中，所述比較結(jié)果信號可以包括第一比較結(jié)果信號，第二比較結(jié)果信號，第三比較結(jié)果信號，其中，所述第一比較結(jié)果信號可以為將工作電壓與預(yù)置的最低參考電壓進行比較獲得；所述第二比較結(jié)果信號可以為將工作電壓與預(yù)置的中間參考電壓進行比較獲得；所述第三比較結(jié)果信號可以為將工作電壓與預(yù)置的最高參考電壓進行比較獲得。
[0067]參照圖6所示的本發(fā)明的一種電壓比較單元的電路圖，所述電壓比較單元201可以包括第一電壓比較器，第二電壓比較器，以及第三電壓比較器，所述第一電壓比較器，第二電壓比較器，以及第三電壓比較器正輸入端可以連接工作電壓；所述第一電壓比較器的負輸入端可以連接最低參考電壓，所述第二電壓比較器的負輸入端可以連接中間參考電壓，所述第三電壓比較器的負輸入端可以連接最高參考電壓；所述第一電壓比較器可以依據(jù)所述最低參考電壓從輸出端輸出第一比較結(jié)果信號；所述第二電壓比較器可以依據(jù)所述中間參考電壓從輸出端輸出第二比較結(jié)果信號；所述第三電壓比較器可以依據(jù)所述最高參考電壓從輸出端輸出第三比較結(jié)果信號，所述電壓比較單元可以包括:
[0068]當工作電壓小于所述最低參考電壓時，所述第一比較結(jié)果信號可以為0，第二比較結(jié)果信號可以為0，第三比較結(jié)果信號可以為O ;
[0069]當工作電壓大于所述最低參考電壓，小于所述中間參考電壓時，所述第一比較結(jié)果信號可以為1，第二比較結(jié)果信號可以為0，第三比較結(jié)果信號可以為O ;
[0070]當工作電壓大于所述中間參考電壓，小于所述最高參考電壓時，所述第一比較結(jié)果信號可以為1，第二比較結(jié)果信號可以為1，第三比較結(jié)果信號可以為O ;
[0071]當工作電壓大于所述最高參考電壓時，所述第一比較結(jié)果信號可以為1，第二比較結(jié)果信號可以為1，第三比較結(jié)果信號可以為I。
[0072]在本發(fā)明實施例中將工作電壓分為四檔，分別為O?V1, V1?Vm，Vm?Vh，Vh?+ m，其中，V1代表最低參考電壓，Vm代表中間參考電壓，Vh代表最高參考電壓。在具體實現(xiàn)中，OUt1為第一電壓比較器的輸出端輸出的第一結(jié)果信號，OUtm為第二電壓比較器的輸出端輸出的第二結(jié)果信號，OUth為第三電壓比較器的輸出端輸出的第三結(jié)果信號，當工作電壓低于V1時，第一比較結(jié)果信號為0，即OUt1= “0”，第二比較結(jié)果信號為0，即OUtffl= “0”，第三比較結(jié)果信號為0，即OUth= “O” ；當工作電壓在V1?Vm間時，第一比較結(jié)果信號為1，即OUt1= “1”，第二比較結(jié)果信號為0，即OUtffl= “0”，第三比較結(jié)果信號為0，即OUth= “O”；當工作電壓在Vm?Vh間時，第一比較結(jié)果信號為1，即OUt1= “1”，第二比較結(jié)果信號1，即OUtffl= “1”，第三比較結(jié)果信號為0，即OUth= “O”;當電壓高于Vh時，第一比較結(jié)果信號為1，即OUt1= “1”，第二比較結(jié)果信號為1，即OUtffl= “1”，第三比較結(jié)果信號為1，即OUth= “I”。
[0073]當然，上述電壓比較單元的電路僅僅用作示例，本領(lǐng)域技術(shù)人員可以相應(yīng)增加工作電壓檔的劃分及電壓比較器，或者采用其他方式來進行工作電壓檔的劃分及工作電壓的比較，本發(fā)明對此無需加以限制。
[0074]使能單元202，用于依據(jù)所述至少兩個比較結(jié)果信號產(chǎn)生至少兩個使能信號；
[0075]在本發(fā)明的一種優(yōu)選實施例中，所述使能信號可以包括第一使能信號，第二使能信號，第三使能信號，第四使能信號；參照圖7所示的本發(fā)明的一種使能單元的電路圖，所述使能單元202可以包括第一反相器，第二反相器，第三反相器，第一與邏輯元件，第二與邏輯元件，以及第三與邏輯元件，所述第一比較結(jié)果信號可以連接第一反相器的輸入端及第一與邏輯元件的輸入端，所述第二比較結(jié)果信號可以連接第二反相器的輸入端及第二與邏輯元件的輸入端，所述第三比較結(jié)果信號可以連接第三反相器的輸入端及第三與邏輯元件的輸入端；所述使能單元包括:
[0076]當所述第一比較結(jié)果信號為0，第二比較結(jié)果信號為0，第三比較結(jié)果信號為O時，從所述第一與邏輯元件的輸出端可以輸出為I的第一使能信號；
[0077]當所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為0，第三比較結(jié)果信號為O時，從所述第二與邏輯元件的輸出端可以輸出為I的第二使能信號；
[0078]當所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為1，第三比較結(jié)果信號為O時，從所述第三與邏輯元件的輸出端可以輸出為I的第三使能信號；
[0079]當所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為1，第三比較結(jié)果信號為I時，從所述第四與邏輯元件的輸出端可以輸出為I的第四使能信號。
[0080]在本發(fā)明實施例中，enO為第一與邏輯兀件的輸出端輸出的第一使能信號，enl為第二與邏輯元件的輸出端輸出的第二使能信號，en2為第三與邏輯元件的輸出端輸出的第三使能信號，en3為第四與邏輯元件的輸出端輸出的第四使能信號，當?shù)谝槐容^結(jié)果信號為
O,即OUt1= “0”，第二比較結(jié)果信號為O,即OUtffl= “0”，第三比較結(jié)果信號為O,即OUth= “O”時，輸出第一使能信號，即enO= “I”；當?shù)谝槐容^結(jié)果信號為1，即OUt1= “1”，第二比較結(jié)果信號為O,即OUtffl= “0”，第三比較結(jié)果信號為O,即OUth= “O”時，輸出第二使能信號，即enl= “I”；當?shù)谝槐容^結(jié)果信號為1，即OUt1= “ 1”，第二比較結(jié)果信號為1，即Outffl= “1”，第三比較結(jié)果信號為1，即OUth= “O”時，輸出第三使能信號，即en2= “I”；當?shù)谝槐容^結(jié)果信號為1，即QUt1= “1”，第二比較結(jié)果信號為1，即OUtffl= “1”，第三比較結(jié)果信號為1，即QUth= “I”時，輸出第四使能信號，即en3= “I”。
[0081]當然，上述對于使能單元的電路僅僅用作示例，本領(lǐng)域技術(shù)人員可以相應(yīng)增加輸出的使能信號，或者采用其他邏輯組合電路實現(xiàn)使能單元均可，本發(fā)明實施例對此不作限制。
[0082]時鐘驅(qū)動單元203，用于接收基準時鐘；以及，依據(jù)所述至少兩個使能信號分別采用至少兩路不同長度的反相器鏈，將所述基準時鐘調(diào)整為至少兩路相應(yīng)大小的工作時鐘。
[0083]在本發(fā)明的一種優(yōu)選實施例中，所述工作時鐘可以包括第一工作時鐘，第二工作時鐘，第三工作時鐘，以及第四工作時鐘；所述第一工作時鐘可以為依據(jù)所述第一使能信號，采用第一反相器鏈調(diào)整所述基準時鐘形成；所述第二工作時鐘可以為依據(jù)所述第二使能信號，采用第二反相器鏈調(diào)整所述基準時鐘形成；所述第三工作時鐘可以為依據(jù)所述第三使能信號，采用第三反相器鏈調(diào)整所述基準時鐘形成；所述第四工作時鐘可以為依據(jù)所述第四使能信號，采用第四反相器鏈調(diào)整所述基準時鐘形成；
[0084]其中，所述第一反相器鏈可以為最短反相器鏈，所述第二反相器鏈可以為針對所述最短反相器鏈增加一級緩沖器所形成的反相器鏈，所述第三反相器鏈可以為針對所述最短反相器鏈增加兩級緩沖器所形成的反相器鏈，所述第四反相器鏈可以為針對所述最短反相器鏈增加三級緩沖器所形成的反相器鏈。
[0085]參照圖8所示的本發(fā)明的一種時鐘驅(qū)動單元的電路圖，所述時鐘驅(qū)動單元203可以包括第一緩沖器，第二緩沖器，第三緩沖器，第四緩沖器，第五反相器，第六反相器，第七反相器，第八反相器，第九反相器，第一乘法器，第二乘法器，第三乘法器，以及第四乘法器，其中，所述第一乘法器，第二乘法器，第三乘法器，以及第四乘法器的輸出端連接到第九反相器輸入端；
[0086]所述第一緩沖器的輸入端可以接收基準時鐘；所述第一緩沖器的輸出端可以連接第一乘法器的輸入端及第二緩沖器的輸入端；所述第二緩沖器的輸出端可以連接第二乘法器的輸入端及第三緩沖器的輸入端；所述第三緩沖器的輸出端可以連接第三乘法器的輸入端及第四緩沖器的輸入端；所述第四緩沖器的輸出端可以連接第四乘法器的輸入端；
[0087]所述第一使能信號可以連接第一乘法器的輸入端，所述第一使能信號還可以通過第五反相器連接第一乘法器輸入端；所述第二使能信號可以連接第二乘法器的輸入端，所述第二使能信號還可以通過第六反相器連接第二乘法器輸入端；所述第三使能信號可以連接第三乘法器的輸入端，所述第三使能信號還可以通過第七反相器連接第三乘法器輸入端；所述第四使能信號可以連接第四乘法器的輸入端，所述第四使能信號還可以通過第八反相器連接第四乘法器輸入端；所述方法包括:
[0088]當所述第一使能信號為I時，所述第一乘法器導(dǎo)通，所述基準時鐘可以經(jīng)過第一緩沖器從第九反相器的輸出端輸出第一工作時鐘；
[0089]當所述第二使能信號為I時，所述第二乘法器導(dǎo)通，所述基準時鐘可以經(jīng)過第一緩沖器，第二緩沖器從第九反相器的輸出端輸出第二工作時鐘；
[0090]當所述第三使能信號為I時，所述第三乘法器導(dǎo)通，所述基準時鐘可以經(jīng)過第一緩沖器，第二緩沖器，第三緩沖器從第九反相器的輸出端輸出第三工作時鐘；
[0091]當所述第四使能信號為I時，所述第四乘法器導(dǎo)通，所述基準時鐘可以經(jīng)過第一緩沖器，第二緩沖器，第三緩沖器，第四緩沖器從第九反相器的輸出端輸出第四工作時鐘。
[0092]在具體實現(xiàn)中，隨著工作電壓的升高，反相器鏈的工作速度也有較大的變化。在圖8中，當工作電壓低于V1時，反相器鏈的工作速度較慢，采用最短的反相器鏈，即采用第一緩沖器及第九反相器構(gòu)成最短反相器鏈(Clktl, Clkb0);當工作電壓在V1?Vm間時，反相器鏈的工作速度加快，這個時候增加一級反相器鏈，增加反相器的工作時間，采用第一緩沖器，第二緩沖器及第九反相器構(gòu)成二級反相器鏈(Clk1, Clkb1);當工作電壓在Vm?Vh間時，反相器鏈的工作速度進一步加快，這個時候再增加一級反相器鏈，增加反相器的工作時間，即采用第一緩沖器，第二緩沖器，第三緩沖器及第九反相器構(gòu)成三級反相器鏈(clk2，Clkb2)；當工作電壓為Vh時，采用最長的反相器鏈，即采用第一緩沖器，第二緩沖器，第三緩沖器，第四緩沖器及第九反相器構(gòu)成四級反相器鏈(clk3，clkb3)。這樣根據(jù)工作電壓的升高，相應(yīng)增加反相器鏈的長度，使反相器鏈的工作時間不至于受工作電壓影響縮小過多。也就是說在方案具體實施時，即當輸入第一使能信號，即enO= “I”時，反相器鏈(ClkpcIkb1)Xclk2,clkb2), (clk3, clkb3)不被選中；當輸入第二使能信號，即enl= “I”時，反相器鏈(elk。，clkb0), (clk2, clkb2), (clk3,clkb3)不被選中；當輸入第三使能信號，即en2=“l(fā)”時,反相器IjlCclk0, clkb0), Cclk1, Clkb1), (clk3,clkb3)不被選中；當輸入第四使能信號，即 en3= “I”時，反相器鏈(clk0, clkb0)，Cclk1, Clkb1), (clk2, clkb2)不被選中。
[0093]采用本發(fā)明實施例的電壓比較單元，使能單元，時鐘驅(qū)動單元組成的輸出時間保持電路，能夠使輸出數(shù)據(jù)保持時間的窗口控制在一個較小的范圍內(nèi)。采用圖6，圖7，圖8電路后的輸出數(shù)據(jù)保持時間具體可以參照圖9所示的本發(fā)明的一種輸出數(shù)據(jù)保持時間隨電壓變化的曲線圖，可以看出，隨著工作電壓的增大，輸出數(shù)據(jù)的保持時間的窗口不會急劇擴大，而是保持在一個較穩(wěn)定的范圍之內(nèi)，這樣方便數(shù)據(jù)采樣，同時又不會增加數(shù)據(jù)的傳輸延時。
[0094]當然，上述對于時鐘驅(qū)動單元的電路僅僅用作示例，本領(lǐng)域技術(shù)人員可以相應(yīng)增加輸出的反相器鏈，本發(fā)明實施例對此不作限制。
[0095]參照圖10，示出了本發(fā)明一種輸出時間保持的方法實施例的步驟流程圖，具體可以包括如下步驟:
[0096]步驟301，將工作電壓與預(yù)置的參考電壓進行比較，獲得至少兩個比較結(jié)果信號；
[0097]在本發(fā)明的一種優(yōu)選實施例中，所述比較結(jié)果信號可以包括第一比較結(jié)果信號，第二比較結(jié)果信號，第三比較結(jié)果信號，其中，所述第一比較結(jié)果信號可以為將工作電壓與預(yù)置的最低參考電壓進行比較獲得；所述第二比較結(jié)果信號可以為將工作電壓與預(yù)置的中間參考電壓進行比較獲得；所述第三比較結(jié)果信號可以為將工作電壓與預(yù)置的最高參考電壓進行比較獲得。
[0098]在本發(fā)明的一種優(yōu)選實施例中，所述比較結(jié)果信號由電壓比較單元生成，所述電壓比較單元可以包括第一電壓比較器，第二電壓比較器，以及第三電壓比較器，所述第一電壓比較器，第二電壓比較器，以及第三電壓比較器正輸入端可以連接工作電壓；所述第一電壓比較器的負輸入端可以連接最低參考電壓，所述第二電壓比較器的負輸入端可以連接中間參考電壓，所述第三電壓比較器的負輸入端可以連接最高參考電壓；所述第一電壓比較器可以依據(jù)所述最低參考電壓從輸出端輸出第一比較結(jié)果信號；所述第二電壓比較器可以依據(jù)所述中間參考電壓從輸出端輸出第二比較結(jié)果信號；所述第三電壓比較器可以依據(jù)所述最高參考電壓從輸出端輸出第三比較結(jié)果信號，所述方法可以包括:
[0099]當工作電壓小于所述最低參考電壓時，所述第一比較結(jié)果信號可以為0，第二比較結(jié)果信號可以為0，第三比較結(jié)果信號可以為O ;
[0100]當工作電壓大于所述最低參考電壓，小于所述中間參考電壓時，所述第一比較結(jié)果信號可以為1，第二比較結(jié)果信號可以為0，第三比較結(jié)果信號可以為O ;
[0101]當工作電壓大于所述中間參考電壓，小于所述最高參考電壓時，所述第一比較結(jié)果信號可以為1，第二比較結(jié)果信號可以為1，第三比較結(jié)果信號可以為O ;
[0102]當工作電壓大于所述最高參考電壓時，所述第一比較結(jié)果信號可以為1，第二比較結(jié)果信號可以為1，第三比較結(jié)果信號可以為I。
[0103]步驟302，依據(jù)所述至少兩個比較結(jié)果信號產(chǎn)生至少兩個使能信號；
[0104]在本發(fā)明的一種優(yōu)選實施例中，所述使能信號可以包括第一使能信號，第二使能信號，第三使能信號，第四使能信號；所述使能信號由使能單元生成，所述使能單元可以包括第一反相器，第二反相器，第三反相器，第一與邏輯元件，第二與邏輯元件，以及第三與邏輯元件，所述第一比較結(jié)果信號可以連接第一反相器的輸入端及第一與邏輯元件的輸入端，所述第二比較結(jié)果信號可以連接第二反相器的輸入端及第二與邏輯元件的輸入端，所述第三比較結(jié)果信號可以連接第三反相器的輸入端及第三與邏輯元件的輸入端；所述使能單元包括:
[0105]當所述第一比較結(jié)果信號為0，第二比較結(jié)果信號為0，第三比較結(jié)果信號為O時，從所述第一與邏輯元件的輸出端可以輸出為I的第一使能信號；
[0106]當所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為0，第三比較結(jié)果信號為O時，從所述第二與邏輯元件的輸出端可以輸出為I的第二使能信號；
[0107]當所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為1，第三比較結(jié)果信號為O時，從所述第三與邏輯元件的輸出端可以輸出為I的第三使能信號；
[0108]當所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為1，第三比較結(jié)果信號為I時，從所述第四與邏輯元件的輸出端可以輸出為I的第四使能信號。
[0109]步驟303，接收基準時鐘；以及，依據(jù)所述至少兩個使能信號分別采用至少兩路不同長度的反相器鏈，將所述基準時鐘調(diào)整為至少兩路相應(yīng)大小的工作時鐘。
[0110]在本發(fā)明的一種優(yōu)選實施例中，所述工作時鐘可以包括第一工作時鐘，第二工作時鐘，第三工作時鐘，以及第四工作時鐘；所述第一工作時鐘可以為依據(jù)所述第一使能信號，采用第一反相器鏈調(diào)整所述基準時鐘形成；所述第二工作時鐘可以為依據(jù)所述第二使能信號，采用第二反相器鏈調(diào)整所述基準時鐘形成；所述第三工作時鐘可以為依據(jù)所述第三使能信號，采用第三反相器鏈調(diào)整所述基準時鐘形成；所述第四工作時鐘可以為依據(jù)所述第四使能信號，采用第四反相器鏈調(diào)整所述基準時鐘形成；
[0111]其中，所述第一反相器鏈可以為最短反相器鏈，所述第二反相器鏈可以為針對所述最短反相器鏈增加一級緩沖器所形成的反相器鏈，所述第三反相器鏈可以為針對所述最短反相器鏈增加兩級緩沖器所形成的反相器鏈，所述第四反相器鏈可以為針對所述最短反相器鏈增加三級緩沖器所形成的反相器鏈。
[0112]在本發(fā)明的一種優(yōu)選實施例中，所述驅(qū)動信號用于驅(qū)動時鐘驅(qū)動單元，所述時鐘驅(qū)動單元可以包括第一緩沖器，第二緩沖器，第三緩沖器，第四緩沖器，第五反相器，第六反相器，第七反相器，第八反相器，第九反相器，第一乘法器，第二乘法器，第三乘法器，以及第四乘法器，其中，所述第一乘法器，第二乘法器，第三乘法器，以及第四乘法器的輸出端連接到第九反相器輸入端；
[0113]所述第一緩沖器的輸入端可以接收基準時鐘；所述第一緩沖器的輸出端可以連接第一乘法器的輸入端及第二緩沖器的輸入端；所述第二緩沖器的輸出端可以連接第二乘法器的輸入端及第三緩沖器的輸入端；所述第三緩沖器的輸出端可以連接第三乘法器的輸入端及第四緩沖器的輸入端；所述第四緩沖器的輸出端可以連接第四乘法器的輸入端；
[0114]所述第一使能信號可以連接第一乘法器的輸入端，所述第一使能信號還可以通過第五反相器連接第一乘法器輸入端；所述第二使能信號可以連接第二乘法器的輸入端，所述第二使能信號還可以通過第六反相器連接第二乘法器輸入端；所述第三使能信號可以連接第三乘法器的輸入端，所述第三使能信號還可以通過第七反相器連接第三乘法器輸入端；所述第四使能信號可以連接第四乘法器的輸入端，所述第四使能信號還可以通過第八反相器連接第四乘法器輸入端；所述時鐘驅(qū)動單元可以包括:
[0115]當所述第一使能信號為I時，所述第一乘法器導(dǎo)通，所述基準時鐘可以經(jīng)過第一緩沖器從第九反相器的輸出端輸出第一工作時鐘；
[0116]當所述第二使能信號為I時，所述第二乘法器導(dǎo)通，所述基準時鐘可以經(jīng)過第一緩沖器，第二緩沖器從第九反相器的輸出端輸出第二工作時鐘；
[0117]當所述第三使能信號為I時，所述第三乘法器導(dǎo)通，所述基準時鐘可以經(jīng)過第一緩沖器，第二緩沖器，第三緩沖器從第九反相器的輸出端輸出第三工作時鐘；
[0118]當所述第四使能信號為I時，所述第四乘法器導(dǎo)通，所述基準時鐘可以經(jīng)過第一緩沖器，第二緩沖器，第三緩沖器，第四緩沖器從第九反相器的輸出端輸出第四工作時鐘。
[0119]需要說明的是，對于方法實施例，為了簡單描述，故將其都表述為一系列的動作組合，但是本領(lǐng)域技術(shù)人員應(yīng)該知悉，本發(fā)明并不受所描述的動作順序的限制，因為依據(jù)本發(fā)明，某些步驟可以采用其他順序或者同時進行。其次，本領(lǐng)域技術(shù)人員也應(yīng)該知悉，說明書中所描述的實施例均屬于優(yōu)選實施例，所涉及的動作和單元并不一定是本發(fā)明所必須的。
[0120]本說明書中的各個實施例均采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。
[0121]以上對本發(fā)明所提供的一種輸出時間保持電路及方法，進行了詳細介紹，本文中應(yīng)用了具體個例對本發(fā)明的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在【具體實施方式】及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。
【權(quán)利要求】
1.一種輸出時間保持電路，其特征在于，包括: 電壓比較單元，用于將工作電壓與預(yù)置的參考電壓進行比較，獲得至少兩個比較結(jié)果信號; 使能單元，用于依據(jù)所述至少兩個比較結(jié)果信號產(chǎn)生至少兩個使能信號； 時鐘驅(qū)動單元，用于接收基準時鐘；以及，依據(jù)所述至少兩個使能信號分別采用至少兩路不同長度的反相器鏈，將所述基準時鐘調(diào)整為至少兩路相應(yīng)大小的工作時鐘。
2.根據(jù)權(quán)利要求1所述的輸出時間保持電路，其特征在于，所述比較結(jié)果信號包括第一比較結(jié)果信號，第二比較結(jié)果信號，第三比較結(jié)果信號，其中，所述第一比較結(jié)果信號為將工作電壓與預(yù)置的最低參考電壓進行比較獲得；所述第二比較結(jié)果信號為將工作電壓與預(yù)置的中間參考電壓進行比較獲得；所述第三比較結(jié)果信號為將工作電壓與預(yù)置的最高參考電壓進行比較獲得。
3.根據(jù)權(quán)利要求2所述的輸出時間保持電路，其特征在于，所述電壓比較單元包括第一電壓比較器，第二電壓比較器，以及第三電壓比較器，所述第一電壓比較器，第二電壓比較器，以及第三電壓比較器正輸入端連接工作電壓；所述第一電壓比較器的負輸入端連接最低參考電壓，所述第二電壓比較器的負輸入端連接中間參考電壓，所述第三電壓比較器的負輸入端連接最高參考電壓；所述第一電壓比較器依據(jù)所述最低參考電壓從輸出端輸出第一比較結(jié)果信號；所述第二電壓比較器依據(jù)所述中間參考電壓從輸出端輸出第二比較結(jié)果信號；所述第三電壓比較器依據(jù)所述最高參考電壓從輸出端輸出第三比較結(jié)果信號，所述電壓比較單元包括: 當工作電壓小于所述最低參考電壓時，所述第一比較結(jié)果信號為O，第二比較結(jié)果信號為O，第三比較結(jié)果信號為O; 當工作電壓大于所述最低參考電壓，小于所述中間參考電壓時，所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為O，第三比較結(jié)果信號為O ; 當工作電壓大于所述中間參考電壓，小于所述最高參考電壓時，所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為1，第三比較結(jié)果信號為O ; 當工作電壓大于所述最高參考電壓時，所述第一比較結(jié)果信號為I，第二比較結(jié)果信號為1，第三比較結(jié)果信號為I。
4.根據(jù)權(quán)利要求1所述的輸出時間保持電路，其特征在于，所述使能信號包括第一使能信號，第二使能信號，第三使能信號，第四使能信號；所述使能單元包括第一反相器，第二反相器，第三反相器，第一與邏輯元件，第二與邏輯元件，以及第三與邏輯元件，所述第一比較結(jié)果信號連接第一反相器的輸入端及第一與邏輯元件的輸入端，所述第二比較結(jié)果信號連接第二反相器的輸入端及第二與邏輯元件的輸入端，所述第三比較結(jié)果信號連接第三反相器的輸入端及第三與邏輯元件的輸入端；所述使能單元包括: 當所述第一比較結(jié)果信號為O，第二比較結(jié)果信號為O，第三比較結(jié)果信號為O時，從所述第一與邏輯元件的輸出端輸出為I的第一使能信號； 當所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為O，第三比較結(jié)果信號為O時，從所述第二與邏輯元件的輸出端輸出為I的第二使能信號； 當所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為1，第三比較結(jié)果信號為O時，從所述第三與邏輯元件的輸出端輸出為I的第三使能信號； 當所述第一比較結(jié)果信號為1，第二比較結(jié)果信號為1，第三比較結(jié)果信號為I時，從所述第四與邏輯元件的輸出端輸出為I的第四使能信號。
5.根據(jù)權(quán)利要求1所述的輸出時間保持電路，其特征在于，所述工作時鐘包括第一工作時鐘，第二工作時鐘，第三工作時鐘，以及第四工作時鐘；所述第一工作時鐘為依據(jù)所述第一使能信號，采用第一反相器鏈調(diào)整所述基準時鐘形成；所述第二工作時鐘為依據(jù)所述第二使能信號，采用第二反相器鏈調(diào)整所述基準時鐘形成；所述第三工作時鐘為依據(jù)所述第三使能信號，采用第三反相器鏈調(diào)整所述基準時鐘形成；所述第四工作時鐘為依據(jù)所述第四使能信號，采用第四反相器鏈調(diào)整所述基準時鐘形成； 其中，所述第一反相器鏈為最短反相器鏈，所述第二反相器鏈為針對所述最短反相器鏈增加一級緩沖器所形成的反相器鏈，所述第三反相器鏈為針對所述最短反相器鏈增加兩級緩沖器所形成的反相器鏈，所述第四反相器鏈為針對所述最短反相器鏈增加三級緩沖器所形成的反相器鏈。
6.根據(jù)權(quán)利要求5所述的輸出時間保持電路，其特征在于，所述時鐘驅(qū)動單元包括第一緩沖器，第二緩沖器，第三緩沖器，第四緩沖器，第五反相器，第六反相器，第七反相器，第八反相器，第九反相器，第一乘法器，第二乘法器，第三乘法器，以及第四乘法器，其中，所述第一乘法器，第二乘法器，第三乘法器，以及第四乘法器的輸出端連接到第九反相器輸入端; 所述第一緩沖器的輸入端接收基準時鐘；所述第一緩沖器的輸出端連接第一乘法器的輸入端及第二緩沖器的輸入端；所述第二緩沖器的輸出端連接第二乘法器的輸入端及第三緩沖器的輸入端；所述第三緩沖器的輸出端連接第三乘法器的輸入端及第四緩沖器的輸入端；所述第四緩沖器的輸出端連接第四乘法器的輸入端； 所述第一使能信號連接第一乘法器的輸入端，所述第一使能信號還通過第五反相器連接第一乘法器輸入端；所述第二使能信號連接第二乘法器的輸入端，所述第二使能信號還通過第六反相器連接第二乘法器輸入端；所述第三使能信號連接第三乘法器的輸入端，所述第三使能信號還通過第七反相器連接第三乘法器輸入端；所述第四使能信號連接第四乘法器的輸入端，所述第四使能信號還通過第八反相器連接第四乘法器輸入端；所述時鐘驅(qū)動單元包括: 當所述第一使能信號為I時，所述第一乘法器導(dǎo)通，所述基準時鐘經(jīng)過第一緩沖器從第九反相器的輸出端輸出第一工作時鐘； 當所述第二使能信號為I時，所述第二乘法器導(dǎo)通，所述基準時鐘經(jīng)過第一緩沖器，第二緩沖器從第九反相器的輸出端輸出第二工作時鐘； 當所述第三使能信號為I時，所述第三乘法器導(dǎo)通，所述基準時鐘經(jīng)過第一緩沖器，第二緩沖器，第三緩沖器從第九反相器的輸出端輸出第三工作時鐘； 當所述第四使能信號為I時，所述第四乘法器導(dǎo)通，所述基準時鐘經(jīng)過第一緩沖器，第二緩沖器，第三緩沖器，第四緩沖器從第九反相器的輸出端輸出第四工作時鐘。
7.根據(jù)權(quán)利要求1所述的輸出時間保持電路，其特征在于，所述輸出時間保持電路用于芯片中。
8.一種輸出時間保持的方法，其特征在于，包括: 將工作電壓與預(yù)置的參考電壓進行比較，獲得至少兩個比較結(jié)果信號； 依據(jù)所述至少兩個比較結(jié)果信號產(chǎn)生至少兩個使能信號； 接收基準時鐘；以及，依據(jù)所述至少兩個使能信號分別采用至少兩路不同長度的反相器鏈，將所述基準時鐘調(diào)整為至少兩路相應(yīng)大小的工作時鐘。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述工作時鐘包括第一工作時鐘，第二工作時鐘，第三工作時鐘，以及第四工作時鐘；所述第一工作時鐘為依據(jù)所述第一使能信號，采用第一反相器鏈調(diào)整所述基準時鐘形成；所述第二工作時鐘為依據(jù)所述第二使能信號，采用第二反相器鏈調(diào)整所述基準時鐘形成；所述第三工作時鐘為依據(jù)所述第三使能信號，采用第三反相器鏈調(diào)整所述基準時鐘形成；所述第四工作時鐘為依據(jù)所述第四使能信號，采用第四反相器鏈調(diào)整所述基準時鐘形成； 其中，所述第一反相器鏈為最短反相器鏈，所述第二反相器鏈為針對所述最短反相器鏈增加一級緩沖器所形成的反相器鏈，所述第三反相器鏈為針對所述最短反相器鏈增加兩級緩沖器所形成的反相器鏈，所述第四反相器鏈為針對所述最短反相器鏈增加三級緩沖器所形成的反相器鏈。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述使能信號用于驅(qū)動時鐘驅(qū)動單元，所述時鐘驅(qū)動單元包括第一緩沖器，第二緩沖器，第三緩沖器，第四緩沖器，第五反相器，第六反相器，第七反相器，第八反相器，第九反相器，第一乘法器，第二乘法器，第三乘法器，以及第四乘法器，其中，所述第一乘法器，第二乘法器，第三乘法器，以及第四乘法器的輸出端連接到第九反相器輸入端； 所述第一緩沖器的輸入端接收基準時鐘；所述第一緩沖器的輸出端連接第一乘法器的輸入端及第二緩沖器的輸入端；所述第二緩沖器的輸出端連接第二乘法器的輸入端及第三緩沖器的輸入端；所述第三緩沖器的輸出端連接第三乘法器的輸入端及第四緩沖器的輸入端；所述第四緩沖器的輸出端連接第四乘法器的輸入端； 所述第一使能信號連接第一乘法器的輸入端，所述第一使能信號還通過第五反相器連接第一乘法器輸入端；所述第二使能信號連接第二乘法器的輸入端，所述第二使能信號還通過第六反相器連接第二乘法器輸入端；所述第三使能信號連接第三乘法器的輸入端，所述第三使能信號還通過第七反相器連接第三乘法器輸入端；所述第四使能信號連接第四乘法器的輸入端，所述第四使能信號還通過第八反相器連接第四乘法器輸入端；所述方法包括: 當所述第一使能信號為I時，所述第一乘法器導(dǎo)通，所述基準時鐘經(jīng)過第一緩沖器從第九反相器的輸出端輸出第一工作時鐘； 當所述第二使能信號為I時，所述第二乘法器導(dǎo)通，所述基準時鐘經(jīng)過第一緩沖器，第二緩沖器從第九反相器的輸出端輸出第二工作時鐘； 當所述第三使能信號為I時，所述第三乘法器導(dǎo)通，所述基準時鐘經(jīng)過第一緩沖器，第二緩沖器，第三緩沖器從第九反相器的輸出端輸出第三工作時鐘； 當所述第四使能信號為I時，所述第四乘法器導(dǎo)通，所述基準時鐘經(jīng)過第一緩沖器，第二緩沖器，第三緩沖器，第四緩沖器從第九反相器的輸出端輸出第四工作時鐘。
【文檔編號】H03K19/0175GK104348467SQ201310317197
【公開日】2015年2月11日 申請日期:2013年7月25日 優(yōu)先權(quán)日:2013年7月25日
【發(fā)明者】陳建梅, 蘇如偉 申請人:北京兆易創(chuàng)新科技股份有限公司