專利名稱：一種多位三值雙軌多米諾比較器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種比較器，尤其是涉及一種多位三值雙軌多米諾比較器。
背景技術(shù)：
比較器是數(shù)字系統(tǒng)中重要的數(shù)字器件之一，是構(gòu)成算術(shù)運(yùn)算器的最基本單元，用來判斷二個(gè)數(shù)值的大小。采用三值信號(hào)的比較器，比較結(jié)果(大于、等于、小于)可用一個(gè)三值信號(hào)表示，與同樣數(shù)量二值信號(hào)相比，前者可以減少電路系統(tǒng)間的連線、增加單線攜帶信息量能力，從而提高了空間和時(shí)間的利用率。隨著半導(dǎo)體工藝的不斷進(jìn)步，布線面積已成為限制芯片面積的主要因素，采用多值理論設(shè)計(jì)的電路，可以有效節(jié)省芯片面積，降低生產(chǎn)成本。 多米諾電路以其速度快的優(yōu)良特性，被廣泛應(yīng)用于微處理器、存儲(chǔ)器、緩存器和探測(cè)儀器中的高速運(yùn)算電路及關(guān)鍵路徑中。多米諾電路由于周期性的預(yù)充電和放電操作，通常表現(xiàn)出較高的開關(guān)活動(dòng)性，因此動(dòng)態(tài)能耗較大。絕熱多米諾電路，采用交流電源供電，其能量轉(zhuǎn)換方式是汲取的電荷從電源傳至節(jié)點(diǎn)電容，再返回至電源端，實(shí)現(xiàn)能量的循環(huán)利用，從而降低電路功耗。多值單軌多米諾電路中，多值輸入信號(hào)需要經(jīng)過文字運(yùn)算轉(zhuǎn)化為二值輸入信號(hào)，采用雙軌邏輯可省去文字運(yùn)算，簡(jiǎn)化設(shè)計(jì)。因此，將多值邏輯、絕熱邏輯與雙軌多米諾電路結(jié)合起來應(yīng)用到比較器的設(shè)計(jì)中具有現(xiàn)實(shí)意義。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種在保證具有正確的邏輯功能的前提下，功耗較低的多位三值雙軌多米諾比較器。本發(fā)明解決上述技術(shù)問題所采用的技術(shù)方案為一種多位三值雙軌多米諾比較器，由至少兩位三值低功耗多米諾比較單元組成，所述的三值低功耗多米諾比較單元的輸入信號(hào)包括第一數(shù)值信號(hào)、第一互補(bǔ)數(shù)值信號(hào)、第二數(shù)值信號(hào)，第二互補(bǔ)數(shù)值信號(hào)、高位比較輸出信號(hào)、互補(bǔ)高位比較輸出信號(hào)，所述的三值低功耗多米諾比較單元包括用于控制邏輯2信號(hào)產(chǎn)生的第一控制電路、用于控制邏輯I信號(hào)產(chǎn)生的第二控制電路和比較信號(hào)產(chǎn)生電路，所述的第一控制電路接入所述的第一數(shù)值信號(hào)、所述的第一互補(bǔ)數(shù)值信號(hào)、所述的第二數(shù)值信號(hào)，所述的第二互補(bǔ)數(shù)值信號(hào)、所述的高位比較輸出信號(hào)和所述的互補(bǔ)高位比較輸出信號(hào)，所述的第二控制電路接入所述的第一數(shù)值信號(hào)、所述的第一互補(bǔ)數(shù)值信號(hào)、所述的第二數(shù)值信號(hào)，所述的第二互補(bǔ)數(shù)值信號(hào)、所述的高位比較輸出信號(hào)和所述的互補(bǔ)高位比較輸出信號(hào)，所述的比較信號(hào)產(chǎn)生電路接入所述的第一控制電路的輸出信號(hào)和所述的第二控制電路的輸出信號(hào)，所述的比較信號(hào)產(chǎn)生電路的信號(hào)輸出端輸出該三值低功耗多米諾比較單元的比較結(jié)果，所述的比較信號(hào)產(chǎn)生電路的互補(bǔ)信號(hào)輸出端輸出該三值低功耗多米諾比較單元的互補(bǔ)比較結(jié)果，高一位的三值低功耗多米諾比較單元的比較結(jié)果作為低一位的三值低功耗多米諾比較單元接入的高位比較輸出信號(hào)，高一位的三值低功耗多米諾比較單元的互補(bǔ)比較結(jié)果作為低一位的三值低功耗多米諾比較單元接入的互補(bǔ)高位比較輸出信號(hào)，最高位的三值低功耗多米諾比較單元接入的高位比較輸出信號(hào)和互補(bǔ)高位比較輸出信號(hào)均為邏輯I。每位三值低功耗多米諾比較單元中的第一控制電路包括第一 PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第i^一 NMOS管、第十二 NMOS管、第十三NMOS管、第十四NMOS管和第十五NMOS管，所述的第一 POMS管的漏極、所述的第一 NMOS管的漏極、所述的第三NMOS管的漏極和所述的第七NMOS管的漏極連接且其連接端為所述的第一控制電路的第一控制信號(hào)輸出端，所述的第一 NMOS管的源極與所述的第二 NMOS管的漏極連接，所述的第三NMOS管的源極與所述的第四NMOS管的漏極連接，所述的第二 NMOS管的源極、所述的第四NMOS管的源極和所述的第五NMOS管的漏極連接，所述的第五NMOS管的源極與所述的第六NMOS管的漏極連接，所述的第二 POMS管的漏極、所述的第八NMOS管的漏極、所述的第九NMOS管的漏極和所述的第十一 NMOS管的漏極連接且其連接端為所述的第一控制電路的第二控制信號(hào)輸出端，所述的第九NMOS管的源極與所述的第十NMOS管的漏極連接，所述的第十一 NMOS管的源極與所述的第十二 NMOS管的漏極連接，所述的第十NMOS管的源極、所述的第十二 NMOS管的源極和所述的第十三NMOS管的漏極連接,所述·的第十三NMOS管的源極與所述的第十四NMOS管的漏極連接，所述的第六NMOS管的源極、所述的第七NMOS管的源極、所述的第八NMOS管的源極、所述的第十四NMOS管的源極和所述的第十五NMOS管的漏極連接，所述的第一 NMOS管的柵極和所述的第四NMOS管的柵極均接入所述的第一數(shù)值信號(hào)，所述的第九NMOS管的柵極和所述的第十二 NMOS管的柵極均接入所述的第一互補(bǔ)數(shù)值信號(hào)，所述的第二 NMOS管的柵極和所述的第三NMOS管的柵極均接入所述的第二互補(bǔ)數(shù)值信號(hào)，所述的第十NMOS管的柵極和所述的第十一 NMOS管的柵極均接入所述的第二數(shù)值信號(hào)，所述的第五NMOS管的柵極、所述的第七NMOS管的柵極和所述的第十三NMOS管的柵極均接入所述的高位比較輸出信號(hào)，所述的第六NONS管的柵極、所述的第八NMOS管的柵極和所述的第十四NMOS管的柵極均接入所述的互補(bǔ)高位比較輸出信號(hào)，所述的第一 POMS管的源極、所述的第二 POMS管的源極和所述的第十五NMOS管的源極均接入幅值電平對(duì)應(yīng)邏輯2的功率時(shí)鐘信號(hào)，所述的第一 PMOS管的柵極、所述的第二 PMOS管的柵極和所述的第十五NMOS管的柵極均接入幅值電平對(duì)應(yīng)邏輯2的第一鐘控時(shí)鐘信號(hào)，所述的幅值電平對(duì)應(yīng)邏輯2的功率時(shí)鐘信號(hào)與所述的幅值電平對(duì)應(yīng)邏輯2的第一鐘控時(shí)鐘信號(hào)的相位相差180度。每位三值低功耗多米諾比較單元中的第二控制電路包括第三PMOS管、第四PMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第二^^一 NMOS管、第二十二 NMOS管、第二十三NMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管、第二十七NMOS管、第二十八NMOS管、第二十九NMOS管、第三十NMOS管、第三^^一 NMOS管、第三十二 NMOS管、第三十三NMOS管、第三十四NMOS管、第三十五NMOS管和第三十六NMOS管,所述的第三POMS管的漏極、所述的第十六NMOS管的漏極、所述的第十八NMOS管的漏極和所述的第二十NMOS管的漏極連接且其連接端為所述的第二控制電路的第一控制信號(hào)輸出端，所述的第十六NMOS管的源極與所述的第十七NMOS管的漏極連接，所述的第十八NMOS管的源極與所述的第十九NMOS管的漏極連接，所述的第二十NMOS管的源極與所述的第二十一 NMOS管的漏極連接，所述的第二十一 NMOS管的源極與所述的第二十二 NMOS管的漏極連接，所述的第二十二 NMOS管的源極與所述的第二十三NMOS管的漏極連接，所述的第十七NMOS管的源極、所述的第十九NMOS管的源極、所述的第二十三NMOS管的源極和所述的第二十四NMOS管的漏極連接，所述的第二十四NMOS管的源極與所述的第二十五NMOS管的漏極連接，所述的第四POMS管的漏極、所述的第二十六NMOS管的漏極、所述的第三十NMOS管的漏極和所述的第三十二 NMOS管的漏極連接且其連接端為所述的第二控制電路的第二控制信號(hào)輸出端，所述的第二十六NMOS管的源極與所述的第二十七NMOS管的漏極連接，所述的第二十七NMOS管的源極與所述的第二十八NMOS管的漏極連接，所述的第二十八NMOS管的源極與所述的第二十九NMOS管的漏極連接，所述的第三十·NMOS管的源極與所述的第三i^一 NMOS管的漏極連接，所述的第三十二 NMOS管的源極與所述的第三十三NMOS管的漏極連接，所述的第二十九NMOS管的源極、所述的第三i^一 NMOS管的源極、所述的第三十三NMOS管的源極和所述的第三十四NMOS管的漏極連接，所述的第三十四NMOS管的源極與所述的第三十五NMOS管的漏極連接，所述的第二十五NMOS管的源極、所述的第三十五NMOS管的源極和所述的第三十六NMOS管的漏極連接，所述的第十六NMOS管的柵極、所述的第二十NMOS管的柵極、所述的第二十一 NMOS管的柵極、所述的第二十六NMOS管的柵極、所述的第二十七NMOS管的柵極和所述的第三十二 NMOS管的柵極均接入所述的第一數(shù)值信號(hào)，所述的第十七NMOS管的柵極、所述的第二十二 NMOS管的柵極、所述的第二十三NMOS管的柵極、所述的第二十八NMOS管的柵極、所述的第二十九NMOS管的柵極和所述的第三十三NMOS管的柵極均接入所述的第二數(shù)值信號(hào)，所述的第十八NMOS管的柵極和所述的第三十NMOS管的柵極均接入所述的第一互補(bǔ)數(shù)值信號(hào)，所述的第十九NMOS管的柵極和所述的第三十NMOS管的柵極均接入所述的第二互補(bǔ)數(shù)值信號(hào)，所述的第二十四NMOS管的柵極和所述的第三十四NMOS管的柵極均接入所述的高位比較輸出信號(hào)，所述的第二十五NMOS管的柵極和所述的第三十五NMOS管的柵極均接入所述的互補(bǔ)高位比較輸出信號(hào)，所述的第三POMS管的源極、所述的第四POMS管的源極和所述的第三十六NMOS管的源極均接入所述的幅值電平對(duì)應(yīng)邏輯2的功率時(shí)鐘信號(hào)，所述的第三PMOS管的柵極、所述的第四PMOS管的柵極和所述的第三十六NMOS管的柵極均接入所述的幅值電平對(duì)應(yīng)邏輯2的第一鐘控時(shí)鐘信號(hào)。每個(gè)三值低功耗多米諾比較單元中的比較信號(hào)產(chǎn)生電路包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第三十七NMOS管和第三十八NMOS管，所述的第五POMS管的漏極、所述的第六POMS管的漏極和所述的第三十七NMOS管的漏極連接且其連接端為所述的比較信號(hào)產(chǎn)生電路的信號(hào)輸出端，所述的第七POMS管的漏極、所述的第八POMS管的漏極和所述的第三十八NMOS管的漏極連接且其連接端為所述的比較信號(hào)產(chǎn)生電路的互補(bǔ)信號(hào)輸出端，所述的第五PMOS管的柵極與所述的第一控制電路的第一控制信號(hào)輸出端連接，所述的第六PMOS管的柵極與所述的第二控制電路的第一控制信號(hào)輸出端連接，所述的第七PMOS管的柵極與所述的第二控制電路的第二控制信號(hào)輸出端連接，所述的第八PMOS管的柵極與所述的第一控制電路的第二控制信號(hào)輸出端連接，所述的第五POMS管的源極、所述的第八POMS管的源極、所述的第三十七NMOS管的源極和所述的第三十八NMOS管的源極均接入所述的幅值電平對(duì)應(yīng)邏輯2的第一鐘控時(shí)鐘信號(hào)，所述的第六POMS管的源極和所述的第七POMS管的源極均接入幅值電平對(duì)應(yīng)邏輯的I的第二鐘控時(shí)鐘信號(hào)，所述的第三十七NMOS管的柵極和所述的第三十八NMOS管的柵極均接入所述的幅值電平對(duì)應(yīng)邏輯2的功率時(shí)鐘信號(hào)，所述的第一鐘控時(shí)鐘信號(hào)的相位與所述的第二鐘控時(shí)鐘信號(hào)的相位相同。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于通過將多值邏輯、絕熱邏輯與雙軌多米諾電路應(yīng)用到比較器的設(shè)計(jì)中，結(jié)合開關(guān)信號(hào)理論設(shè)計(jì)出符合正確的邏輯功能的三值低功耗多米諾比較單元，該比較單元由第一控制電路、第二控制電路和比較信號(hào)產(chǎn)生電路組成，邏輯功能正確，且結(jié)構(gòu)簡(jiǎn)單，基于該三值低功耗多米諾比較單元的多位三值雙軌多米諾比較器與常規(guī)多位三值多米諾比較器相比，功耗節(jié)省約71. 4%，具有明顯的低功耗特性。


圖I (a)為Ci+1=0時(shí)，Ci的卡諾圖；圖I (b)為Ci+1=l時(shí)，Ci的卡諾圖；圖I (c)為Ci+1=2時(shí)，Ci的卡諾圖；·
圖2 (a)為Ci+1=0時(shí)，f的卡諾圖；圖2 (b)為Ci+1=l時(shí)，G的卡諾圖；圖2 (C)為Ci+1=2時(shí)，g的卡諾圖；圖3為四位三值雙軌多米諾比較器的電路圖；圖4 Ca)為三值低功耗多米諾比較單元的電路圖；圖4 (b)為三值低功耗多米諾比較單元的符號(hào)圖；圖5 Ca)為三值低功耗多米諾比較單元中的第一控制電路的電路圖；圖5 (b)為三值低功耗多米諾比較單元中的第一控制電路的符號(hào)圖；圖6 Ca)為三值低功耗多米諾比較單元中的第二控制電路的電路圖；圖6 (b)為三值低功耗多米諾比較單元中的第二控制電路的符號(hào)圖；圖7 Ca)為三值低功耗多米諾比較單元中的比較信號(hào)產(chǎn)生電路的電路圖；圖7 (b)為三值低功耗多米諾比較單元中的比較信號(hào)產(chǎn)生電路的符號(hào)圖；圖8為功率時(shí)鐘信號(hào)、第一鐘控時(shí)鐘信號(hào)和第二鐘控時(shí)鐘信號(hào)的波形圖；圖9為三值低功耗多米諾比較單元的模擬波形圖；圖10為三值低功耗多米諾比較單元與常規(guī)三值多米諾比較單元的瞬態(tài)能耗比較圖；圖11為四位三值雙軌多米諾比較器的模擬波形圖；圖12為四位三值雙軌多米諾比較器與常規(guī)四位三值多米諾比較器的瞬態(tài)能耗比較圖。
具體實(shí)施例方式以下結(jié)合附圖實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。一種多位三值雙軌多米諾比較器，該比較器為高位先比的比較器，由至少兩位三值低功耗多米諾比較單元組成，三值低功耗多米諾比較單元的輸入信號(hào)包括第一數(shù)值信號(hào)、第一互補(bǔ)數(shù)值信號(hào)、第二數(shù)值信號(hào)，第二互補(bǔ)數(shù)值信號(hào)、高位比較輸出信號(hào)、互補(bǔ)高位比較輸出信號(hào)，三值低功耗多米諾比較單元包括用于控制邏輯2信號(hào)產(chǎn)生的第一控制電路、用于控制邏輯I信號(hào)產(chǎn)生的第二控制電路和比較信號(hào)產(chǎn)生電路，第一控制電路接入第一數(shù)值信號(hào)、第一互補(bǔ)數(shù)值信號(hào)、第二數(shù)值信號(hào)，第二互補(bǔ)數(shù)值信號(hào)、高位比較輸出信號(hào)和互補(bǔ)高位比較輸出信號(hào)，第二控制電路接入第一數(shù)值信號(hào)、第一互補(bǔ)數(shù)值信號(hào)、第二數(shù)值信號(hào)，第二互補(bǔ)數(shù)值信號(hào)、高位比較輸出信號(hào)和互補(bǔ)高位比較輸出信號(hào)，比較信號(hào)產(chǎn)生電路接入第一控制電路的輸出信號(hào)和第二控制電路的輸出信號(hào)，比較信號(hào)產(chǎn)生電路的信號(hào)輸出端輸出該三值低功耗多米諾比較單元的比較結(jié)果，比較信號(hào)產(chǎn)生電路的互補(bǔ)信號(hào)輸出端輸出該三值低功耗多米諾比較單元的互補(bǔ)比較結(jié)果，高一位的三值低功耗多米諾比較單元的比較結(jié)果作為低一位的三值低功耗多米諾比較單元接入的高位比較輸出信號(hào)，高一位的三值低功耗多米諾比較單元的互補(bǔ)比較結(jié)果作為低一位的三值低功耗多米諾比較單元接入的互補(bǔ)高位比較輸出信號(hào)，最高位的三值低功耗多米諾比較單元接入的高位比較輸出信號(hào)和互補(bǔ)高位比較輸出信號(hào)均為邏輯I。本發(fā)明的設(shè)計(jì)思路為三值低功耗多米諾比較單元作為本發(fā)明的核心，首先需要設(shè)計(jì)出三值低功耗多米諾比較單元的電路。三值低功耗多米諾比較單元的設(shè)計(jì)思路為首先引入三值邏輯。應(yīng)用三值邏輯設(shè)計(jì)數(shù)值比較單元有個(gè)優(yōu)點(diǎn)比較結(jié)果(大于、等于、小于)正好可以用一個(gè)三值信號(hào)予以表 示。設(shè)\為輸入比較單元的第一數(shù)值信號(hào)、Bi為輸入比較單元的第二數(shù)值信號(hào)，Ci+1為輸入比較單元的高位比較輸出信號(hào)，(^為比較單元輸出的比較結(jié)果。由于待比較的兩個(gè)數(shù)均為多位數(shù)，則Ai為待比較的第一個(gè)多位數(shù)中的第i位數(shù)對(duì)應(yīng)的信號(hào)，Bi為待比較的第二個(gè)多位數(shù)中的第i位數(shù)對(duì)應(yīng)的信號(hào)，Ci+1為待比較的第一個(gè)多位數(shù)的第i位以上的高位數(shù)A和待比較的第二個(gè)多位數(shù)的第i位以上的高位數(shù)B的比較結(jié)果，Ci為該三值低功耗多米諾比較單元的比較結(jié)果，即待比較的第一個(gè)多位數(shù)中從第i位至最高位的數(shù)值和待比較的第二個(gè)多位數(shù)中從第i位至最高位的數(shù)值的比較結(jié)果。由此，我們可以得到Ci的定義為
2 (A> H)C ,= \ ( A = B)⑴
O ( < B)分析式(I)可以得到如圖I (a) l (c)所示的比較單元的比較結(jié)果Ci的卡諾圖(K圖)，同理可得互補(bǔ)比較結(jié)果g的K圖，如2 (a) (c)所示。在三值邏輯的基礎(chǔ)上引入多米諾邏輯來設(shè)計(jì)三值低功耗多米諾比較單元，設(shè)第一數(shù)值信號(hào)為化、第一互補(bǔ)數(shù)值信號(hào)I、第二數(shù)值信號(hào)為Bi,第二互補(bǔ)數(shù)值信號(hào)瓦、高位比較輸出信號(hào)為Ci+1、互補(bǔ)高位比較輸出信號(hào)G ,三值低功耗多米諾比較單元的比較結(jié)果為Ci,三值低功耗多米諾比較單元的互補(bǔ)比較結(jié)果為巧，elk和^分別為功率時(shí)鐘信號(hào)和鐘控時(shí)鐘信號(hào)。由于多米諾電路不能同時(shí)產(chǎn)生0、1、2三種邏輯值，因此需要兩種電路和分別控制邏輯I和邏輯2的產(chǎn)生。根據(jù)信號(hào)開關(guān)理論和Ci和Γ的K圖，結(jié)合雙軌多米諾電路特點(diǎn)，可以分別設(shè)計(jì)得到控制邏輯I和邏輯2產(chǎn)生的控制電路，再根據(jù)上述控制電路可以得到比較信號(hào)產(chǎn)生電路，從而得到三值低功耗多米諾比較單元的整體電路，在三值低功耗多米諾比較單元的基礎(chǔ)上設(shè)計(jì)得到多位三值雙軌多米諾比較器。實(shí)施例如圖3所示，一種四位三值雙軌多米諾比較器，由四個(gè)三值低功耗多米諾比較單元組成，高一位的三值低功耗多米諾比較單元的比較結(jié)果作為低一位的三值低功耗多米諾比較單元接入的高位比較輸出信號(hào)，高一位的三值低功耗多米諾比較單元的互補(bǔ)比較結(jié)果作為低一位的三值低功耗多米諾比較單元接入的互補(bǔ)高位比較輸出信號(hào)，最高位的三值低功耗多米諾比較單元接入的高位比較輸出信號(hào)和互補(bǔ)高位比較輸出信號(hào)均為邏輯
Io如圖4 (a)所示，本實(shí)施例中，三值低功耗多米諾比較單元包括用于控制邏輯2信號(hào)產(chǎn)生的第一控制電路Y1、用于控制邏輯I信號(hào)產(chǎn)生的第二控制電路Y2和比較信號(hào)產(chǎn)生電路γ3。其符號(hào)如圖4 (b)所示。如圖5 (a)所示，本實(shí)施例中，第η位三值低功耗多米諾比較單元中的第一控制電路Y1包括第一 PMOS管Ρ1、第二 PMOS管Ρ2、第一 NMOS管NI、第二 NMOS管Ν2、第三NMOS管Ν3、第四NMOS管Ν4、第五NMOS管Ν5、第六NMOS管Ν6、第七NMOS管Ν7、第八NMOS管Ν8、第九NMOS管Ν9、第十NMOS管Ν10、第^^一 NMOS管Nil、第十二 NMOS管N12、第十三NMOS管N13、第十四NMOS管N14和第十五NMOS管N15，第一 PMOS管Pl的漏極、第一 NMOS管的漏 極NI、第三NMOS管N3的漏極和第七NMOS管N7的漏極連接且其連接端為第一控制電路Y1的第一控制信號(hào)輸出端，輸出用于控制比較信號(hào)產(chǎn)生電路Y3的信號(hào)輸出端是否產(chǎn)生邏輯2的控制信號(hào)Q1,第一 NMOS管NI的源極與第二 NMOS管N2的漏極連接，第三NMOS管N3的源極與第四NMOS管N4的漏極連接，第二 NMOS管N2的源極、第四NMOS管N4的源極和第五NMOS管N5的漏極連接，第五NMOS管N5的源極與第六NMOS管N6的漏極連接，第二 PMOS管P2的漏極、第八NMOS管N8的漏極、第九NMOS管N9的漏極和第i^一 NMOS管Nll的漏極連接且其連接端為第一控制電路Y1的第二控制信號(hào)輸出端，輸出用于控制比較信號(hào)產(chǎn)生電路Y3的互補(bǔ)信號(hào)輸出端是否產(chǎn)生邏輯2的控制信號(hào)Q2,第九NMOS管N9的源極與第十NMOS管NlO的漏極連接，第i^一 NMOS管Nll的源極與第十二 NMOS管N12的漏極連接，第十NMOS管NlO的源極、第十二 NMOS管N12的源極和第十三NMOS管N13的漏極連接，第十三NMOS管N13的源極與第十四NMOS管N14的漏極連接，第六NMOS管N6的源極、第七NMOS管N7的源極、第八NMOS管N8的源極、第十四NMOS管N14的源極和第十五NMOS管N15的漏極連接，第一 NMOS管NI的柵極和第四NMOS管N4的柵極均接入第一數(shù)值信號(hào)Ai，第九NMOS管N9的柵極和第十二 NMOS管N12的柵極均接入第一互補(bǔ)數(shù)值信號(hào):ξ，第二 NMOS管Ν2的柵極和第三NMOS管Ν3的柵極均接入第二互補(bǔ)數(shù)值信」,Ti I十NMOS管NlO的柵極和第i^一 NMOS管Nll的柵極均接入第二數(shù)值信號(hào)Bi，第五NMOS管N5的柵極、第七NMOS管N7的柵極和第十三NMOS管N13的柵極均接入高位比較輸出信號(hào)Ci+1，第六NONS管N6的柵極、第八NMOS管N8的柵極和第十四NMOS管N14的柵極均接入互補(bǔ)高位比較輸出# Γ~ ,第一 PMOS管Pl的源極、第二 PMOS管Ρ2的源極和第十五NMOS管Ν15的源極均接入幅值電平對(duì)應(yīng)邏輯2的功率時(shí)鐘信號(hào)clk，第一 PMOS管Pl的柵極、第二 PMOS管P2的柵極和第十五NMOS管N15的柵極均接入幅值電平對(duì)應(yīng)邏輯2的第一鐘控時(shí)鐘信號(hào)1，幅值電平對(duì)應(yīng)邏輯2的功率時(shí)鐘信號(hào)elk與幅值電平對(duì)應(yīng)邏輯2的第一鐘控時(shí)鐘信號(hào)I的相位相差180度。第一控制電路￥工的符號(hào)如圖5 (b)所示。如圖6 (a)所示，本實(shí)施例中，第η位三值低功耗多米諾比較單元中的第二控制電路Y2包括第三PMOS管Ρ3、第四PMOS管Ρ4、第十六NMOS管Ν16、第十七NMOS管Ν17、第十八NMOS 管 Ν18、第十九 NMOS 管 Ν19、第二十 NMOS 管 Ν20、第二^^一 NMOS 管 Ν21、第二十二 NMOS管Ν22、第二十三NMOS管Ν23、第二十四NMOS管Ν24、第二十五NMOS管Ν25、第二十六NMOS管Ν26、第二十七NMOS管Ν27、第二十八NMOS管Ν28、第二十九NMOS管Ν29、第三十NMOS管N30、第三^^一 NMOS管N31、第三十二 NMOS管N32、第三十三NMOS管N33、第三十四NMOS管N34、第三十五NMOS管N35和第三十六NMOS管N36，第三PMOS管P3的漏極、第十六NMOS管N16的漏極、第十八NMOS管N18的漏極和第二十NMOS管N20的漏極連接且其連接端為第二控制電路Y2的第一控制信號(hào)輸出端，輸出用于控制比較信號(hào)產(chǎn)生電路Y3的信號(hào)輸出端是否產(chǎn)生邏輯I的控制信號(hào)Q3,第十六NMOS管N16的源極與第十七NMOS管N17的漏極連接，第十八NMOS管N18的源極與第十九NMOS管N19的漏極連接，第二十NMOS管N20的源極與第二i^一 NMOS管N21的漏極連接，第二i^一 NMOS管N21的源極與第二十二 NMOS管N22的漏極連接，第二十二 NMOS管N22的源極與第二十三NMOS管N23的漏極連接，第十七NMOS管N17的源極、第十九NMOS管N19的源極、第二十三NMOS管N23的源極和第二十四NMOS管N24的漏極連接，第二十四NMOS管N24的源極與第二十五NMOS管N25的漏極連接，第
四PMOS管P4的漏極、第二十六NMOS管N26的漏極、第三十NMOS管N30的漏極和第三十二NMOS管N32的漏極連接且其連接端為第二控制電路Y2的第二控制信號(hào)輸出端，輸出用于控制比較信號(hào)產(chǎn)生電路Y3的互補(bǔ)信號(hào)輸出端是否產(chǎn)生邏輯I的控制信號(hào)Q4，第二十六NMOS管 N26的源極與第二十七NMOS管N27的漏極連接，第二十七NMOS管N27的源極與第二十八NMOS管N28的漏極連接，第二十八NMOS管N28的源極與第二十九NMOS管N29的漏極連接，第三十NMOS管N30的源極與第三i^一 NMOS管N31的漏極連接，第三十二 NMOS管N32的源極與第三十三NMOS管N33的漏極連接，第二十九NMOS管N29的源極、第三i^一 NMOS管N31的源極、第三十三NMOS管N33的源極和第三十四NMOS管N34的漏極連接，第三十四NMOS管N34的源極與第三十五NMOS管N35的漏極連接，第二十五NMOS管N25的源極、第三十五NMOS管N35的源極和第三十六NMOS管N36的漏極連接，第十六NMOS管N16的柵極、第二十NMOS管N20的柵極、第二i^一 NMOS管N21的柵極、第二十六NMOS管N26的柵極、第二十七NMOS管N27的柵極和第三十二 NMOS管N32的柵極均接入第一數(shù)值信號(hào)Ai,第十七NMOS管N17的柵極、第二十二 NMOS管N22的柵極、第二十三NMOS管N23的柵極、第二十八NMOS管N28的柵極、第二十九NMOS管N29的柵極和第三十三NMOS管N33的柵極均接入第二數(shù)值信號(hào)Bi,第十八NMOS管N18的柵極和第三十NMOS管N30的柵極均接入第一互補(bǔ)數(shù)值信號(hào)4，第十九NMOS管N19的柵極和第三十NMOS管N30的柵極均接入第二互補(bǔ)數(shù)值信號(hào)5第二十四NMOS管N24的柵極和第三十四NMOS管N34的柵極均接入高位比較輸出信I第二十五NMOS管N25的柵極和第三十五NMOS管N35的柵極均接入互補(bǔ)高位比較輸出信號(hào)(~ I三PMOS管P3的源極、第四PMOS管P4的源極和第三十六NMOS管N36的源極均接入幅值電平對(duì)應(yīng)邏輯2的功率時(shí)鐘信號(hào)clk，第三PMOS管P3的柵極、第四PMOS管P4的柵極和第三十六NMOS管N36的柵極均接入幅值電平對(duì)應(yīng)邏輯2的第一鐘控時(shí)鐘信號(hào)I。第二控制電路Y2的符號(hào)如圖6 (b)所示。如圖7 (a)所示，本實(shí)施例中，第η位三值低功耗多米諾比較單元中的比較信號(hào)產(chǎn)生電路Y3包括第五PMOS管Ρ5、第六PMOS管Ρ6、第七PMOS管Ρ7、第八PMOS管Ρ8、第三十七NMOS管Ν37和第三十八NMOS管Ν38，第五PMOS管Ρ5的漏極、第六PMOS管Ρ6的漏極和第三十七NMOS管Ν37的漏極連接且其連接端為比較信號(hào)產(chǎn)生電路Y3的信號(hào)輸出端，比較信號(hào)產(chǎn)生電路Y3的信號(hào)輸出端輸出比較結(jié)果Ci，第七PMOS管Ρ7的源極、第八PMOS管Ρ8的源極和第三十八NMOS管Ν38的漏極連接且其連接端為比較信號(hào)產(chǎn)生電路Y3的互補(bǔ)信號(hào)輸出端，比較信號(hào)產(chǎn)生電路Y3的互補(bǔ)信號(hào)輸出端輸出互補(bǔ)比較結(jié)果比較信號(hào)產(chǎn)生電路的互補(bǔ)信號(hào)輸出端輸出第一互補(bǔ)數(shù)值信號(hào) 和第二互補(bǔ)數(shù)值信號(hào)瓦的比較結(jié)果g，第五PMOS管P5的柵極與第一控制電路Y1的第一控制信號(hào)輸出端連接，接入用于控制比較信號(hào)產(chǎn)生電路Y3的信號(hào)輸出端是否產(chǎn)生邏輯2的控制信號(hào)Q1，控制信號(hào)Q1控制第五PMOS管P5是否導(dǎo)通，當(dāng)?shù)谖錚MOS管P5導(dǎo)通時(shí)，比較信號(hào)產(chǎn)生電路Y3的信號(hào)輸出端輸出為2，當(dāng)?shù)谖錚MOS管P5不導(dǎo)通時(shí)，比較信號(hào)產(chǎn)生電路Y3的信號(hào)輸出端的輸出值根據(jù)第六PMOS管P6是否導(dǎo)通來決定(輸出O或者1)，第六PMOS管P6的柵極與第二控制電路Y2的第一控制信號(hào)輸出端連接，接入用于控制比較信號(hào)產(chǎn)生電路Y3的信號(hào)輸出端是否產(chǎn)生邏輯I的控制信號(hào)Q3，第七PMOS管P7的柵極與第二控制電路Y2的第二控制信號(hào)輸出端連接，接入用于控制比較信號(hào)產(chǎn)生電路Y3的互補(bǔ)信號(hào)輸出端是否產(chǎn)生邏輯I的控制信號(hào)Q4,第八PMOS管P8的柵極與第一控制電路Y1的第二控制信號(hào)輸出端連接，接入用于控制比較信號(hào)產(chǎn)生電路Y3的互補(bǔ)信號(hào)輸出端是否產(chǎn)生邏輯2的控制信號(hào)Q2，第五PMOS管P5的漏極、第八PMOS管P8的漏極、第三十七NMOS管N37的源極和第三十八NMOS管N38的源極均接入幅值電平對(duì)應(yīng)邏輯2的第一鐘控時(shí)鐘信號(hào),第六PMOS管P6的源極和第七PMOS管P7的源極均接入幅值電平對(duì) 應(yīng)邏輯的I的第二鐘控時(shí)鐘信號(hào)，第三十七NMOS管N37的柵極和第三十八NMOS管N38的柵極均接入幅值電平對(duì)應(yīng)邏輯2的功率時(shí)鐘信號(hào)elk。比較信號(hào)產(chǎn)生電路Y3的符號(hào)如圖6 (b)所不。第一鐘控時(shí)鐘信號(hào)eft的相位與第二鐘控時(shí)鐘信號(hào)c/Ai的相位相同。功率時(shí)鐘信號(hào)elk、第一鐘控時(shí)鐘信號(hào)和第二鐘控時(shí)鐘信號(hào)I1的波形圖如圖8所示。本實(shí)施例中，n=l，2，3，4;i=n_l。利用HSPICE軟件，在TSMC O. 25 μ m CMOS工藝參數(shù)下，對(duì)本發(fā)明中的三值低功耗多米諾比較單元進(jìn)行模擬，其瞬態(tài)能耗的模擬波形圖如圖9所示。其中邏輯值0，1，2對(duì)應(yīng)的電平分別為0V，I. 25V，2. 5V的幅值分別為I. 25V，2. 5V，2. 5V，頻率都為25MHz。分析圖9可知，所設(shè)計(jì)的三值低功耗多米諾比較單元的邏輯功能正確。在相同參數(shù)下，將三值低功耗多米諾比較單元與采用直流電源的常規(guī)三值多米諾比較單元進(jìn)行瞬態(tài)能耗比較，其能耗比較圖如圖10所示。圖10中三值低功耗多米諾比較單元瞬態(tài)能耗曲線的凹底表示能量被回收至功率時(shí)鐘，從而有效地降低電路功耗。經(jīng)分析，與采用直流電源的常規(guī)三值多米諾比較單元相比，該三值低功耗多米諾比較單元功耗節(jié)省約60%，具有明顯的低功耗特性。利用HSPICE模擬得到四位三值雙軌多米諾比較器的瞬態(tài)特性圖，如圖11所示。模擬采用TSMC O. 25 μ m CMOS標(biāo)準(zhǔn)工藝參數(shù)。其中時(shí)鐘clk、^和ZF的幅值為2. 5V、2. 5V、I. 25V，頻率為 25MHz。分析圖 11 可知，當(dāng)輸入 A3A2A1Atl=OOOO, B3B2B1B0=OOOO 時(shí)，CQ=1，G=1,當(dāng)輸入 AAAA^OSO〗，B3B2B1Btl=Si^O 時(shí)，Ctl=O, G=2，當(dāng)輸入 A3A2A1Atl=IOlO, B3B2B1B0=OlOl 時(shí)，C0=2，■^ =0。由此可知，該電路具有正確的邏輯功能。將四位三值雙軌多米諾比較器與常規(guī)四位三值多米諾比較器在相同輸入信號(hào)和工藝參數(shù)下進(jìn)行比較，其瞬態(tài)能耗比較圖如圖12所示。分析圖12可知，在400ns時(shí)間內(nèi)，四位三值雙軌多米諾比較器相對(duì)于常規(guī)四位三值多米諾比較器能耗節(jié)省了約71. 4%，證明所設(shè)計(jì)的電路具有明顯的低功耗特性。
權(quán)利要求
1.一種多位三值雙軌多米諾比較器，其特征在于由至少兩位三值低功耗多米諾比較單元組成，所述的三值低功耗多米諾比較單元的輸入信號(hào)包括第一數(shù)值信號(hào)、第一互補(bǔ)數(shù)值信號(hào)、第二數(shù)值信號(hào)，第二互補(bǔ)數(shù)值信號(hào)、高位比較輸出信號(hào)、互補(bǔ)高位比較輸出信號(hào)，所述的三值低功耗多米諾比較單元包括用于控制邏輯2信號(hào)產(chǎn)生的第一控制電路、用于控制邏輯I信號(hào)產(chǎn)生的第二控制電路和比較信號(hào)產(chǎn)生電路，所述的第一控制電路接入所述的第一數(shù)值信號(hào)、所述的第一互補(bǔ)數(shù)值信號(hào)、所述的第二數(shù)值信號(hào)，所述的第二互補(bǔ)數(shù)值信號(hào)、所述的高位比較輸出信號(hào)和所述的互補(bǔ)高位比較輸出信號(hào)，所述的第二控制電路接入所述的第一數(shù)值信號(hào)、所述的第一互補(bǔ)數(shù)值信號(hào)、所述的第二數(shù)值信號(hào)，所述的第二互補(bǔ)數(shù)值信號(hào)、所述的高位比較輸出信號(hào)和所述的互補(bǔ)高位比較輸出信號(hào)，所述的比較信號(hào)產(chǎn)生電路接入所述的第一控制電路的輸出信號(hào)和所述的第二控制電路的輸出信號(hào)，所述的比較信號(hào)產(chǎn)生電路的信號(hào)輸出端輸出該三值低功耗多米諾比較單元的比較結(jié)果，所述的比較信號(hào)產(chǎn)生電路的互補(bǔ)信號(hào)輸出端輸出該三值低功耗多米諾比較單元的互補(bǔ)比較結(jié)果，高一位的三值低功耗多米諾比較單元的比較結(jié)果作為低一位的三值低功耗多米諾比較單元接入的高位比較輸出信號(hào)，高一位的三值低功耗多米諾比較單元的互補(bǔ)比較結(jié)果作為低一位的三值低功耗多米諾比較單元接入的互補(bǔ)高位比較輸出信號(hào)，最高位的三值低功耗多米諾比較單元接入的高位比較輸出信號(hào)和互補(bǔ)高位比較輸出信號(hào)均為邏輯I。
2.根據(jù)權(quán)利要求I所述的一種多位三值雙軌多米諾比較器，其特征在于每位三值低功耗多米諾比較單元中的第一控制電路包括第一 PMOS管、第二 PMOS管、第一 NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第i^一 NMOS管、第十二 NMOS管、第十三NMOS管、第十四NMOS管和第十五NMOS管,所述的第一 POMS管的漏極、所述的第一 NMOS管的漏極、所述的第三NMOS管的漏極和所述的第七NMOS管的漏極連接且其連接端為所述的第一控制電路的第一控制信號(hào)輸出端，所述的第一 NMOS管的源極與所述的第二 NMOS管的漏極連接，所述的第三NMOS管的源極與所述的第四NMOS管的漏極連接，所述的第二 NMOS管的源極、所述的第四NMOS管的源極和所述的第五NMOS管的漏極連接，所述的第五NMOS管的源極與所述的第六NMOS管的漏極連接，所述的第二 POMS管的漏極、所述的第八NMOS管的漏極、所述的第九NMOS管的漏極和所述的第十一 NMOS管的漏極連接且其連接端為所述的第一控制電路的第二控制信號(hào)輸出端，所述的第九NMOS管的源極與所述的第十NMOS管的漏極連接，所述的第十一 NMOS管的源極與所述的第十二 NMOS管的漏極連接，所述的第十NMOS管的源極、所述的第十二 NMOS管的源極和所述的第十三NMOS管的漏極連接，所述的第十三NMOS管的源極與所述的第十四NMOS管的漏極連接，所述的第六NMOS管的源極、所述的第七NMOS管的源極、所述的第八NMOS管的源極、所述的第十四匪OS管的源極和所述的第十五NMOS管的漏極連接，所述的第一 NMOS管的柵極和所述的第四NMOS管的柵極均接入所述的第一數(shù)值信號(hào)，所述的第九NMOS管的柵極和所述的第十二 NMOS管的柵極均接入所述的第一互補(bǔ)數(shù)值信號(hào)，所述的第二 NMOS管的柵極和所述的第三NMOS管的柵極均接入所述的第二互補(bǔ)數(shù)值信號(hào)，所述的第十NMOS管的柵極和所述的第十一 NMOS管的柵極均接入所述的第二數(shù)值信號(hào)，所述的第五NMOS管的柵極、所述的第七NMOS管的柵極和所述的第十三NMOS管的柵極均接入所述的高位比較輸出信號(hào)，所述的第六NONS管的柵極、所述的第八NMOS管的柵極和所述的第十四NMOS管的柵極均接入所述的互補(bǔ)高位比較輸出信號(hào)，所述的第一 POMS管的源極、所述的第二 POMS管的源極和所述的第十五NMOS管的源極均接入幅值電平對(duì)應(yīng)邏輯2的功率時(shí)鐘信號(hào)，所述的第一 PMOS管的柵極、所述的第二 PMOS管的柵極和所述的第十五NMOS管的柵極均接入幅值電平對(duì)應(yīng)邏輯2的第一鐘控時(shí)鐘信號(hào)，所述的幅值電平對(duì)應(yīng)邏輯2的功率時(shí)鐘信號(hào)與所述的幅值電平對(duì)應(yīng)邏輯2的第一鐘控時(shí)鐘信號(hào)的相位相差180度。
3.根據(jù)權(quán)利要求2所述的一種多位三值雙軌多米諾比較器，其特征在于每位三值低功耗多米諾比較單元中的第二控制電路包括第三PMOS管、第四PMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第二i^一 NMOS管、第二十二NMOS管、第二十三NMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管、第二十七NMOS管、第二十八NMOS管、第二十九NMOS管、第三十NMOS管、第三i^一 NMOS管、第三十二NMOS管、第三十三NMOS管、第三十四NMOS管、第三十五NMOS管和第三十六NMOS管，所述的第三POMS管的漏極、所述的第十六NMOS管的漏極、所述的第十八NMOS管的漏極和所述的第二十NMOS管的漏極連接且其連接端為所述的第二控制電路的第一控制信號(hào)輸出端，所述的第十六NMOS管的源極與所述的第十七NMOS管的漏極連接，所述的第十八NMOS管的源極與所述的第十九NMOS管的漏極連接，所述的第二十NMOS管的源極與所述的第二十一匪OS管的漏極連接，所述的第二 i^一 NMOS管的源極與所述的第二十二 NMOS管的漏極連接，所述的第二十二 NMOS管的源極與所述的第二十三NMOS管的漏極連接,所述的第十七NMOS管的源極、所述的第十九NMOS管的源極、所述的第二十三NMOS管的源極和所述的第二十四匪OS管的漏極連接，所述的第二十四NMOS管的源極與所述的第二十五NMOS管的漏極連接，所述的第四POMS管的漏極、所述的第二十六NMOS管的漏極、所述的第三十NMOS管的漏極和所述的第三十二 NMOS管的漏極連接且其連接端為所述的第二控制電路的第二控制信號(hào)輸出端，所述的第二十六NMOS管的源極與所述的第二十七NMOS管的漏極連接，所述的第二十七NMOS管的源極與所述的第二十八NMOS管的漏極連接，所述的第二十八NMOS管的源極與所述的第二十九NMOS管的漏極連接，所述的第三十NMOS管的源極與所述的第三十一NMOS管的漏極連接，所述的第三十二 NMOS管的源極與所述的第三十三NMOS管的漏極連接，所述的第二十九NMOS管的源極、所述的第三i^一 NMOS管的源極、所述的第三十三NMOS管的源極和所述的第三十四NMOS管的漏極連接，所述的第三十四NMOS管的源極與所述的第三十五NMOS管的漏極連接，所述的第二十五NMOS管的源極、所述的第三十五NMOS管的源極和所述的第三十六NMOS管的漏極連接，所述的第十六NMOS管的柵極、所述的第二十NMOS管的柵極、所述的第二十一 NMOS管的柵極、所述的第二十六NMOS管的柵極、所述的第二十七NMOS管的柵極和所述的第三十二 NMOS管的柵極均接入所述的第一數(shù)值信號(hào)，所述的第十七NMOS管的柵極、所述的第二十二 NMOS管的柵極、所述的第二十三NMOS管的柵極、所述的第二十八NMOS管的柵極、所述的第二十九NMOS管的柵極和所述的第三十三NMOS管的柵極均接入所述的第二數(shù)值信號(hào)，所述的第十八NMOS管的柵極和所述的第三十NMOS管的柵極均接入所述的第一互補(bǔ)數(shù)值信號(hào)，所述的第十九NMOS管的柵極和所述的第三十NMOS管的柵極均接入所述的第二互補(bǔ)數(shù)值信號(hào)，所述的第二十四NMOS管的柵極和所述的第三十四NMOS管的柵極均接入所述的高位比較輸出信號(hào)，所述的第二十五NMOS管的柵極和所述的第三十五NMOS管的柵極均接入所述的互補(bǔ)高位比較輸出信號(hào)，所述的第三POMS管的源極、所述的第四POMS管的源極和所述的第三十六NMOS管的源極均接入所述的幅值電平對(duì)應(yīng)邏輯2的功率時(shí)鐘信號(hào)，所述的第三PMOS管的柵極、所述的第四PMOS管的柵極和所述的第三十六NMOS管的柵極均接入所述的幅值電平對(duì)應(yīng)邏輯2的第一鐘控時(shí)鐘信號(hào)。
4.根據(jù)權(quán)利要求3所述的一種多位三值雙軌多米諾比較器，其特征在于每個(gè)三值低功耗多米諾比較單元中的比較信號(hào)產(chǎn)生電路包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第三十七NMOS管和第三十八NMOS管，所述的第五POMS管的漏極、所述的第六POMS管的漏極和所述的第三十七NMOS管的漏極連接且其連接端為所述的比較信號(hào)產(chǎn)生電路的信號(hào)輸出端，所述的第七POMS管的漏極、 所述的第八POMS管的漏極和所述的第三十八NMOS管的漏極連接且其連接端為所述的比較信號(hào)產(chǎn)生電路的互補(bǔ)信號(hào)輸出端，所述的第五PMOS管的柵極與所述的第一控制電路的第一控制信號(hào)輸出端連接，所述的第六PMOS管的柵極與所述的第二控制電路的第一控制信號(hào)輸出端連接，所述的第七PMOS管的柵極與所述的第二控制電路的第二控制信號(hào)輸出端連接，所述的第八PMOS管的柵極與所述的第一控制電路的第二控制信號(hào)輸出端連接，所述的第五POMS管的源極、所述的第八POMS管的源極、所述的第三十七NMOS管的源極和所述的第三十八NMOS管的源極均接入所述的幅值電平對(duì)應(yīng)邏輯2的第一鐘控時(shí)鐘信號(hào)，所述的第六POMS管的源極和所述的第七POMS管的源極均接入幅值電平對(duì)應(yīng)邏輯的I的第二鐘控時(shí)鐘信號(hào)，所述的第三十七NMOS管的柵極和所述的第三十八NMOS管的柵極均接入所述的幅值電平對(duì)應(yīng)邏輯2的功率時(shí)鐘信號(hào)，所述的第一鐘控時(shí)鐘信號(hào)的相位與所述的第二鐘控時(shí)鐘信號(hào)的相位相同。
全文摘要
本發(fā)明公開了一種多位三值雙軌多米諾比較器，由至少兩位三值低功耗多米諾比較單元組成，該比較單元包括用于控制邏輯2信號(hào)產(chǎn)生的第一控制電路、用于控制邏輯1信號(hào)產(chǎn)生的第二控制電路和比較信號(hào)產(chǎn)生電路，高一位的三值低功耗多米諾比較單元的比較結(jié)果作為低一位的三值低功耗多米諾比較單元接入的高位比較輸出信號(hào)，高一位的三值低功耗多米諾比較單元的互補(bǔ)比較結(jié)果作為低一位的三值低功耗多米諾比較單元接入的互補(bǔ)高位比較輸出信號(hào)，最高位的三值低功耗多米諾比較單元接入的高位比較輸出信號(hào)和互補(bǔ)高位比較輸出信號(hào)均為邏輯1；優(yōu)點(diǎn)是邏輯功能正確，且結(jié)構(gòu)簡(jiǎn)單，該比較器相對(duì)于常規(guī)多位三值多米諾比較器功耗節(jié)省約71.4%，具有明顯的低功耗特性。
文檔編號(hào)H03K5/22GK102891667SQ201210341378
公開日2013年1月23日 申請(qǐng)日期2012年9月14日 優(yōu)先權(quán)日2012年9月14日
發(fā)明者汪鵬君, 鄭雪松, 楊乾坤 申請(qǐng)人:寧波大學(xué)