專利名稱：功率放大器的制作方法
技術領域：
本發(fā)明涉及對例如在移動通信中使用的高頻信號等進行放大的功率放大器。
背景技術：
專利文獻I所公開的功率放大器具備具有多個場效應晶體管(FET)的芯片。為了抑制在芯片上形成閉合環(huán)路的振蕩(環(huán)路振蕩)，在芯片內在該閉合環(huán)路中并列地形成有電阻體。該電阻體由利用外延層形成的電阻(以下，稱為外延電阻)而形成。

專利文獻
專利文獻I :日本特開2001-148616號公報。非專利文獻
非專利文獻 I :W. Struble and A. Plazker, “A Rigorous Yet Simple Method ForDetermining Stability of Linear N-port Networks,，’ IEEE GaAsICSymp. Dig.，pp.251-254，1993.
非專利文獻 2 :S. Monsj et al. “A Unified Approach for Linear and NonlinearStability Analysis of Microwave Circuits Using Commercially Available Tools, ”IEEE Trans. Microwave Theory and Tech. vol. MTT-47， no. 12， pp. 2403-2409，1999.
發(fā)明要解決的課題
為了吸收環(huán)路振蕩的振蕩功率來抑制環(huán)路振蕩，優(yōu)選前述的電阻體的電阻值為數歐姆 數十歐姆左右?？墒?，在專利文獻I所公開的功率放大器中，由于以外延電阻形成電阻體，所以存在難以控制電阻體的電阻值的問題。

發(fā)明內容
本發(fā)明是為了解決上述那樣的課題而完成的，其目的在于提供一種對吸收振蕩功率的電阻的電阻值能容易地進行控制的功率放大器。本申請發(fā)明的功率放大器的特征在于，具備半導體基板，形成有多個晶體管單元；該多個晶體管單元的漏極電極，形成在該半導體基板上；漏極焊盤，在該半導體基板上以與該漏極電極連接的方式形成；離子注入電阻，在該半導體基板以沿著該漏極焊盤與該漏極焊盤相接的方式形成；浮動電極，在該半導體基板上以經由該離子注入電阻與該漏極焊盤相接的方式形成；輸出匹配電路，形成在該半導體基板的外部；以及布線，連接該漏極焊盤和該輸出匹配電路。根據本發(fā)明，由于對閉合環(huán)路連接離子注入電阻，所以對吸收振蕩功率的電阻的電阻值能容易地進行控制。


圖I是本發(fā)明的實施方式I的功率放大器的電路圖。
圖2是表不本發(fā)明實施方式I的半導體基板和輸出匹配電路的平面圖。圖3是圖2的III-III虛線的剖面向示圖。圖4是表示以奈奎斯特判別法模擬了有無環(huán)路振蕩的結果的圖。圖5是表不本發(fā)明實施方式2的半導體基板和輸出匹配電路的平面圖。圖6是表不本發(fā)明實施方式3的半導體基板和輸出匹配電路的平面圖。圖7是表不本發(fā)明實施方式4的半導體基板和輸出匹配電路的平面圖。
具體實施方式
實施方式I.
圖I是本發(fā)明實施方式I的功率放大器的電路圖。功率放大器10具備半導體基板12。半導體基板12是以GaN形成的芯片。在半導體基板12形成有多個晶體管單元。多個晶體管單元是指第一晶體管單元12a、與第一晶體管單元12a相鄰的第二晶體管單元12b、與第二晶體管單元12b相鄰的第三晶體管單元12c、以及與第三晶體管單元12c相鄰的第四晶體管單元12d。多個晶體管單元12a、12b、12c、12d以場效應晶體管(FET)形成。為了一邊維持功率放大器10的高頻特性一邊得到高輸出，多個晶體管單元12a、12b、12c、12d并聯地連接在功率放大器的輸入輸出之間。在多個晶體管單元12a、12b、12c、12d的柵極側連接有輸入匹配電路14。輸入匹配電路14形成在半導體基板12的外部。在多個晶體管單元12a、12b、12c、12d的漏極側連接有輸出匹配電路16。輸出匹配電路16形成在半導體基板12的外部。圖2是表示本發(fā)明實施方式I的半導體基板和輸出匹配電路的平面圖。在半導體基板12上形成有柵極RF焊盤20。柵極RF焊盤20連接于柵極引出電極22。柵極引出電極22連接于柵極饋電部(gate feed portion)24。在柵極饋電部24形成有梳齒狀的柵極梳狀物(gate f inger ) 26。在半導體基板12上以夾著柵極RF焊盤20的方式形成有源極焊盤30。在源極焊盤30連接有梳齒狀的源極電極32。在半導體基板12上形成有多個晶體管單元12a、12b、12c、12d的漏極電極40。漏極電極40呈梳齒狀地形成。由漏極電極40、柵極梳狀物26、以及源極電極32構成晶體管單元的電極。在半導體基板12上形成有與漏極電極40連接的漏極焊盤42。漏極焊盤42以具有長尺寸方向和短尺寸方向的方式細長地形成。沿著漏極焊盤42的長尺寸方向連接有漏極電極40。多個晶體管單元12a、12b、12c、12d的全部漏極電極40與I個漏極焊盤42連接。在半導體基板12以沿著漏極焊盤42的長尺寸方向與漏極焊盤42相接的方式形成有離子注入電阻44。離子注入電阻44是通過將雜質離子注入于半導體基板12并實施熱處理而形成的。離子注入電阻44對在半導體基板12上引起環(huán)路振蕩的閉合環(huán)路并聯地附加數歐姆 數十歐姆左右的電阻值的電阻。在半導體基板12上以經由離子注入電阻44與漏極焊盤42相接的方式形成有浮動(floating)電極46。由此，離子注入電阻44沿著長尺寸方向被漏極焊盤42和浮動電極46夾住。輸出匹配電路16具備焊盤16a。漏極焊盤42和焊盤16a用接合線18a、18b、18c、18d連接。圖3是圖2的III-III虛線的剖面向示圖。在圖3中示出了在半導體基板12形成的離子注入電阻44與漏極焊盤42相接的情況。本發(fā)明實施方式I的功率放大器具備上述的結構。由于在半導體基板12上形成的晶體管單元的數量越多，在接近的晶體管單元間會形成越多閉合環(huán)路，所以越容易產生環(huán)路振蕩?？墒?，根據本發(fā)明實施方式I的功率放大器10，在半導體基板12上在引起環(huán)路振蕩的閉合環(huán)路中并列地形成離子注入電阻44。因此，使離子注入電阻44作為晶體管單元間的并聯電阻而發(fā)揮作用，能抑制在半導體基板12上產生的所有的模式的環(huán)路振蕩。再有，有時將在晶體管單元間形成的電阻稱為隔離(isolation)電阻。而且，由于通過離子注入量、離子注入能量等能容易地控制離子注入電阻44的電阻值，所以能容易地實現環(huán)路振蕩抑制所需要的數歐姆 數十歐姆左右的電阻值。特別是在作為半導體基板12而使用GaN等的外延薄層電阻高的材料的情況下，能容易地形成具有數歐姆 數十歐姆左右的電阻值的電阻。此外，由于接合線18a、18b、18c、18d跨越離子注入電阻44連接，所以能避免離子注入電阻44對功率放大器10的增益、輸出等的各特性的影響。圖4是表示以奈奎斯特判別法模擬了有無環(huán)路振蕩的結果的圖。奈奎斯特判別法是在Polar圖上描繪在各頻率的晶體管的返回比(環(huán)路增益)，并根據該軌跡是否與負的實軸具有交點來判別有無振蕩的方法(參照非專利文獻I、2)。圖4A表示不具有本發(fā)明實施方式I的離子注入電阻44的功率放大器的模擬結果。在該情況下的返回比的軌跡在7. 6GHz附近與負的實軸具有交點，部分地滿足振蕩條件。圖4B表示在形成有本發(fā)明實施方式I的離子注入電阻44的情況下的模擬結果。在該情況下的返回比的軌跡在全部頻率與負的實軸不相交。即，利用離子注入電阻44能吸收環(huán)路振蕩的振蕩功率。再有，這些模擬是針對并列形成有32個晶體管單元的半導體基板而實施的?！?br> 在本發(fā)明實施方式I的功率放大器10中，雖然晶體管單元以FET形成，但是以雙極晶體管等其它的晶體管形成也可。此外，雖然半導體基板12以GaN形成，但是以例如GaAs等其它材料形成也可。將接合線18a、18b、18c、18d替換成在電連接中使用的其它布線也可。實施方式2.
由于本發(fā)明實施方式2的功率放大器與本發(fā)明實施方式I的功率放大器的共同點較多，所以以與本發(fā)明實施方式I的功率放大器的不同點為中心進行說明。圖5是表示本發(fā)明實施方式2的半導體基板和輸出匹配電路的平面圖。在半導體基板12以經由浮動電極46與離子注入電阻44相接的方式形成有追加離子注入電阻50。追加離子注入電阻50是通過將雜質離子注入于半導體基板12并實施熱處理而形成的。在半導體基板12上以經由追加離子注入電阻50與浮動電極46相接的方式形成有追加浮動電極52。而且，漏極焊盤42和浮動電極46以接合線60、62、64、66連接。在本發(fā)明實施方式I的功率放大器的情況下，在形成了離子注入電阻之后不能改變在閉合環(huán)路中并聯連接的電阻的電阻值。可是，根據本發(fā)明實施方式2的功率放大器，在形成了離子注入電阻之后也能變更在閉合環(huán)路中并聯連接的電阻的電阻值。即，能根據有無接合線60、62、64、66來實現2種電阻值。再有，本發(fā)明實施方式2的功率放大器能進行至少與本發(fā)明實施方式I相同程度的變形。實施方式3.
由于本發(fā)明實施方式3的功率放大器與本發(fā)明實施方式I的功率放大器的共同點較多，所以以與本發(fā)明實施方式I的功率放大器的不同點為中心進行說明。圖6是表示本發(fā)明實施方式3的半導體基板和輸出匹配電路的平面圖。本發(fā)明實施方式3的功率放大器的特征在于，針對每個晶體管單元具有獨立的漏極焊盤。本發(fā)明實施方式3的功率放大器具有第一漏極焊盤70。第一漏極焊盤70是第一晶體管單元12a的漏極焊盤。在第一漏極焊盤70的旁邊，與其分離地形成有第二漏極焊盤72。第二漏極焊盤72是第二晶體管單元12b的漏極焊盤。在第二漏極焊盤72的旁邊，與 第一第二漏極焊盤70、72分離地形成有第三漏極焊盤74。第三漏極焊盤74是第三晶體管單元12c的漏極焊盤。在第三漏極焊盤74的旁邊，與第一 第三漏極焊盤70、72、74分離地形成有第四漏極焊盤76。第四漏極焊盤76是第四晶體管單元12d的漏極焊盤。第一 第四漏極焊盤70、72、74、76僅經由離子注入電阻44連接。例如，第一漏極焊盤70和第二漏極焊盤72不直接接觸而是經由離子注入電阻44連接。根據本發(fā)明實施方式3的功率放大器，第一 第四漏極焊盤70、72、74、76僅經由離子注入電阻44連接。由此，在形成引起環(huán)路振蕩的閉合環(huán)路的漏極焊盤和其它的漏極焊盤之間串聯連接離子注入電阻44。因此，使離子注入電阻44作為隔離電阻而發(fā)揮作用，能抑制環(huán)路振蕩。在本發(fā)明實施方式3的功率放大器中，雖然針對每個晶體管單元形成了獨立的漏極焊盤，但是針對每多個晶體管單元形成I個漏極焊盤也可。再有，本發(fā)明實施方式3的功率放大器能進行至少與本發(fā)明實施方式I相同程度的變形。實施方式4.
由于本發(fā)明實施方式4的功率放大器與本發(fā)明實施方式3的功率放大器的共同點較多，所以以與本發(fā)明實施方式3的功率放大器的不同點為中心進行說明。圖7是表示本發(fā)明實施方式4的半導體基板和輸出匹配電路的平面圖。本發(fā)明實施方式4的功率放大器的特征在于，離子注入電阻80延伸至第一漏極焊盤70和第二漏極焊盤72之間、第二漏極焊盤72和第三漏極焊盤74之間、以及第三漏極焊盤74和第四漏極焊盤76之間。根據本發(fā)明實施方式4的功率放大器，由于離子注入電阻80延伸至漏極焊盤之間，所以容易控制漏極焊盤間的電阻值。此外，通過變更漏極焊盤和與其相鄰的漏極焊盤的間隔，從而能容易地控制漏極焊盤間的電阻值。再有，本發(fā)明實施方式4的功率放大器能進行至少與本發(fā)明實施方式I相同程度的變形。附圖標記的說明
10功率放大器、12半導體基板、12a，12b，12c，12d晶體管單元、14輸入匹配電路、16輸出匹配電路、18接合線、18a，18b，18c，18d接合線、20柵極RF焊盤、26柵極梳狀物、30源極焊盤、40漏極電極、42漏極焊盤、44離子注入電阻、46浮動電極。
權利要求
1.一種功率放大器，其特征在于，具備 半導體基板，形成有多個晶體管單元； 所述多個晶體管單元的漏極電極，形成在所述半導體基板上； 漏極焊盤，在所述半導體基板上以與所述漏極電極連接的方式形成； 離子注入電阻，在所述半導體基板以沿著所述漏極焊盤與所述漏極焊盤相接的方式形成； 浮動電極，在所述半導體基板上以經由所述離子注入電阻與所述漏極焊盤相接的方式形成； 輸出匹配電路，形成在所述半導體基板的外部；以及 布線，連接所述漏極焊盤和所述輸出匹配電路。
2.根據權利要求I所述的功率放大器，其特征在于，具備 追加離子注入電阻，在所述半導體基板以經由所述浮動電極與所述離子注入電阻相接的方式形成；以及 追加浮動電極，在所述半導體基板上以經由所述追加離子注入電阻與所述浮動電極相接的方式形成。
3.根據權利要求I所述的功率放大器，其特征在于， 所述多個晶體管單元具有第一晶體管單元和與所述第一晶體管單元相鄰的第二晶體管單元， 所述漏極焊盤具有作為所述第一晶體管單元的漏極焊盤的第一漏極焊盤和作為所述第二晶體管單元的漏極焊盤的與所述第一漏極焊盤分離形成的第二漏極焊盤， 所述第一漏極焊盤和所述第二漏極焊盤經由所述離子注入電阻連接。
4.根據權利要求3所述的功率放大器，其特征在于，所述離子注入電阻以延伸至所述第一漏極焊盤和所述第二漏極焊盤之間的方式形成。
5.根據權利要求I至4的任一項所述的功率放大器，其特征在于，所述半導體基板以GaN形成。
全文摘要
本發(fā)明涉及功率放大器，其目的在于提供一種對吸收振蕩功率的電阻的電阻值能容易地進行控制的功率放大器。本申請發(fā)明的功率放大器(10)具備半導體基板(12)，形成有多個晶體管單元；該多個晶體管單元的漏極電極(40)，形成在該半導體基板上；漏極焊盤(42)，在該半導體基板上以與該漏極電極連接的方式形成；離子注入電阻(44)，在該半導體基板以沿著該漏極焊盤與該漏極焊盤相接的方式形成；浮動電極(46)，在該半導體基板上以經由該離子注入電阻與該漏極焊盤相接的方式形成；輸出匹配電路(16)，形成在該半導體基板的外部；以及布線(18a，18b，18c，18d)，連接該漏極焊盤和該輸出匹配電路。
文檔編號H03F1/56GK102916662SQ201210274868
公開日2013年2月6日 申請日期2012年8月3日 優(yōu)先權日2011年8月4日
發(fā)明者三輪真一, 塚原良洋, 金谷康, 小坂尚希 申請人:三菱電機株式會社