低電壓差分信號傳輸驅(qū)動(dòng)器電路的制作方法
【專利摘要】本發(fā)明公開了一種低電壓差分信號傳輸驅(qū)動(dòng)器電路，包括：對稱互補(bǔ)交叉開關(guān)電路，輸出端輸出差分信號，輸入端連接輸入信號和其反相信號。電流源和電流沉，用于為對稱互補(bǔ)交叉開關(guān)電路提供電流。在差分正信號和差分負(fù)信號之間通過兩個(gè)串聯(lián)電阻取出共模信號。反饋電路，將共模信號和參考信號進(jìn)行比較，當(dāng)共模信號大于參考信號時(shí)，反饋電路使電流源的電流減少、同時(shí)使電流沉的電流增加，從而使共模信號降低；當(dāng)共模信號小于參考信號時(shí)，反饋電路使電流源的電流減增加、同時(shí)使電流沉的電流減少，從而使共模信號增加。本發(fā)明能對共模信號進(jìn)行自動(dòng)反饋調(diào)節(jié)并自動(dòng)箝位，能保證接收器的閾值電壓達(dá)到100mV以下，能減小驅(qū)動(dòng)器的輸出擺幅,減小干擾和提高傳輸速度。
【專利說明】低電壓差分信號傳輸驅(qū)動(dòng)器電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種低電壓差分信號傳輸驅(qū)動(dòng)器電路。
【背景技術(shù)】
[0002]現(xiàn)有的傳統(tǒng)信號傳輸方式具有以下缺點(diǎn):⑴大于128位寬的總線已經(jīng)很難管理；
[2]頻率為133MHz以上傳輸更為困難；(3)解決電磁干擾(EMI)問題；(4)連接線等附件代價(jià)很大。
[0003]而低電壓差分信號(LVDS)是一種小振幅差分信號技術(shù)，它使用非常低的幅度信號(約350mV)通過一對差分PCB走線或平衡電纜傳輸數(shù)據(jù)。LVDS也是一個(gè)高性能多任務(wù)I/O接口標(biāo)準(zhǔn)，具有低功耗，高速度，抗外界噪聲干擾，自身低電磁干擾輻射和安全性好的特點(diǎn)。LVDS被認(rèn)為是除平板顯示外，還在高速商用芯片信號傳輸?shù)囊豁?xiàng)關(guān)鍵技術(shù)而受到廣泛重視。
[0004]低壓差分信號是由原美國國家半導(dǎo)體公司提出，目前已經(jīng)成為行業(yè)標(biāo)準(zhǔn)的一種串行高速信號傳輸協(xié)議，如圖1所示，是低電壓差分信號傳輸?shù)南到y(tǒng)結(jié)構(gòu)圖，圖1給出了實(shí)際低電壓差分信號驅(qū)動(dòng)器的信號傳輸原理，通過一組對稱互補(bǔ)交叉的開關(guān)連接遠(yuǎn)端的端節(jié)電阻100歐姆，可以在遠(yuǎn)處產(chǎn)生3.5mA的驅(qū) 動(dòng)電流所產(chǎn)生的350mV的電壓，將高速信號發(fā)送至接收處。如圖2所示，是低電壓差分信號的傳輸波形圖，圖2給出了實(shí)際傳輸中的V+和V-的差分和共模信號及合成后的差分信號幅度，其中V+為輸入到接收器的正輸入端的信號，V-為輸入到接收器的負(fù)輸入端的信號。與傳統(tǒng)的信號傳輸不同在于，低電壓差分信號是由一對導(dǎo)體承載，相互作為參考電平，實(shí)際的信號幅度為二者之差，具有抗干擾和高速的特點(diǎn)。
[0005]如圖3所示，是現(xiàn)有低電壓差分信號傳輸驅(qū)動(dòng)器電路圖，現(xiàn)有低電壓差分信號傳輸驅(qū)動(dòng)器包括:
[0006]—對稱互補(bǔ)交叉開關(guān)電路，其輸出端輸出一對差分信號，所述對稱互補(bǔ)交叉開關(guān)電路的輸入端連接輸入信號dan和其反相信號dap,輸入信號dan和其反相信號dap控制差分信號Padp和padn輸出。
[0007]所述對稱互補(bǔ)交叉開關(guān)電路包括NMOS管MUNMOS管M2、NM0S管M3和NMOS管M4。NMOS管Ml的漏極和NMOS管M3的源極相連并作為輸出差分正信號或差分負(fù)信號中的一個(gè)的輸出端；^0S管M4的源極和NMOS管M2的漏極相連并作為輸出所述差分正信號或所述差分負(fù)信號中的另一個(gè)的輸出端。
[0008]NMOS管M3的漏極和NMOS管M4的漏極連接在一起并和由PMOS晶體管M6組成的電流源的漏極相連；NM0S管Ml的源極和NMOS管M2的源極連接在一起并和由NMOS管M5組成的所述電流沉的漏極相連。
[0009]輸入信號dan連接NMOS管M4和Ml的柵極、所述輸入信號dan的反相信號dap連接NMOS管M3和M2的柵極。[0010]現(xiàn)有低電壓差分信號傳輸驅(qū)動(dòng)器雖然能夠?qū)崿F(xiàn)約350mv幅度的信號輸出，但是如圖2所示，其共模信號比較大，可以達(dá)到2.5V左右，在外界干擾下容易發(fā)生共模信號容易產(chǎn)生較大波動(dòng)并失真，這會(huì)影響到低電壓差分信號的輸出幅度，使得現(xiàn)有技術(shù)中的接收器的閾值電壓即接收器所接收的低電壓差分信號的幅度只能達(dá)到350mV左右，不能實(shí)現(xiàn)接收器的閾值電壓的進(jìn)一步的降低。

【發(fā)明內(nèi)容】

[0011]本發(fā)明所要解決的技術(shù)問題是提供一種低電壓差分信號傳輸驅(qū)動(dòng)器電路，能對共模信號進(jìn)行自動(dòng)反饋調(diào)節(jié)，使共模信號自動(dòng)箝位，能保證接收器的閾值電壓達(dá)到IOOmV以下，從而能減小驅(qū)動(dòng)器的輸出擺幅，減小干擾和提高傳輸速度。
[0012]為解決上述技術(shù)問題，本發(fā)明提供的低電壓差分信號傳輸驅(qū)動(dòng)器電路包括:
[0013]—對稱互補(bǔ)交叉開關(guān)電路，其輸出端輸出一對差分信號，所述對稱互補(bǔ)交叉開關(guān)電路的輸入端連接輸入信號和其反相信號，所述輸入信號和其反相信號控制所述差分信號輸出。
[0014]一電流源和一電流沉，用于為所述對稱互補(bǔ)交叉開關(guān)電路提供電流。
[0015]在所述差分信號的差分正信號和差分負(fù)信號之間串聯(lián)阻值相同的第一電阻和第二電阻，在所述第一電阻和所述第二電阻的連接點(diǎn)出取出所述差分正信號和所述差分負(fù)信號的共模信號。
[0016]一反饋電路，該反饋電路將所述共模信號和參考信號進(jìn)行比較，當(dāng)所述共模信號大于所述參考信號時(shí)，所述反饋電路使所述電流源的電流減少、同時(shí)使所述電流沉的電流增加，從而使所述共模信號降低；當(dāng)所述共模信號小于所述參考信號時(shí)，所述反饋電路使所述電流源的電流減增加、同時(shí)使所述電流沉的電流減少，從而使所述共模信號增加。
[0017]進(jìn)一步的改進(jìn)是，所述對稱互補(bǔ)交叉開關(guān)電路包括第一 NMOS管、第二 NMOS管、第三NMOS管和第四NMOS管，所述第一 NMOS管的源極和所述第二 NMOS管的漏極相連并作為輸出所述差分正信號或所述差分負(fù)信號中的一個(gè)的輸出端，所述第三NMOS管的源極和所述第四NMOS管的漏極相連并作為輸出所述差分正信號或所述差分負(fù)信號中的另一個(gè)的輸出端；所述第一NMOS管的漏極和所述第三NMOS管的漏極連接在一起并和所述電流源相連；所述第二 NMOS管的源極和所述第四NMOS管的源極連接在一起并和所述電流沉相連；所述輸入信號連接所述第一 NMOS管的柵極和所述第四NMOS管的柵極、所述輸入信號的反相信號連接所述第二 NMOS管的柵極和所述第三NMOS管的柵極，或者所述輸入信號連接所述第二 NMOS管的柵極和所述第三NMOS管的柵極、所述輸入信號的反相信號連接所述第一 NMOS管的柵極和所述第四NMOS管的柵極。
[0018]進(jìn)一步的改進(jìn)是，所述電流源為一第五PMOS管，所述第五PMOS管的漏極和所述第
一NMOS管的漏極、所述第三NMOS管的漏極連接在一起，所述第五PMOS管的源極接電源，所述第五PMOS管的柵極接第一偏置電壓；所述電流沉為一第六NMOS管，所述第六PMOS管的漏極和所述第二 NMOS管的源極、所述第四NMOS管的源極連接在一起，所述第六NMOS管的源極接地，所述第六NMOS管的柵極接第二偏置電壓。
[0019]進(jìn)一步的改進(jìn)是,所述反饋電路包括:
[0020]第七NMOS管和第八NMOS管，所述第七NMOS管和所述第八NMOS管的源極連接在一起，所述第七NMOS管的柵極連接所述參考信號、所述第八NMOS管的柵極連接所述共模信號。
[0021]第九NMOS管，所述第九NMOS管的漏極和所述第七NMOS管和所述第八NMOS管的源極連接在一起，所述第九NMOS管的源極接地，所述第九NMOS管的柵極連接第三偏置電壓，所述第九NMOS管為所述第七NMOS管和所述第八NMOS管提供一下拉電流。
[0022]第十PMOS管，所述第十PMOS管的漏極和柵極連接在一起并都和所述第七NMOS管的漏極連接，所述第十PMOS管的源極接電源，所述第十PMOS管的柵極和所述電流源連接并使所述電流源為所述第十PMOS管和第七NMOS管組成的第一電流路徑的鏡像電流。
[0023]第十一 PMOS管，所述第十一 PMOS管的漏極和柵極連接在一起并都和所述第八NMOS管的漏極連接，所述第i^一 PMOS管的源極接電源，所述第i^一 PMOS管和第八NMOS管組成的第二電流路徑。
[0024]第十二 PMOS管和第十三NMOS管，所述第十二 PMOS管源極接電源、所述第十三NMOS管源極接地，所述第十二 PMOS管和第十三NMOS管的漏極連接在一起并組成第三電流路徑；所述第十二 PMOS管柵極和所述第十一 PMOS管的柵極相連使所述第三電流路徑為所述第二電流路徑的鏡像電流；所述第十三NMOS管的漏極和柵極連接在一起并連接到所述電流沉使所述電流沉為所述第三電流路徑的鏡像電流。
[0025]進(jìn)一步的改進(jìn)是，所述反饋電路還包括:
[0026]第十四NMOS管,所述第十四NMOS管的漏極連接所述第十二 PMOS管的漏極、所述第十四NMOS管的源極連接所述第十三NMOS管的漏極，所述第十四NMOS管的柵極連接第一開關(guān)信號，所述第一開關(guān)信號控制所述第十二 PMOS管的漏極和所述第十三NMOS管的漏極的接通和關(guān)斷；.
[0027]第十五NMOS管，所述第十五NMOS管的漏極連接所述第十三NMOS管的柵極，所述第十五NMOS管的源極接地，所述第十五NMOS管的柵極連接第二開關(guān)信號。
[0028]進(jìn)一步的改進(jìn)是,所述反饋電路還包括:
[0029]第三電阻，串接在所述第一電阻和所述第二電阻的連接點(diǎn)和所述第八NMOS管的柵極之間。
[0030]第十六PMOS管，所述第十六PMOS管的柵極和源極連接在一起并接電源，所述第十六PMOS管的漏極和所述第八NMOS管的柵極連接。
[0031 ] 第十七NMOS管，所述第十七NMOS管的柵極和源極連接在一起并接地，所述第十七NMOS管的漏極和所述第八NMOS管的柵極連接。
[0032]本發(fā)明通過設(shè)置一反饋電路，能對共模信號進(jìn)行自動(dòng)反饋調(diào)節(jié)，使共模信號自動(dòng)箝位，能保證接收器的閾值電壓達(dá)到IOOmV以下，從而能減小驅(qū)動(dòng)器的輸出擺幅，減小干擾和提高傳輸速度。
【專利附圖】

【附圖說明】
[0033]下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0034]圖1是低電壓差分信號傳輸?shù)南到y(tǒng)結(jié)構(gòu)圖；
[0035]圖2是低電壓差分信號的傳輸波形圖；
[0036]圖3是現(xiàn)有低電壓差分信號傳輸驅(qū)動(dòng)器電路圖；[0037]圖4是本發(fā)明實(shí)施例低電壓差分信號傳輸驅(qū)動(dòng)器電路圖。
【具體實(shí)施方式】
[0038]如圖4所示，是本發(fā)明實(shí)施例低電壓差分信號傳輸驅(qū)動(dòng)器電路圖。本發(fā)明實(shí)施例低電壓差分信號傳輸驅(qū)動(dòng)器電路包括:
[0039]—對稱互補(bǔ)交叉開關(guān)電路，其輸出端輸出一對差分信號，所述對稱互補(bǔ)交叉開關(guān)電路的輸入端連接輸入信號dan和其反相信號dap,所述輸入信號dan和其反相信號dap控制所述差分信號Padp和padn輸出。所述對稱互補(bǔ)交叉開關(guān)電路包括第一 NMOS管1、第二 NMOS管2、第三NMOS管3和第四NMOS管4，所述第一 NMOS管I的源極和所述第二 NMOS管2的漏極相連并作為輸出所述差分正信號padp或所述差分負(fù)信號padn中的一個(gè)的輸出端，所述第三NMOS管3的源極和所述第四NMOS管4的漏極相連并作為輸出所述差分正信號padp或所述差分負(fù)信號padn中的另一個(gè)的輸出端；所述第一 NMOS管I的漏極和所述第三NMOS管3的漏極連接在一起并和所述電流源相連；所述第二 NMOS管2的源極和所述第四NMOS管4的源極連接在一起并和所述電流沉相連；所述輸入信號dan連接所述第一 NMOS管I的柵極和所述第四NMOS管4的柵極、所述輸入信號dan的反相信號dap連接所述第二NMOS管2的柵極和所述第三NMOS管3的柵極，或者所述輸入信號dan連接所述第二 NMOS管2的柵極和所述第三NMOS管3的柵極、所述輸入信號dan的反相信號dap連接所述第一NMOS管I的柵極和所述第四NMOS管4的柵極。
[0040]所述電流源和所述電流沉用于為所述對稱互補(bǔ)交叉開關(guān)電路提供電流。所述電流源為一第五PMOS管5，所述第五PMOS管5的漏極和所述第一 NMOS管I的漏極、所述第三NMOS管3的漏極連接在一起，所述第五PMOS管5的源極接電源，所述第五PMOS管5的柵極接第一偏置電壓biasp ;所述電流沉為一第六匪OS管6,所述第六PMOS管的漏極和所述第
二NMOS管2的源極、所述第四NMOS管4的源極連接在一起，所述第六NMOS管6的源極接地，所述第六NMOS管6的柵極接第二偏置電壓biasn。
[0041]在所述差分信號的差分正信號padp和差分負(fù)信號padn之間串聯(lián)阻值相同的第一電阻18和第二電阻19，在所述第一電阻18和所述第二電阻19的連接點(diǎn)出取出所述差分正信號padp和所述差分負(fù)信號padn的共模信號vcom。
[0042]一反饋電路，包括:
[0043]第七NMOS管7和第八NMOS管8，所述第七NMOS管7和所述第八NMOS管8的源極連接在一起，所述第七NMOS管7的柵極連接所述參考信號vref、所述第八NMOS管8的柵極連接所述共模信號vcom。
[0044]第九NMOS管9，所述第九NMOS管9的漏極和所述第七NMOS管7和所述第八NMOS管8的源極連接在一起，所述第九匪OS管9的源極接地，所述第九NMOS管9的柵極連接第三偏置電壓vnbias，所述第九NMOS管9為所述第七NMOS管7和所述第八NMOS管8提供一下拉電流。
[0045]第十PMOS管10，所述第十PMOS管10的漏極和柵極連接在一起并都和所述第七NMOS管7的漏極連接，所述第十PMOS管10的源極接電源，所述第十PMOS管10的柵極和所述電流源的連接即和所述第五PMOS管5的柵極并提供第一偏置電壓biasp，使所述電流源為所述第十PMOS管10和第七NMOS管7組成的第一電流路徑的鏡像電流。[0046]第十一 PMOS管11，所述第十一 PMOS管11的漏極和柵極連接在一起并都和所述第八NMOS管8的漏極連接，所述第i^一 PMOS管11的源極接電源，所述第i^一 PMOS管11和第八NMOS管8組成的第二電流路徑。
[0047]第十二 PMOS管12和第十三NMOS管13，所述第十二 PMOS管12源極接電源、所述第十三NMOS管13源極接地，所述第十二 PMOS管12和第十三NMOS管13的漏極連接在一起并組成第三電流路徑；所述第十二PMOS管12柵極和所述第十一PMOS管11的柵極相連使所述第三電流路徑為所述第二電流路徑的鏡像電流；所述第十三NMOS管13的漏極和柵極連接在一起并連接到所述電流沉即和所述第六NMOS管6的柵極并提供第二偏置電壓biasn，使所述電流沉為所述第三電流路徑的鏡像電流。
[0048]第十四NMOS管14，所述第十四NMOS管14的漏極連接所述第十二 PMOS管12的漏極、所述第十四NMOS管14的源極連接所述第十三NMOS管13的漏極，所述第十四NMOS管14的柵極連接第一開關(guān)信號pd33b，所述第一開關(guān)信號pd33b控制所述第十二 PMOS管12的漏極和所述第十三NMOS管13的漏極的接通和關(guān)斷；
[0049]第十五NMOS管15，所述第十五NMOS管15的漏極連接所述第十三NMOS管13的柵極，所述第十五NMOS管15的源極接地，所述第十五NMOS管15的柵極連接第二開關(guān)信號Pd。本發(fā)明實(shí)施例低電壓差分信號傳輸驅(qū)動(dòng)器工作時(shí)，所述第十五NMOS管15斷開；所述第十五NMOS管15接通后，本發(fā)明實(shí)施例低電壓差分信號傳輸驅(qū)動(dòng)器下電并停止工作。
[0050]第三電阻20，串接在所述第一電阻18和所述第二電阻19的連接點(diǎn)和所述第八NMOS管8的柵極之間，即共模信號vcom通過所述第三電阻20接入到所述第八NMOS管8的柵極。
[0051]第十六PMOS管16，所述第十 六PMOS管16的柵極和源極連接在一起并接電源，所述第十六PMOS管16的漏極和所述第八NMOS管8的柵極連接。第十七NMOS管17，所述第十七NMOS管17的柵極和源極連接在一起并接地，所述第十七NMOS管17的漏極和所述第八NMOS管8的柵極連接。所述第十六PMOS管16和所述第十七NMOS管17用于實(shí)現(xiàn)靜電釋放(Electro-Static discharge, ESD)保護(hù)。
[0052]由上可知，所述反饋電路能將所述共模信號vcom和參考信號vref進(jìn)行比較，當(dāng)所述共模信號vcom大于所述參考信號vref時(shí)，所述第一電流路徑的電流會(huì)減少、第二電流路徑的電流會(huì)增加；所述電流源為所述第一電流路徑的鏡像電流，故所述電流源的電流會(huì)減少；所述第三電流路徑的電流為第二電流路徑的鏡像電流，故所述第三電流路徑的電流會(huì)增加，同時(shí)所述第三電流路徑的鏡像電流即所述電流沉的電流也會(huì)增加；所述電流源的電流的減少會(huì)使所述差分信號padp和padn中的一個(gè)降低,所述電流沉的電流的增加會(huì)使所述差分信號padp和padn中的另一個(gè)降低，從而使所述共模信號vcom降低。同理，當(dāng)所述共模信號vcom小于所述參考信號vref時(shí)，所述反饋電路會(huì)使所述電流源的電流減增加、同時(shí)使所述電流沉的電流減少，從而使所述共模信號vcom增加。
[0053]以上通過具體實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種低電壓差分信號傳輸驅(qū)動(dòng)器電路,其特征在于,包括: 一對稱互補(bǔ)交叉開關(guān)電路，其輸出端輸出一對差分信號，所述對稱互補(bǔ)交叉開關(guān)電路的輸入端連接輸入信號和其反相信號，所述輸入信號和其反相信號控制所述差分信號輸出； 一電流源和一電流沉，用于為所述對稱互補(bǔ)交叉開關(guān)電路提供電流； 在所述差分信號的差分正信號和差分負(fù)信號之間串聯(lián)阻值相同的第一電阻和第二電阻，在所述第一電阻和所述第二電阻的連接點(diǎn)出取出所述差分正信號和所述差分負(fù)信號的共模信號； 一反饋電路，該反饋電路將所述共模信號和參考信號進(jìn)行比較，當(dāng)所述共模信號大于所述參考信號時(shí)，所述反饋電路使所述電流源的電流減少、同時(shí)使所述電流沉的電流增加，從而使所述共模信號降低；當(dāng)所述共模信號小于所述參考信號時(shí)，所述反饋電路使所述電流源的電流減增加、同時(shí)使所述電流沉的電流減少，從而使所述共模信號增加。
2.如權(quán)利要求1所述的低電壓差分信號傳輸驅(qū)動(dòng)器電路，其特征在于:所述對稱互補(bǔ)交叉開關(guān)電路包括第一 NMOS管、第二 NMOS管、第三NMOS管和第四NMOS管，所述第一 NMOS管的源極和所述第二 NMOS管的漏極相連并作為輸出所述差分正信號或所述差分負(fù)信號中的一個(gè)的輸出端，所述第三NMOS管的源極和所述第四NMOS管的漏極相連并作為輸出所述差分正信號或所述差分負(fù)信號中的另一個(gè)的輸出端；所述第一 NMOS管的漏極和所述第三NMOS管的漏極連接在一起并和所述電流源相連；所述第二 NMOS管的源極和所述第四NMOS管的源極連接在一起并和所述電流沉相連；所述輸入信號連接所述第一 NMOS管的柵極和所述第四NMOS管的柵極、所述輸入信號的反相信號連接所述第二 NMOS管的柵極和所述第三NMOS管的柵極，或者所述輸入信號連接所述第二 NMOS管的柵極和所述第三NMOS管的柵極、所述輸入信號的反相信號連接所述第一 NMOS管的柵極和所述第四NMOS管的柵極。
3.如權(quán)利要求2所述的低電壓差分信號傳輸驅(qū)動(dòng)器電路，其特征在于:所述電流源為一第五PMOS管,所述第五PMOS管的漏極和所述第一 NMOS管的漏極、所述第三NMOS管的漏極連接在一起，所述第五PMOS管的源極接電源，所述第五PMOS管的柵極接第一偏置電壓； 所述電流沉為一第六NMOS管，所述第六PMOS管的漏極和所述第二 NMOS管的源極、所述第四NMOS管的源極連接在一起，所述第六NMOS管的源極接地，所述第六NMOS管的柵極接第二偏置電壓。
4.如權(quán)利要求1所述的低電壓差分信號傳輸驅(qū)動(dòng)器電路，其特征在于:所述反饋電路包括: 第七NMOS管和第八NMOS管，所述第七NMOS管和所述第八NMOS管的源極連接在一起，所述第七NMOS管的柵極連接所述參考信號、所述第八NMOS管的柵極連接所述共模信號； 第九NMOS管，所述第九NMOS管的漏極和所述第七NMOS管和所述第八NMOS管的源極連接在一起，所述第九NMOS管的源極接地，所述第九NMOS管的柵極連接第三偏置電壓，所述第九NMOS管為所述第七NMOS管和所述第八NMOS管提供一下拉電流； 第十PMOS管，所述第十PMOS管的漏極和柵極連接在一起并都和所述第七NMOS管的漏極連接，所述第十PMOS管的源極接電源，所述第十PMOS管的柵極和所述電流源連接并使所述電流源為所述第十PMOS管和第七NMOS管組成的第一電流路徑的鏡像電流； 第H^一 PMOS管，所述第i^一 PMOS管的漏極和柵極連接在一起并都和所述第八NMOS管的漏極連接，所述第十一 PMOS管的源極接電源，所述第十一 PMOS管和第八NMOS管組成的第二電流路徑； 第十二 PMOS管和第十三NMOS管，所述第十二 PMOS管源極接電源、所述第十三NMOS管源極接地，所述第十二 PMOS管和第十三NMOS管的漏極連接在一起并組成第三電流路徑；所述第十二 PMOS管柵極和所述第十一 PMOS管的柵極相連使所述第三電流路徑為所述第二電流路徑的鏡像電流；所述第十三NMOS管的漏極和柵極連接在一起并連接到所述電流沉使所述電流沉為所述第三電流路徑的鏡像電流。
5.如權(quán)利要求4所述的低電壓差分信號傳輸驅(qū)動(dòng)器電路，其特征在于:所述反饋電路還包括: 第十四NMOS管，所述第十四NMOS管的漏極連接所述第十二 PMOS管的漏極、所述第十四NMOS管的源極連接所述第十三NMOS管的漏極，所述第十四NMOS管的柵極連接第一開關(guān)信號，所述第一開關(guān)信號控制所述第十二 PMOS管的漏極和所述第十三NMOS管的漏極的接通和關(guān)斷； 第十五NMOS管，所述第十五NMOS管的漏極連接所述第十三NMOS管的柵極，所述第十五NMOS管的源極接地，所述第十五NMOS管的柵極連接第二開關(guān)信號。
6.如權(quán)利要求4 所述的低電壓差分信號傳輸驅(qū)動(dòng)器電路，其特征在于:所述反饋電路還包括: 第三電阻，串接在所述第一電阻和所述第二電阻的連接點(diǎn)和所述第八NMOS管的柵極之間； 第十六PMOS管，所述第十六PMOS管的柵極和源極連接在一起并接電源，所述第十六PMOS管的漏極和所述第八NMOS管的柵極連接； 第十七NMOS管，所述第十七NMOS管的柵極和源極連接在一起并接地，所述第十七NMOS管的漏極和所述第八NMOS管的柵極連接。
【文檔編號】H03K19/0175GK103427823SQ201210162855
【公開日】2013年12月4日 申請日期:2012年5月23日 優(yōu)先權(quán)日:2012年5月23日
【發(fā)明者】朱紅衛(wèi), 劉國軍 申請人:上海華虹Nec電子有限公司