專利名稱：全數(shù)字鎖相環(huán)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種全數(shù)字鎖相環(huán)(All-DigitalPhase-Locked Loop, ADPLL), 且特別是關(guān)于一種用于直接頻率調(diào)制(Direct Frequency Modulation, DFM)的全數(shù)字鎖相環(huán)。
背景技術(shù)：
鎖相環(huán)為一種用來產(chǎn)生與參考信號的相位(Phase)有固定關(guān)系的信號的電子控制系統(tǒng)。鎖相環(huán)電路響應(yīng)于輸入信號的頻率與相位，并自動的提高或降低被控制的振蕩器的頻率，直至鎖相環(huán)電路與參考信號在頻率與相位上相符合為止?，F(xiàn)有技術(shù)模擬鎖相環(huán)包含相位檢測器、壓控振蕩器(Voltage-Controlled Oscillator, VC0)、及反饋路徑。反饋路徑用來將壓控振蕩器的輸出信號反饋至相位檢測器的輸入端，以提高或降低模擬鎖相環(huán)的輸入信號的頻率。因此，模擬鎖相環(huán)的頻率總可以保持趕上參考信號的參考頻率，其中參考信號為相位檢測器所使用，也就是說，模擬鎖相環(huán)的輸入信號的頻率總會被參考信號的參考頻率所鎖定。除此以外，現(xiàn)有技術(shù)中，分頻器(Frequency divider)用于反饋路徑，以使得參考頻率或參考頻率的整數(shù)倍數(shù)頻率總可以被擷取。現(xiàn)有技術(shù)中，低通濾波器(Low-pass filter)連接于相位檢測器之后，以使得位于高頻率的噪聲得以濾除。如本領(lǐng)域的技術(shù)人員所知曉，因為模擬鎖相環(huán)使用模擬組件，并使用模擬方式操作，上述模擬鎖相環(huán)極易產(chǎn)生誤差，甚或是誤差傳播(Error propagation)。因此,數(shù)字鎖相環(huán)便應(yīng)運而生，以在部分數(shù)字操作與數(shù)字組件的支持下減少上述誤差，其中數(shù)字鎖相環(huán)在反饋路徑上使用具有可變除數(shù)的分頻器。除此以外，全數(shù)字鎖相環(huán)也非常有助于芯片面積降低與制造工藝遷移。舉例來說，全數(shù)字鎖相環(huán)的數(shù)控振蕩器(Digital-Controlled Oscillator,DC0)可用來取代現(xiàn)有技術(shù)所使用的模擬組件的壓控振蕩器。也可將相位檢測器用全數(shù)字鎖相環(huán)的時間數(shù)字轉(zhuǎn)換器(Time-to-Digital Converter, TDC)來取代。因此, 在無線通信領(lǐng)域中，使用全數(shù)字鎖相環(huán)已是一種趨勢。

發(fā)明內(nèi)容
為解決上述模擬鎖相環(huán)極易產(chǎn)生誤差，甚或是誤差傳播的問題，本發(fā)明提供一種全數(shù)字鎖相環(huán)，通過數(shù)字操作與數(shù)字組件，能使得切換噪聲(switching noise)會被大幅度減少。一方面，本發(fā)明揭露一種全數(shù)字鎖相環(huán)(ADPLL)。其中全數(shù)字鎖相環(huán)用于直接頻率調(diào)制。該全數(shù)字鎖相環(huán)包含數(shù)字宏模塊、調(diào)制器及反饋路徑模塊。其中，數(shù)字宏模塊用來接收包含與反饋信號相關(guān)的相位信息與頻率信息的輸出信號，該數(shù)字宏模塊包含包含比例式路徑模塊及數(shù)字低通濾波器的數(shù)字環(huán)路濾波器，該數(shù)字環(huán)路濾波器用于產(chǎn)生一整數(shù)信號及分數(shù)信號 ’及Σ Δ調(diào)制器補償模塊，用來預測誤差以及將預測的所述誤差輸入至所述數(shù)字宏模塊。該調(diào)制器跨越該數(shù)字環(huán)路濾波器，以及該調(diào)制器包含包含用于接收調(diào)制信號的輸入端的第一累加器；累加器放大器，包含耦接于所述的第一累加器的輸出端的輸入端以及耦接于所述的數(shù)字環(huán)路濾波器的輸入端的輸出端；及調(diào)制放大器，包含接收所述的調(diào)制信號的輸入端與耦接于所述的數(shù)字環(huán)路濾波器的輸出端的輸出端。該反饋路徑模塊耦接于數(shù)字環(huán)路濾波器的輸出端與數(shù)字環(huán)路濾波器的輸入端之間，反饋路徑模塊包含第二Σ Δ 調(diào)制器及第二分頻器，第二分頻器用來與第二Σ Δ調(diào)制器共同運作。另一方面，本發(fā)明揭露一種全數(shù)字鎖相環(huán)。其中全數(shù)字鎖相環(huán)用于直接頻率調(diào)制。 該全數(shù)字鎖相環(huán)包含數(shù)字宏模塊、調(diào)制器及數(shù)控振蕩器和Σ Δ調(diào)制器模塊。其中，數(shù)字宏模塊用來接收包含與反饋信號相關(guān)的相位信息與頻率信息的輸出信號，數(shù)字宏模塊包含 包含比例式路徑模塊及數(shù)字低通濾波器的數(shù)字環(huán)路濾波器，該數(shù)字環(huán)路濾波器用于產(chǎn)生一整數(shù)信號及分數(shù)信號 '及 Δ調(diào)制器補償模塊，用來預測輸入信號的誤差以及將預測的誤差輸入至數(shù)字宏模塊。調(diào)制器跨越數(shù)字環(huán)路濾波器，且該調(diào)制器包含第一累加器，包含用于接收調(diào)制信號的輸入端；累加器放大器，包含耦接于第一累加器的輸出端的輸入端以及耦接于數(shù)字環(huán)路濾波器的輸入端的輸出端；及調(diào)制放大器，包含接收調(diào)制信號的輸入端與耦接于數(shù)字環(huán)路濾波器的輸出端的輸出端。該數(shù)控振蕩器和Σ Δ調(diào)制器模塊用來對上述的整數(shù)信號和分數(shù)信號進行調(diào)制。再一方面，本發(fā)明還揭露一種全數(shù)字鎖相環(huán)。該全數(shù)字鎖相環(huán)包含數(shù)字宏模塊及調(diào)制器及數(shù)控振蕩器。其中，數(shù)字宏模塊用來接收包含與反饋信號相關(guān)的相位信息與頻率信息的輸出信號，該數(shù)字宏模塊包含包含比例式路徑模塊及數(shù)字低通濾波器的數(shù)字環(huán)路濾波器，該數(shù)字環(huán)路濾波器用于產(chǎn)生一整數(shù)信號及分數(shù)信號；及Σ Δ調(diào)制器補償模塊，用來預測輸入信號的誤差以及將預測的誤差輸入至數(shù)字宏模塊。調(diào)制器跨越數(shù)字環(huán)路濾波器，且該調(diào)制器包含第一累加器，包含用于接收調(diào)制信號的輸入端；累加器放大器，包含耦接于第一累加器的輸出端的輸入端以及耦接于數(shù)字環(huán)路濾波器的輸入端的輸出端；及調(diào)制放大器，包含接收調(diào)制信號的輸入端與耦接于數(shù)字環(huán)路濾波器的輸出端的輸出端。其中所述累加器放大器的增益校正與所述調(diào)制放大器的增益校正是相互關(guān)聯(lián)的。上述全數(shù)字鎖相環(huán)通過數(shù)字操作與數(shù)字組件，切換噪聲會被大幅度減少，且全數(shù)字鎖相環(huán)的環(huán)路增益(Loop gain)也可被精確的微調(diào)，并且通過數(shù)字環(huán)路濾波器與調(diào)制器實現(xiàn)直接頻率調(diào)制的全數(shù)字架構(gòu)，本發(fā)明的全數(shù)字鎖相環(huán)還有助于芯片面積降低與進程遷移。


圖I為本發(fā)明所揭露的全數(shù)字鎖相環(huán)的示意圖。圖2為本發(fā)明中直接頻率調(diào)制的全數(shù)字鎖相環(huán)的示意圖。圖3為圖I與圖2中所圖示的數(shù)控振蕩器在本發(fā)明所揭露的詳細示意圖。圖4為現(xiàn)有技術(shù)追蹤槽所包含單元的示意圖。圖5為圖4所示的單元的相關(guān)電壓-頻率轉(zhuǎn)換曲線示意圖。圖6為圖3所示的追蹤槽所包含的單元的詳細示意圖。圖7為圖6所示的單元相關(guān)的電壓-頻率折疊轉(zhuǎn)換曲線示意圖。
圖8是為了解釋本發(fā)明在圖I所示的全數(shù)字鎖相環(huán)的數(shù)字環(huán)路頻寬校準方法，所使用的全數(shù)字鎖相環(huán)的簡化示意圖。圖9為用來解釋如何補償現(xiàn)有技術(shù)模擬鎖相環(huán)的分數(shù)相位誤差的簡單示意圖。圖10為根據(jù)本發(fā)明一實施方式所揭露，Σ Δ調(diào)制器補償模塊中另外包含的數(shù)字相位誤差消除模塊的示意圖。圖11為實施圖8所示的環(huán)路增益校準方法時，圖I所示的相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊與圖I所示的時間數(shù)字轉(zhuǎn)換解碼器和第一加法器的簡易示意圖。圖12為圖11所示的循環(huán)式時間數(shù)字轉(zhuǎn)換器的概略示意圖。圖13為實施相關(guān)于圖11與圖12的循環(huán)式時間數(shù)字轉(zhuǎn)換器校準程序的流程示意圖。
具體實施例方式本發(fā)明揭露一種用于直接頻率調(diào)制并擁有精確增益校準(Fine gain calibration)的全數(shù)字鎖相環(huán)，其中全數(shù)字鎖相環(huán)使用某些在本發(fā)明方被揭露的組件(例如本發(fā)明方揭露的數(shù)控振蕩器)與技術(shù)特征。通過本發(fā)明所揭露的全數(shù)字鎖相環(huán)，切換噪聲會被大幅度減少，且全數(shù)字鎖相環(huán)的環(huán)路增益也可被精確的微調(diào)。通過本發(fā)明所揭露的數(shù)控振蕩器，能夠在所揭露的全數(shù)字鎖相環(huán)中達到精確的頻率分辨率。請參閱圖1，其為本發(fā)明一實施方式所揭露的全數(shù)字鎖相環(huán)100的示意圖。如圖 I所示，全數(shù)字鎖相環(huán)100包含時間數(shù)字轉(zhuǎn)換器(Time-to-Digital converter, TDC)模塊 102、數(shù)字宏模塊(Digital macro module) 120、數(shù)控振蕩器和Σ Δ調(diào)制器(Sigma-Delta Modulator, SDM)模塊110、及反饋路徑模塊112。時間數(shù)字轉(zhuǎn)換器模塊102包含相位頻率檢測器(Phase-Frequency Detector, PFD)和循環(huán)式時間數(shù)字轉(zhuǎn)換器(Cyclic Time-to-Digital Converter,CTDC)模塊 1021 與時間數(shù)字轉(zhuǎn)換器狀態(tài)機(TDC state machine) 1023。雖然循環(huán)式時間數(shù)字轉(zhuǎn)換器應(yīng)用于本發(fā)明之后所揭露的各實施方式，但是在本發(fā)明的其它實施方式中，仍可使用任何其它種類的時間數(shù)字轉(zhuǎn)換器來取代循環(huán)式時間數(shù)字轉(zhuǎn)換器。數(shù)字宏模塊120包含時間數(shù)字轉(zhuǎn)換解碼器1022、第一加法器104、比例式路徑(Proportional path)模塊 106、數(shù)字低通濾波器(Digital low pass filter) 108、 第二加法器105、以及Σ Λ調(diào)制器補償模塊114。比例式路徑模塊106包含無限沖擊響應(yīng)(Infinite Impulse Response, IIR)模塊1061與比例式路徑模塊放大器(PPM amplifier) 1062。請注意，比例式路徑模塊放大器1062的增益在此假設(shè)為a。數(shù)字低通濾波器108用來當作全數(shù)字鎖相環(huán)100中的積分路徑(Integral path)。比例式路徑模塊106與數(shù)字低通濾波器108 二者的結(jié)合可被視為數(shù)字環(huán)路濾波器。Σ Δ調(diào)制器補償模塊114包含第一累加器(Accumulator) 1141、具有增益b的Σ Δ調(diào)制器補償模塊放大器(Sigma-delta modulator compensation module amplifier) 1142、以及第三力口法器 1143。請注意，Σ Δ 調(diào)制器補償模塊114在此也可視為誤差補償模塊。數(shù)控振蕩器和Σ Δ調(diào)制器模塊110包含數(shù)控振蕩解碼器1101、第一 Σ Δ調(diào)制器 1102, Σ Λ調(diào)制器濾波器1103、數(shù)控振蕩器1104、以及第一分頻器1105。請注意，雖然在圖I中，第一分頻器1105所使用的除數(shù)為4，在本發(fā)明的其它實施方式中，第一分頻器1105也可使用4以外的其它數(shù)值來當作其除數(shù)，也就是說，第一分頻器1105所使用的除數(shù)并未限制于圖I所使用的數(shù)值4。反饋路徑模塊112包含第二Σ Λ調(diào)制器1121及第二分頻器 1122。請注意，如圖I所示，第二分頻器1122所使用的除數(shù)假設(shè)為Μ，且M為變量。其中， 數(shù)控振蕩解碼器1101、數(shù)控振蕩器1104與第一分頻器1105的結(jié)合可被視為數(shù)控振蕩器模塊，以用來追蹤數(shù)字環(huán)路濾波器的整數(shù)信號。如圖I所示，時間數(shù)字轉(zhuǎn)換器模塊102接收參考信號REF與反饋信號FB，并產(chǎn)生循環(huán)信號C與數(shù)據(jù)信號D。循環(huán)信號C與數(shù)據(jù)信號D皆包含與反饋信號FB相關(guān)的相位信息及頻率信息。請注意，循環(huán)信號C指出相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊1021中的循環(huán)式時間數(shù)字轉(zhuǎn)換器目前所使用的循環(huán)。請注意，數(shù)據(jù)信號D指出相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊1021中的多個D觸發(fā)器(D flip-flop)所產(chǎn)生的數(shù)據(jù)。請注意， 循環(huán)信號C與數(shù)據(jù)信號D隨后會被時間數(shù)字轉(zhuǎn)換解碼器1022所解碼，以在數(shù)字宏模塊120 中產(chǎn)生輸出信號TDC，其中輸出信號TDC還包含與反饋信號FB相關(guān)的相位信息與頻率信息， 輸出信號TDC也被稱為解碼輸出信號。第一加法器104將輸出信號TDC與誤差信號Err相加，以將輸出信號TDC中可能包含的誤差減少至一定程度，其中誤差信號Err實質(zhì)上為誤差補償信號。第一加法器104還將信號X輸出至比例式路徑模塊106與數(shù)字低通濾波器108。 請注意，相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊1021所產(chǎn)生的自測信號Bbcomp與符號(Sign)信號L也被加總，以攜帶指示關(guān)于是否將數(shù)控振蕩器和Σ Δ調(diào)制器模塊110的輸出信號的頻率加以提高或降低的信息。請注意，相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊1021還輸出時鐘信號dlyfbclk，以對數(shù)字宏模塊120的內(nèi)建時鐘(built-in clock) 進行操作。時間數(shù)字轉(zhuǎn)換器狀態(tài)機1023還產(chǎn)生除數(shù)信號(divider signal)Div，以將與除數(shù)相關(guān)的信息傳送至數(shù)字宏模塊120。比例式路徑模塊106用來追蹤信號X的相位的變化；而數(shù)字低通濾波器108 (即上述積分路徑)用來追蹤信號X的長期頻率漂移(Long-term frequency drift)。數(shù)字宏模塊 120 將整數(shù)信號(Integer signal) Integ 與分數(shù)信號(Fractional signal)Frac 輸出至數(shù)控振蕩器和Σ Λ調(diào)制器模塊110。在數(shù)控振蕩器和Σ Δ調(diào)制器模塊110中，數(shù)控振蕩解碼器1101的第一輸入端接收整數(shù)信號Integ ;第一 Σ Δ調(diào)制器1102的第一輸入端接收分數(shù)信號Frac ; Σ Δ調(diào)制器濾波器1103的輸入端I禹接于第一Σ Δ調(diào)制器1102的輸出端,在本發(fā)明一實施方式中， Σ Δ調(diào)制器濾波器1103接收第一Σ Δ調(diào)制器1102輸出的Σ Δ調(diào)制信號SDM ;數(shù)控振蕩器1104的第一輸入端稱接于數(shù)控振蕩解碼器1101的輸出端,且數(shù)控振蕩器1104的第二輸入端耦接于Σ Δ調(diào)制器濾波器1103的輸出端；且第一分頻器1105的輸入端耦接于數(shù)控振蕩器1104的輸出端,第一分頻器1105的輸出端I禹接于數(shù)控振蕩解碼器1101的第二輸入端與第一Σ Δ調(diào)制器1102的第二輸入端。請注意，第一回路經(jīng)過數(shù)控振蕩解碼器1101、數(shù)控振蕩器1104、及第一分頻器1105。第一回路用來對整數(shù)信號Integ進行調(diào)整或調(diào)制。第二回路經(jīng)過第一 Σ Λ調(diào)制器1102、Σ Λ調(diào)制器濾波器1103、數(shù)控振蕩器1104、以及第一分頻器1105。第二回路用來對分數(shù)信號Frac進行調(diào)整或調(diào)制。反饋路徑模塊112與Σ Δ調(diào)制器補償模塊114共同運作，其中Σ Δ調(diào)制器補償模塊114包含于數(shù)字宏模塊120中。第二分頻器1122用來對數(shù)控振蕩器和Σ Δ調(diào)制器模塊 110所輸出的信號進行分頻。第二分頻器1122與第二Σ Λ調(diào)制器1121共同運作。Σ Δ調(diào)制器補償模塊114用來預測數(shù)控振蕩器和Σ Δ調(diào)制器模塊110所輸出的信號中可能包含的誤差。Σ Λ調(diào)制器補償模塊114還用來以前饋(Feed-forward)方式將上述預測的誤差輸入至第一加法器104，其中上述誤差補償信號包含預測的誤差，如此一來，輸出信號 TDC所帶的誤差便可被大幅降低。本發(fā)明一實施方式中，預測的誤差由Σ Λ調(diào)制器補償模塊放大器1142輸出。請注意，第三加法器1143的正輸入端耦接于第二Σ Λ調(diào)制器1121 的輸入端，第三加法器1143的負輸入端耦接于第二Σ Δ調(diào)制器1121的輸出端，且第三加法器1143的輸出端稱接于第一累加器1141的輸入端。因為比例式路徑模塊106、數(shù)字低通濾波器108、與Σ Δ調(diào)制器補償模塊114皆與全數(shù)字鎖相環(huán)100的環(huán)路增益的微調(diào)高度相關(guān)，所以全數(shù)字鎖相環(huán)100的結(jié)構(gòu)的特征主要在于上述組件的存在。然而，上述全數(shù)字鎖相環(huán)100所包含的各組件、模塊、與信號皆為數(shù)字的，因此全數(shù)字鎖相環(huán)100是在完全數(shù)字控制的前提下來操作。通過全數(shù)字鎖相環(huán)100 完全數(shù)字控制的機制，可以達到準確的頻寬控制。全數(shù)字鎖相環(huán)100還可有效的減少切換噪聲，且相關(guān)的詳細技術(shù)會在之后另行揭露。全數(shù)字鎖相環(huán)100的主要用途為實現(xiàn)直接頻率調(diào)制的全數(shù)字架構(gòu)。請參閱圖2， 其為本發(fā)明中直接頻率調(diào)制的全數(shù)字鎖相環(huán)200的示意圖，其中全數(shù)字鎖相環(huán)200是基于圖I所示的全數(shù)字鎖相環(huán)100所設(shè)計。如圖2所示，除了全數(shù)字鎖相環(huán)100所包含的各組件外，全數(shù)字鎖相環(huán)200另包含第二累加器(Accumulator，ACC) 202、累加器放大器(ACC amplifier) 204、以及調(diào)制放大器(Modulator amplifier) 206,上述第二累加器202、累加器放大器204與調(diào)制放大器206的結(jié)合可被視為調(diào)制器。累加器放大器204與第二累加器202 共同運作，且累加器放大器204的增益為增益b，也就是Σ Δ調(diào)制器補償模塊放大器1142 所使用的增益。調(diào)制放大器206所使用的增益假設(shè)為增益C。實際上為調(diào)制信號的消息MSG 被輸入至第二累加器202與調(diào)制放大器206，以在之后以前饋方式饋入第一加法器104與第二加法器105。請注意，對消息MSG而言，第二累加器202與累加器放大器204的組合可被視為高通濾波器(High-pass filter)。請注意，數(shù)控振蕩器和Σ Λ調(diào)制器模塊110也提供對消息MSG的低通響應(yīng)，其中現(xiàn)有技術(shù)鎖相環(huán)中的壓控振蕩器會給予消息MSG的頻域的頻率上限；也就是說，對消息MSG而言，壓控振蕩器為低通濾波器，使得消息MSG的頻域被低通濾波器所限制。通過組合上述高通響應(yīng)與低通響應(yīng)，可得到全通響應(yīng)(All-pass response), 使得寬帶調(diào)制(Wide band modulation)得以實現(xiàn),或使得消息MSG的頻寬不再受到鎖相環(huán)的頻寬所限制或拘束。為了對上述全通響應(yīng)進行操作，必須精密的調(diào)整上述增益b與增益
C。請注意，因為通過全通響應(yīng)，消息MSG的頻域未再受到限制或是與全數(shù)字鎖相環(huán)200相關(guān)，所以上述寬帶調(diào)制得以實現(xiàn)。在現(xiàn)有技術(shù)的鎖相環(huán)中使用預失真(Pre-distortion)的技術(shù)，以預先使噪聲失真，然而，實施預失真技術(shù)的組件會占據(jù)較大的芯片面積。在本發(fā)明所揭露的全數(shù)字鎖相環(huán)200避免了使用此種預失真技術(shù)。本發(fā)明中校正增益b與增益c的值的技術(shù)揭露如下。請參閱圖2，全數(shù)字鎖相環(huán) 200的環(huán)路增益可通過使用消息MSG中的輸入響應(yīng)m[n]得到，以取得對應(yīng)的輸出頻率響應(yīng) Vwt [η]，以作為數(shù)控振蕩器和Σ Λ調(diào)制器模塊110的輸出響應(yīng)。全數(shù)字鎖相環(huán)200的環(huán)路
V 「W
增益以來表示，且當全數(shù)字鎖相環(huán)200以全通響應(yīng)狀態(tài)進行調(diào)制時，該環(huán)路增益的響 m\n\
應(yīng)可表示如下
權(quán)利要求
1.一種全數(shù)字鎖相環(huán)，其特征在于，所述的全數(shù)字鎖相環(huán)包含數(shù)字宏模塊、調(diào)制器及反饋路徑模塊；其中，所述的數(shù)字宏模塊用來接收包含與反饋信號相關(guān)的相位信息與頻率信息的輸出信號，該數(shù)字宏模塊包含包含比例式路徑模塊及數(shù)字低通濾波器的數(shù)字環(huán)路濾波器，該數(shù)字環(huán)路濾波器用于產(chǎn)生一整數(shù)信號及分數(shù)信號；及Σ Δ調(diào)制器補償模塊，用來預測誤差以及將預測的所述誤差輸入至所述數(shù)字宏模塊； 所述的調(diào)制器跨越所述的數(shù)字環(huán)路濾波器，所述的調(diào)制器包含第一累加器，包含用于接收調(diào)制信號的輸入端；累加器放大器，包含耦接于所述的第一累加器的輸出端的輸入端以及耦接于所述的數(shù)字環(huán)路濾波器的輸入端的輸出端；及調(diào)制放大器，包含接收所述的調(diào)制信號的輸入端與耦接于所述的數(shù)字環(huán)路濾波器的輸出端的輸出端；所述的反饋路徑模塊，耦接于所述數(shù)字環(huán)路濾波器的輸出端與所述數(shù)字環(huán)路濾波器的輸入端之間，所述的反饋路徑模塊包含第二 Σ Δ調(diào)制器；及第二分頻器，用來與所述的第二Σ Δ調(diào)制器共同運作；其中所述的全數(shù)字鎖相環(huán)用于直接頻率調(diào)制。
2.如權(quán)利要求I所述的全數(shù)字鎖相環(huán)，其特征在于，所述的全數(shù)字鎖相環(huán)另包含 時間數(shù)字轉(zhuǎn)換器模塊，耦接于所述的數(shù)字環(huán)路濾波器，用來接收參考信號與反饋信號，并用來輸出包含與所述的反饋信號相關(guān)的相位信息與頻率信息的所述的輸出信號，所述的時間數(shù)字轉(zhuǎn)換器模塊包含相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊，耦接于所述的數(shù)字環(huán)路濾波器，用來產(chǎn)生包含與所述的反饋信號相關(guān)的相位信息與頻率信息的所述的輸出信號，并用來輸出頻率信號；及時間數(shù)字轉(zhuǎn)換器狀態(tài)機，耦接所述的相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊， 用來產(chǎn)生除數(shù)信號。
3.如權(quán)利要求2所述的全數(shù)字鎖相環(huán)，其特征在于，所述的全數(shù)字鎖相環(huán)另包含數(shù)控振蕩器和Σ Δ調(diào)制器模塊及所述數(shù)字宏模塊所述的數(shù)控振蕩器和Σ Δ調(diào)制器模塊包含數(shù)控振蕩解碼器、第一Σ Δ調(diào)制器、Σ Δ 調(diào)制器濾波器、數(shù)控振蕩器及第一分頻器所述的數(shù)控振蕩解碼器，包含用于接收所述的整數(shù)信號的第一輸入端；所述的第一Σ Δ調(diào)制器，包含用于接收所述的分數(shù)信號的第一輸入端；所述的Σ Λ調(diào)制器濾波器，包含耦接于所述的第一Σ Λ調(diào)制器的輸出端的輸入端； 所述的數(shù)控振蕩器，包含耦接于所述的數(shù)控振蕩解碼器的輸出端的第一輸入端以及耦接于所述的Σ △調(diào)制器濾波器的輸出端的第二輸入端；及所述的第一分頻器，包含耦接于所述的數(shù)控振蕩器的輸出端的輸入端以及同時耦接于所述的數(shù)控振蕩解碼器的第二輸入端與所述的第一Σ Δ調(diào)制器的第二輸入端的輸出端； 其中所述的Σ Δ調(diào)制器補償模塊另包含第二加法器及Σ Δ調(diào)制器補償模塊放大器； 其中所述的比例式路徑模塊，用來追蹤與所述的時間數(shù)字轉(zhuǎn)換器模塊的所述的輸出信號相關(guān)的相位變化；及所述的數(shù)字低通濾波器，用來追蹤與所述的時間數(shù)字轉(zhuǎn)換器模塊的所述的輸出信號相關(guān)的長期頻率漂移，其中第一回路經(jīng)過所述的數(shù)控振蕩解碼器、所述的數(shù)控振蕩器及所述的第一分頻器， 所述的第一回路用來對所述的整數(shù)信號進行調(diào)制；其中第二回路經(jīng)過所述的第一Σ △調(diào)制器、所述的Σ △調(diào)制器濾波器、所述的數(shù)控振蕩器與所述的第一分頻器，所述的第二回路用來對所述的分數(shù)信號進行調(diào)制；其中所述的Σ△調(diào)制器補償模塊用來預測所述的數(shù)控振蕩器和Σ△調(diào)制器模塊所輸出的信號的誤差，并將所述的預測的誤差以前饋方式輸入至所述的數(shù)字宏模塊；其中所述的時間數(shù)字轉(zhuǎn)換器所輸出的所述的時鐘信號用來對所述的數(shù)字宏模塊的內(nèi)建時鐘進行操作；其中所述的時間數(shù)字轉(zhuǎn)換器狀態(tài)機所輸出的所述的除數(shù)信號用來將與除數(shù)相關(guān)的信息傳送至所述的數(shù)字宏模塊。
4.如權(quán)利要求3所述的全數(shù)字鎖相環(huán)，其特征在于，所述的反饋路徑模塊用來與所述的Σ Λ調(diào)制器補償模塊共同運作。
5.如權(quán)利要求3所述的全數(shù)字鎖相環(huán)，其特征在于，所述的數(shù)字宏模塊另包含時間數(shù)字轉(zhuǎn)換解碼器，用來將包含與所述的反饋信號相關(guān)的相位信息與頻率信息的所述的輸出信號加以解碼，并根據(jù)解碼結(jié)果產(chǎn)生解碼輸出信號；第一加法器，用來將所述的時間數(shù)字轉(zhuǎn)換解碼器的所述的解碼輸出信號與誤差補償信號、自測信號與符號信號相加；及第二加法器，用來將來自所述的比例式路徑模塊的相位追蹤信號與來自所述的數(shù)字低通濾波器的長期頻率漂移追蹤信號相加，并用來分別產(chǎn)生所述的數(shù)字宏模塊的所述的整數(shù)信號與所述的分數(shù)信號，其中所述的誤差補償信號包含所述的Σ Δ調(diào)制器補償模塊的所述的預測的誤差； 其中所述的自測信號與所述的符號信號包含指示是否將所述的數(shù)控振蕩器和Σ Δ調(diào)制器模塊的輸出信號的頻率加以提高或降低的信息；其中所述的累加器放大器的輸出端耦接于所述的第一加法器；其中所述的調(diào)制放大器的輸出端耦接于所述的第二加法器；其中所述的調(diào)制信號分別經(jīng)由所述的累加放大器與所述的調(diào)制放大器，被以前饋方式輸入至所述的第一加法器與所述的第二加法器。
6.如權(quán)利要求4所述的全數(shù)字鎖相環(huán)，其特征在于，所述的第二分頻器，用來對所述的數(shù)控振蕩器和Σ Δ調(diào)制器模塊所輸出的所述的信號進行分頻。
7.如權(quán)利要求6所述的全數(shù)字鎖相環(huán)，其特征在于，所述的Σ△調(diào)制器補償模塊另包含加法器，所述的加法器的正輸入端耦接于所述的反饋路徑模塊的所述的第二Σ Δ調(diào)制器的輸入端，且所述的加法器的負輸入端耦接于所述的反饋路徑模塊的所述的第二Σ Δ 調(diào)制器的輸出端，且所述的加法器的輸出端耦接于第二累加器的輸入端。
8.如權(quán)利要求3所述的全數(shù)字鎖相環(huán)，其特征在于，所述的Σ△調(diào)制器補償模塊放大器與所述的累加放大器的增益被調(diào)制為
9.如權(quán)利要求3所述的全數(shù)字鎖相環(huán)，其特征在于，所述的調(diào)制放大器的增益被調(diào)制
10.一種全數(shù)字鎖相環(huán)，其特征在于，所述的全數(shù)字鎖相環(huán)包含數(shù)字宏模塊、調(diào)制器及數(shù)控振蕩器和Σ Δ調(diào)制器模塊；其中，所述的數(shù)字宏模塊用來接收包含與反饋信號相關(guān)的相位信息與頻率信息的輸出信號，所述數(shù)字宏模塊包含包含比例式路徑模塊及數(shù)字低通濾波器的數(shù)字環(huán)路濾波器，該數(shù)字環(huán)路濾波器用于產(chǎn)生一整數(shù)信號及分數(shù)信號；及Σ Δ調(diào)制器補償模塊，用來預測輸入信號的誤差以及將預測的所述誤差輸入至所述數(shù)字宏模塊；所述的調(diào)制器跨越所述的數(shù)字環(huán)路濾波器，所述的調(diào)制器包含第一累加器，包含用于接收調(diào)制信號的輸入端；累加器放大器，包含耦接于所述的第一累加器的輸出端的輸入端以及耦接于所述的數(shù)字環(huán)路濾波器的輸入端的輸出端；及調(diào)制放大器，包含接收所述的調(diào)制信號的輸入端與耦接于所述的數(shù)字環(huán)路濾波器的輸出端的輸出端；所述的數(shù)控振蕩器和Σ Δ調(diào)制器模塊用來對所述的整數(shù)信號和分數(shù)信號進行調(diào)制； 其中所述的全數(shù)字鎖相環(huán)用于直接頻率調(diào)制。
11.如權(quán)利要求10所述的全數(shù)字鎖相環(huán)，其特征在于，所述的全數(shù)字鎖相環(huán)另包含 時間數(shù)字轉(zhuǎn)換器模塊，耦接于所述的數(shù)字環(huán)路濾波器，用來接收參考信號與反饋信號，并用來輸出包含與所述的反饋信號相關(guān)的相位信息與頻率信息的所述的輸出信號，所述的時間數(shù)字轉(zhuǎn)換器模塊包含相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊，耦接于所述的數(shù)字環(huán)路濾波器，用來產(chǎn)生包含與所述的反饋信號相關(guān)的相位信息與頻率信息的所述的輸出信號，并用來輸出頻率信號；及時間數(shù)字轉(zhuǎn)換器狀態(tài)機，耦接所述的相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊， 用來產(chǎn)生除數(shù)信號。
12.如權(quán)利要求11所述的全數(shù)字鎖相環(huán)，其特征在于，所述的數(shù)控振蕩器和Σ△調(diào)器模塊包含數(shù)控振蕩解碼器，包含用于接收所述的整數(shù)信號的第一輸入端；第一Σ Δ調(diào)制器，包含用于接收所述的分數(shù)信號的第一輸入端；Σ Λ調(diào)制器濾波器，包含耦接于所述的第一Σ Λ調(diào)制器的輸出端的輸入端；數(shù)控振蕩器，包含耦接于所述的數(shù)控振蕩解碼器的輸出端的第一輸入端以及耦接于所述的Σ △調(diào)制器濾波器的輸出端的第二輸入端；及第一分頻器，包含耦接于所述的數(shù)控振蕩器的輸出端的輸入端以及同時耦接于所述的數(shù)控振蕩解碼器的第二輸入端與所述的第一Σ Δ調(diào)制器的第二輸入端的輸出端；其中所述的Σ Δ調(diào)制器補償模塊另包含第二加法器及Σ Δ調(diào)制器補償模塊放大器； 其中所述的比例式路徑模塊用來追蹤與所述的時間數(shù)字轉(zhuǎn)換器模塊的所述的輸出信號相關(guān)的相位變化；及所述的數(shù)字低通濾波器用來追蹤與所述的時間數(shù)字轉(zhuǎn)換器模塊的所述的輸出信號相關(guān)的長期頻率漂移，其中第一回路經(jīng)過所述的數(shù)控振蕩解碼器、所述的數(shù)控振蕩器及所述的第一分頻器， 所述的第一回路用來對所述的整數(shù)信號進行調(diào)制；其中第二回路經(jīng)過所述的第一Σ △調(diào)制器、所述的Σ △調(diào)制器濾波器、所述的數(shù)控振蕩器與所述的第一分頻器，所述的第二回路用來對所述的分數(shù)信號進行調(diào)制；其中所述的Σ Δ調(diào)制器補償模塊用來預測所述的數(shù)控振蕩器和Σ Δ調(diào)制器模塊所輸出的信號的誤差，并將所述的預測的誤差以前饋方式輸入至所述的數(shù)字宏模塊；其中所述的時間數(shù)字轉(zhuǎn)換器所輸出的所述的時鐘信號用來對所述的數(shù)字宏模塊的內(nèi)建時鐘進行操作；其中所述的時間數(shù)字轉(zhuǎn)換器狀態(tài)機所輸出的所述的除數(shù)信號用來將與除數(shù)相關(guān)的信息傳送至所述的數(shù)字宏模塊。
13.如權(quán)利要求12所述的全數(shù)字鎖相環(huán)，其特征在于，所述的全數(shù)字鎖相環(huán)另包含反饋路徑模塊，用來與所述的Σ Δ調(diào)制器補償模塊共同運作，其中所述的反饋路徑模塊包含第二 Σ Λ調(diào)制器；及第二分頻器，用來對所述的數(shù)控振蕩器和Σ Δ調(diào)制器模塊所輸出的所述的信號進行分頻，以及用來與所述的第二Σ Δ調(diào)制器共同運作；所述的Σ Δ調(diào)制器補償模塊另包含第二加法器及Σ Δ調(diào)制器補償模塊放大器，其中所述的第二加法器包含耦接于所述第二Σ Δ調(diào)制器的輸入端的正輸入端、耦接于所述第二Σ Δ調(diào)制器的輸出端的負輸入端，以及耦接于耦接于所述第二加法器的輸入端的輸出端。
14.如權(quán)利要求12所述的全數(shù)字鎖相環(huán)，其特征在于，所述數(shù)字宏模塊另包含時間數(shù)字轉(zhuǎn)換解碼器，用來將包含與所述的反饋信號相關(guān)的相位信息與頻率信息的所述的輸出信號加以解碼，并根據(jù)解碼結(jié)果產(chǎn)生解碼輸出信號；第一加法器，用來將所述的時間數(shù)字轉(zhuǎn)換解碼器的所述的解碼輸出信號與誤差補償信號、自測信號與符號信號相加；及第二加法器，用來將來自所述的比例式路徑模塊的相位追蹤信號與來自所述的數(shù)字低通濾波器的長期頻率漂移追蹤信號相加，并用來分別產(chǎn)生所述的數(shù)字宏模塊的所述的整數(shù)信號與所述的分數(shù)信號，其中所述的誤差補償信號包含所述的Σ Δ調(diào)制器補償模塊的所述的預測的誤差； 其中所述的自測信號與所述的符號信號包含指示是否將所述的數(shù)控振蕩器和Σ Δ調(diào)制器模塊的輸出信號的頻率加以提高或降低的信息；其中所述的累加器放大器的輸出端耦接于所述的第一加法器；其中所述的調(diào)制放大器的輸出端耦接于所述的第二加法器；其中所述的調(diào)制信號分別經(jīng)由所述的累加放大器與所述的調(diào)制放大器，被以前饋方式輸入至所述的第一加法器與所述的第二加法器。
15.一種全數(shù)字鎖相環(huán)，其特征在于，所述的全數(shù)字鎖相環(huán)包含數(shù)字宏模塊及調(diào)制器及數(shù)控振蕩器；其中，所述的數(shù)字宏模塊用來接收包含與反饋信號相關(guān)的相位信息與頻率信息的輸出信號，該數(shù)字宏模塊包含包含比例式路徑模塊及數(shù)字低通濾波器的數(shù)字環(huán)路濾波器，該數(shù)字環(huán)路濾波器用于產(chǎn)生一整數(shù)信號及分數(shù)信號；及Σ Δ調(diào)制器補償模塊，用來預測輸入信號的誤差以及將預測的所述誤差輸入至所述數(shù)字宏模塊；所述的調(diào)制器跨越所述的數(shù)字環(huán)路濾波器，所述的調(diào)制器包含第一累加器，包含用于接收調(diào)制信號的輸入端；累加器放大器，包含耦接于所述的第一累加器的輸出端的輸入端以及耦接于所述的數(shù)字環(huán)路濾波器的輸入端的輸出端；及調(diào)制放大器，包含接收所述的調(diào)制信號的輸入端與耦接于所述的數(shù)字環(huán)路濾波器的輸出端的輸出端；其中所述累加器放大器的增益校正與所述調(diào)制放大器的增益校正是相互關(guān)聯(lián)的。
16.如權(quán)利要求15所述的全數(shù)字鎖相環(huán)，其特征在于，所述的全數(shù)字鎖相環(huán)另包含 時間數(shù)字轉(zhuǎn)換器模塊，耦接于所述的數(shù)字環(huán)路濾波器，用來接收參考信號與反饋信號，并用來輸出包含與所述的反饋信號相關(guān)的相位信息與頻率信息的所述的輸出信號，所述的時間數(shù)字轉(zhuǎn)換器模塊包含相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊，耦接于所述的數(shù)字環(huán)路濾波器，用來產(chǎn)生包含與所述的反饋信號相關(guān)的相位信息與頻率信息的所述的輸出信號，并用來輸出頻率信號 '及時間數(shù)字轉(zhuǎn)換器狀態(tài)機，耦接所述的相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊， 用來產(chǎn)生除數(shù)信號。
17.如權(quán)利要求15所述的全數(shù)字鎖相環(huán)，其特征在于，所述的全數(shù)字鎖相環(huán)另包含 數(shù)控振蕩器和Σ Δ調(diào)制器模塊，用來對所述的整數(shù)信號和分數(shù)信號進行調(diào)制，所述的數(shù)控振蕩器和Σ Δ調(diào)制器模塊包含數(shù)控振蕩解碼器，包含用于接收所述的整數(shù)信號的第一輸入端；第一Σ Δ調(diào)制器，包含用于接收所述的分數(shù)信號的第一輸入端；Σ Δ調(diào)制器濾波器，包含耦接于所述的第一Σ Δ調(diào)制器的輸出端的輸入端；數(shù)控振蕩器，包含耦接于所述的數(shù)控振蕩解碼器的輸出端的第一輸入端以及耦接于所述的Σ Δ調(diào)制器濾波器的輸出端的第二輸入端；及第一分頻器，包含耦接于所述的數(shù)控振蕩器的輸出端的輸入端以及同時耦接于所述的數(shù)控振蕩解碼器的第二輸入端與所述的第一Σ Δ調(diào)制器的第二輸入端的輸出端；其中所述的Σ Δ調(diào)制器補償模塊另包含第二加法器及Σ Δ調(diào)制器補償模塊放大器； 其中所述的比例式路徑模塊用來追蹤與所述的時間數(shù)字轉(zhuǎn)換器模塊的所述的輸出信號相關(guān)的相位變化；及所述的數(shù)字低通濾波器用來追蹤與所述的時間數(shù)字轉(zhuǎn)換器模塊的所述的輸出信號相關(guān)的長期頻率漂移，其中第一回路經(jīng)過所述的數(shù)控振蕩解碼器、所述的數(shù)控振蕩器及所述的第一分頻器， 所述的第一回路用來對所述的整數(shù)信號進行調(diào)制；其中第二回路經(jīng)過所述的第一Σ △調(diào)制器、所述的Σ △調(diào)制器濾波器、所述的數(shù)控振蕩器與所述的第一分頻器，所述的第二回路用來對所述的分數(shù)信號進行調(diào)制；其中所述的Σ Δ調(diào)制器補償模塊用來預測所述的數(shù)控振蕩器和Σ Δ調(diào)制器模塊所輸出的信號的誤差，并將所述的預測的誤差以前饋方式輸入至所述的數(shù)字宏模塊；其中所述的時間數(shù)字轉(zhuǎn)換器所輸出的所述的時鐘信號用來對所述的數(shù)字宏模塊的內(nèi)建時鐘進行操作；其中所述的時間數(shù)字轉(zhuǎn)換器狀態(tài)機所輸出的所述的除數(shù)信號用來將與除數(shù)相關(guān)的信息傳送至所述的數(shù)字宏模塊。
18.如權(quán)利要求17所述的全數(shù)字鎖相環(huán)，其特征在于，所述的全數(shù)字鎖相環(huán)另包含反饋路徑模塊，用來與所述的Σ Δ調(diào)制器補償模塊共同運作，其中所述的反饋路徑模塊包含第二 Σ Λ調(diào)制器；及第二分頻器，用來對所述的數(shù)控振蕩器和Σ Δ調(diào)制器模塊所輸出的所述的信號進行分頻，以及用來與所述的第二Σ Δ調(diào)制器共同運作；所述的Σ Δ調(diào)制器補償模塊另包含第二加法器及Σ Δ調(diào)制器補償模塊放大器，其中所述的第二加法器包含耦接于所述第二Σ Δ調(diào)制器的輸入端的正輸入端、耦接于所述第二Σ Δ調(diào)制器的輸出端的負輸入端，以及耦接于耦接于所述第二加法器的輸入端的輸出端。
19.如權(quán)利要求17所述的全數(shù)字鎖相環(huán)，其特征在于，所述數(shù)字宏模塊另包含時間數(shù)字轉(zhuǎn)換解碼器，用來將包含與所述的反饋信號相關(guān)的相位信息與頻率信息的所述的輸出信號加以解碼，并根據(jù)解碼結(jié)果產(chǎn)生解碼輸出信號；第一加法器，用來將所述的時間數(shù)字轉(zhuǎn)換解碼器的所述的解碼輸出信號與誤差補償信號、自測信號與符號信號相加；及第二加法器，用來將來自所述的比例式路徑模塊的相位追蹤信號與來自所述的數(shù)字低通濾波器的長期頻率漂移追蹤信號相加，并用來分別產(chǎn)生所述的數(shù)字宏模塊的所述的整數(shù)信號與所述的分數(shù)信號，其中所述的誤差補償信號包含所述的Σ Δ調(diào)制器補償模塊的所述的預測的誤差； 其中所述的自測信號與所述的符號信號包含指示是否將所述的數(shù)控振蕩器和Σ Δ調(diào)制器模塊的輸出信號的頻率加以提高或降低的信息；其中所述的累加器放大器的輸出端耦接于所述的第一加法器；其中所述的調(diào)制放大器的輸出端耦接于所述的第二加法器；其中所述的調(diào)制信號分別經(jīng)由所述的累加放大器與所述的調(diào)制放大器，被以前饋方式輸入至所述的第一加法器與所述的第二加法器。
全文摘要
本發(fā)明提供一種全數(shù)字鎖相環(huán)，包含數(shù)字環(huán)路濾波器及跨越數(shù)字環(huán)路濾波器的調(diào)制器。調(diào)制器包含第一累加器、累加器放大器及調(diào)制放大器。第一累加器包含輸入端，第一累加器的輸入端接收調(diào)制信號。累加器放大器包含輸入端與輸出端，累加器放大器的輸入端耦接于第一累加器的輸出端，且累加器放大器的輸出端耦接于數(shù)字環(huán)路濾波器的輸入端。調(diào)制放大器包含輸入端與輸出端，調(diào)制放大器的輸入端接收調(diào)制信號，且調(diào)制放大器的輸出端耦接于數(shù)字環(huán)路濾波器的輸出端。全數(shù)字鎖相環(huán)用于直接頻率調(diào)制。上述全數(shù)字鎖相環(huán)能夠大幅減少切換噪聲，并且有助于芯片面積降低與進程遷移。
文檔編號H03L7/085GK102611443SQ20121007574
公開日2012年7月25日 申請日期2008年10月16日 優(yōu)先權(quán)日2007年10月16日
發(fā)明者張湘輝 申請人:聯(lián)發(fā)科技股份有限公司