專利名稱：軌對(duì)軌輸入范圍的分布式采樣保持電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子領(lǐng)域，涉及ー種廣泛應(yīng)用于折疊內(nèi)插型ADC (模數(shù)轉(zhuǎn)換器)的采樣保持電路，具體涉及ー種采用新穎的預(yù)放大器結(jié)構(gòu)來實(shí)現(xiàn)軌對(duì)軌輸入范圍的分布式采樣保持電路。
背景技術(shù)：
采樣保持電路是高速ADC的關(guān)鍵模塊。用于折疊內(nèi)插ADC的采樣保持電路有單個(gè)采樣保持電路和分布式采樣保持電路兩種，分布式采樣保持電路的提出緩解了 ADC對(duì)采樣保持電路在整個(gè)輸入范圍內(nèi)都需要保持線性度的要求，在文獻(xiàn)[I]Venes AGff, van de Plassche RJ. An 80-MHz,80_mW,8_b CMOS folding A/D converter with distributed track-and-hold preprocessing[J]. IEEE Journal of Solid-State Circuits,1996, 31(12) :1846-1853中首次提出，獲得了系統(tǒng)的整體優(yōu)化，此后該技術(shù)被廣泛用于折疊內(nèi)插 ADC 中。CMOSエ藝中，典型的分布式采樣保持電路由一系列并行的作為輸入增益級(jí)的預(yù)放大器和由MOS開關(guān)和保持電容組成的簡單結(jié)構(gòu)的采樣保持電路(TH)組成，預(yù)放大級(jí)把滿量程輸入范圍FS分成許多等間距的子區(qū)間，單個(gè)TH僅僅需要在它所負(fù)責(zé)的子區(qū)間保持線性度的要求，在一定程度上放寬了電路的性能要求。同時(shí)，由于前端的預(yù)放大電路提供的放大倍數(shù)(一般在2 4倍)，時(shí)鐘饋通、電荷注入和建立特性等引入的動(dòng)態(tài)誤差相比單個(gè)TH 有所減小。然而，ADC的輸入電容隨著子區(qū)間個(gè)數(shù)的增加而增加，這使得速度與ADC的輸入范圍及相應(yīng)的每個(gè)子TH負(fù)責(zé)的線性區(qū)范圍之間存在折衷關(guān)系。分布式采樣保持電路一般采用開環(huán)采樣保持結(jié)構(gòu)來獲得面積和功耗上的優(yōu)勢(shì)，由于開環(huán)低増益的預(yù)放大器的增益帶寬積的限制決定了増益與帶寬之間存在折衷，増益的提高是以犧牲ADC的轉(zhuǎn)換速率為代價(jià)的。CMOSエ藝中，不同エ藝角的閾值電壓Vth的偏差及存在的襯偏效應(yīng)直接限制了預(yù)放大器能處理的輸入范圍。因此，分布式采樣保持電路中的預(yù)放大器的増益、帶寬、非線性傳輸特性、隨機(jī)失調(diào)電壓及輸入范圍成為ADC性能的最終限制因素。為了解決分布式采樣保持電路中的上述問題，文獻(xiàn)[I]采用增大輸入差分對(duì)的尺寸，減少失調(diào)電壓、改善非線性傳輸特性、以及擴(kuò)展輸入范圍，但以増加功耗和寄生電容為代價(jià)，進(jìn)而降低預(yù)放大器的帶寬，限制了 ADC的轉(zhuǎn)換速率。文獻(xiàn)[2]R Taft, C Menkus, MR Tursi, et al. A I. 8V I.6GS/s 8b Self-Calibrating Folding ADC with 7.26EN0B at Nyquist Frequency[C]. ISSCC2004, San Francisco, CA, United states High-Speed A/ D Converters, 2004 :14. I采用平均技術(shù)，在不增加器件尺寸的前提下能有效的平滑失配引入的隨機(jī)失調(diào)，實(shí)現(xiàn)了速度、増益、面積和功耗的優(yōu)化設(shè)計(jì)，然而，采用傳統(tǒng)的預(yù)放大器結(jié)構(gòu)的分布式采樣保持電路不能解決輸入范圍的限制問題，特別是當(dāng)采用平均技術(shù)時(shí)，需采用増加偽預(yù)放大器來抑制邊界效應(yīng)實(shí)現(xiàn)平均網(wǎng)絡(luò)的優(yōu)化設(shè)計(jì)，為避免由此引起的ADC能分辨的輸入范圍的降低，對(duì)預(yù)放大器能處理的輸入范圍提出了更苛刻的要求，為此在傳統(tǒng)分布式采樣保持電路中，采用現(xiàn)有技術(shù)來提高其性能都會(huì)帶來面積和功耗的增加、轉(zhuǎn)換速率的降低、或者以輸入范圍和共模抑制能力的限制為代價(jià)。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)的缺點(diǎn)，提供一種不增加功耗和面積的前提下，實(shí)現(xiàn)軌對(duì)軌輸入范圍和共模抑制性能好的高速高精度的分布式采樣保持電路。為達(dá)到以上目的，本發(fā)明是采取如下技術(shù)方案予以實(shí)現(xiàn)的本發(fā)明的軌對(duì)軌輸入范圍的分布式采樣保持電路結(jié)構(gòu)如圖I所示，包括軌對(duì)軌差分微分預(yù)放大器(DDPA)陣列、電阻平均網(wǎng)絡(luò)、簡單采樣保持陣列和電容平均網(wǎng)絡(luò)。 所述軌對(duì)軌差分微分預(yù)放大器(DDPA)陣列包括2NT+1個(gè)相同的DDPA，差分輸入信號(hào) vin+，vin_分別輸入到DDPA陣列的同相輸入端(輸入用‘ + ’表示的端ロ)，等間距的差分參考電壓 +NtVk，-NtVe, . . .，+KVe, -KVe, . . .，0，0，. . .，-KVe, +KVe, . . .，-NtVe, +NtVe 分別輸入到DDPA陣列的反相輸入端(輸入用表示的端ロ)。DDPA陣列在其最大的輸入范圍FSm內(nèi)通過檢測(cè)差分輸入信號(hào)與差分參考電壓的差，實(shí)現(xiàn)把輸入范圍FSm分成2Nt+1個(gè)子區(qū)間，其中有效的2NE+1個(gè)DDPA跨越實(shí)際的輸入滿量程范圍FS，其余為冗余DDPA，用于解決邊界效應(yīng)，可見各個(gè)DDPA的線性區(qū)只有FS的1/2Ne+1。軌對(duì)軌差分微分預(yù)放大器(DDPA)陣列輸出到所述的電阻平均網(wǎng)絡(luò)和簡單TH陣列。所述電阻平均網(wǎng)絡(luò)由電阻R1 把2NT+1個(gè)DDPA的輸出連接起來，在網(wǎng)絡(luò)的終端與地之間接等效電阻！^，使這個(gè)網(wǎng)絡(luò)類似空間不變的無限傳輸網(wǎng)絡(luò)，保證空間各個(gè)節(jié)點(diǎn)的脈沖響應(yīng)一致。電阻平均網(wǎng)絡(luò)起到了平滑DDPA陣列中的隨機(jī)偏差的作用。所述軌對(duì)軌DDPA陣列的輸出與所述電阻平均網(wǎng)絡(luò)的電阻直接相連的節(jié)點(diǎn)連在一起輸入到所述簡單TH陣列。所述簡單TH陣列包括2Nt+1 個(gè)相同的簡單TH，每個(gè)簡單TH由簡單開關(guān)SWh(M0S開關(guān)或CMOS開關(guān)組成)和采樣電容Ch組成，對(duì)DDPA陣列的輸出進(jìn)行采樣和保持。所述電容平均網(wǎng)絡(luò)由在相鄰簡單TH的輸出端連接的串聯(lián)電容C1和網(wǎng)絡(luò)的終端與地之間接等效電容Crai組成，起到抑制簡單開關(guān)存在的由電荷注入、時(shí)鐘饋通、時(shí)鐘信號(hào)抖動(dòng)等引入的開關(guān)噪聲。所述簡單TH陣列的輸出即為本發(fā)明軌對(duì)軌輸入范圍的分布式米樣保持的輸出信號(hào)，...，
^ out[K]+-,VoutlK]-， ...， VOut
\-, VOut
-， ...， ^ out[-K]+ , ^ out[-K]-， ...， ^ out[-Nr ]+ > ^ out[-Nr ]- °上述技術(shù)方案中，所述差分微分預(yù)放大器(DDPA)的結(jié)構(gòu)如圖2所示，包括輸入級(jí)、 電流求和級(jí)和電流-電壓轉(zhuǎn)換的輸出級(jí)。輸入信號(hào)為差分輸入信號(hào)vin+,vin_和差分參考電壓v,ef+，Vref_,分別對(duì)應(yīng)軌對(duì)軌輸入范圍的分布式TH中的軌對(duì)軌差分微分預(yù)放大器陣列的同相和反相輸入端。所述輸入級(jí)包括兩對(duì)軌對(duì)軌差分對(duì)，每對(duì)軌對(duì)軌差分對(duì)都由匪OS和PMOS 差分對(duì)組成代替?zhèn)鹘y(tǒng)DDPA的每個(gè)輸入差分對(duì)，它們共同實(shí)現(xiàn)軌對(duì)軌的輸入范圍。其中ー對(duì)軌對(duì)軌差分對(duì)包含NMOS管M1和M2組成的NMOS差分對(duì)以及PMOS管Mui和M2a組成的PMOS 差分對(duì)，輸入信號(hào)Vin+輸入到M1和Mui的柵極，差分參考電壓Vref+輸入到M2和M2a的柵極； M1和M2的源極連到節(jié)點(diǎn)Ii1, Mia和M2a的源極連到節(jié)點(diǎn)n3 和M2的漏極分別連到節(jié)點(diǎn)n5 和n6輸入到所述電流求和級(jí),Mui和M2J的漏極分別連到節(jié)點(diǎn)n7和n8輸入到所述電流求和級(jí)。為了提高相鄰DDPA的尾電流的匹配和提高共模到差模的抑制能力，NMOS和PMOS差分對(duì)的尾電流分別采用NMOS管M5和M6組成的共源共柵電流源IN, n和PMOS管M7a和M8a組成的共源共柵電流源ら^提供相應(yīng)的尾電流’它們的柵極分別連到偏置電壓^^^か、 上。而另ー對(duì)軌對(duì)軌差分對(duì)包含NMOS管M3和M4組成的NMOS差分對(duì)以及PMOS管M3a和M4,!組成的PMOS差分對(duì)，輸入信號(hào)Vin_輸入到M4和M4il的柵極，差分參考電壓VMf_輸入到M3 和M3jl的柵極；M3和M4的源極連到節(jié)點(diǎn)n4,M3jl和M4a的源極連到節(jié)點(diǎn)n2 ；M3和M4的漏極分別連到節(jié)點(diǎn)H7和H8輸入到所述電流求和級(jí)，M3a和M4il的漏極分別連到節(jié)點(diǎn)n5和n6輸入到所述電流求和級(jí)。同樣，NMOS和PMOS差分對(duì)的尾電流分別采用NMOS管M5il和M6il組成的共源共柵電流源IN, p和PMOS管M7和M8組成的共源共柵電流源Ip, p提供相應(yīng)的尾電流， 它們的柵極分別連到偏置電壓Vb(l、Vbl、Vb2、Vb3上。所述電流求和級(jí)包括分別由NMOS管M11 和M12以及M13和M14組成的電流鏡，ニ極管連接的NMOS管M9和Mltl。其中電流鏡的M12和M13 與節(jié)點(diǎn)n7和n8相連，M9和M11的漏極連到節(jié)點(diǎn)n6，M10和M14的漏極連到節(jié)點(diǎn)n5，且節(jié)點(diǎn)n5和 n6連接到所述電流到電壓轉(zhuǎn)換的輸出級(jí)的PMOS管M19和M20的柵極。所述電流到電壓轉(zhuǎn)換的輸出級(jí)包括輸入對(duì)管M19和M20, ニ極管連接的負(fù)載管M15和M18,交叉耦合連接的負(fù)載管M16 和M17,實(shí)現(xiàn)電流到電壓的轉(zhuǎn)換，輸出電壓Vtjutn連到M19、M15和M17的漏極，輸出電壓V_連到 M2Q、M16和M18的漏極。發(fā)明的效果為了說明本發(fā)明的效果，采用0. 18um(1.8V電源電壓)混合信號(hào)エ藝庫，設(shè)計(jì)滿足10位250MS/s折疊插值A(chǔ)DC需要的分布式采樣保持電路，要求0. 9V共模下處理IVpp差分信號(hào)，直流增益大于2，3dB帶寬大于700MHz，等效輸入失調(diào)小于1LSB。為滿足上述實(shí)施例的分布式采樣保持電路的性能要求，采用本發(fā)明的結(jié)構(gòu)(如圖I和圖2)進(jìn)行優(yōu)化設(shè)計(jì)(參見具體實(shí)施方式
)，確定本發(fā)明的軌對(duì)軌輸入范圍的分布式采樣保持電路由45個(gè) DDPA (Nt = 22)組成，則其最大輸入范圍FSm需要滿足的最低共模電平為0. 55625V，最高為
I.24375V，有效輸入范圍內(nèi)的32個(gè)預(yù)放大電路的差分輸入對(duì)管的最低共模電平為0. 65V, 最高為I. 15V。采用仿真工具Cadence Spectre進(jìn)行整體性能模擬驗(yàn)證。在最差情況(SS エ藝角)下，留給兩對(duì)軌對(duì)軌差分對(duì)中的NMOS差分對(duì)尾電流和輸入對(duì)管的過驅(qū)動(dòng)電壓總和約為343mV，而留給PMOS差分尾電流和輸入對(duì)管的過驅(qū)動(dòng)電壓總和約為403mV。這樣，由于NMOS輸入對(duì)管的過驅(qū)動(dòng)電壓可提高6倍，則相應(yīng)的輸入對(duì)管的寬長比可減小為原來的 1/36，則相對(duì)于傳統(tǒng)的分布式采樣保持中的差分對(duì)管的寬長比將降低到原來的5/36。因此輸入輸出電容都減小了，提高了預(yù)放大器的帶寬和轉(zhuǎn)換速率。本發(fā)明不僅解決了采用傳統(tǒng)分布式采樣保持結(jié)構(gòu)不能實(shí)現(xiàn)本實(shí)施例的輸入范圍的要求，還由于尾電流源管的過驅(qū)動(dòng)電壓有足夠的裕度，四個(gè)尾電流源采用了共源共柵結(jié)構(gòu)，提高了共模抑制比，使得在整個(gè)有效輸入范圍內(nèi)，輸出共模變化小于2mV (傳統(tǒng)DDPA結(jié)構(gòu)約為50mV)。在TTエ藝角下，圖3為包含32個(gè)有效輸入范圍內(nèi)的36個(gè)差分微分預(yù)放大器 (DDPA)的輸入輸出關(guān)系的直流掃描特性曲線。從圖中可以看出，分布式預(yù)放大器線性區(qū)范圍是土 147mV，在整個(gè)輸入擺幅范圍-0. 5V +0. 5V的范圍內(nèi)，輸出共模電平漂移在I. 9mV 內(nèi)，具有很好的共模抑制特性。在五個(gè)典型エ藝角下，圖4分別給出了位于輸入有效范圍FS 的中間和邊界處的差分微分預(yù)放大器(DDPA)的交流特性仿真結(jié)果。從圖中可以看出，由于本發(fā)明提出結(jié)構(gòu)的共模抑制能力強(qiáng)，因此在邊界和中間位置的増益均為2. 5倍，對(duì)于各種 エ藝角帶寬均達(dá)到了 1.9GHz以上，且所設(shè)計(jì)的單個(gè)分布式采樣保持電路的功耗為3. 22mff0 本發(fā)明軌對(duì)軌輸入范圍的分布式采樣保持電路的性能參數(shù)匯總?cè)绫鞩。表I本發(fā)明軌對(duì)軌輸入范圍的分布式采樣保持電路的性能
權(quán)利要求
1.軌對(duì)軌輸入范圍的分布式采樣保持電路，其特征在干包括軌對(duì)軌差分微分預(yù)放大器陣列、電阻平均網(wǎng)絡(luò)、簡單采樣保持陣列和電容平均網(wǎng)絡(luò)；所述軌對(duì)軌差分微分預(yù)放大器陣列包括2NT+1個(gè)相同的軌對(duì)軌差分微分預(yù)放大器，差分輸入信號(hào)vin+，vin_分別輸入到軌對(duì)軌差分微分預(yù)放大器陣列的同相輸入端，等間距的差分參考電壓 +NtVk，-NtVe, . . .，+KVe, -KVe, . . .，0，0，. . .，-KVe, +KVe, . . .，-NtVe, +NtVe 分別輸入到軌對(duì)軌差分微分預(yù)放大器陣列的反相輸入端；所述軌對(duì)軌差分微分預(yù)放大器陣列的輸出與所述電阻平均網(wǎng)絡(luò)的電阻直接相連的節(jié)點(diǎn)連在一起輸入到所述簡單TH陣列。
2.如權(quán)利要求I所述軌對(duì)軌輸入范圍的分布式采樣保持電路，其特征在于所述軌對(duì)軌差分微分預(yù)放大器陣列在其最大的輸入范圍FSm內(nèi)通過檢測(cè)差分輸入信號(hào)與差分參考電壓的差，實(shí)現(xiàn)把輸入范圍FSm分成2Nt+1個(gè)子區(qū)間，其中有效的2Ne+1個(gè)軌對(duì)軌差分微分預(yù)放大器跨越實(shí)際的輸入滿量程范圍FS，其余為冗余軌對(duì)軌差分微分預(yù)放大器，用于解決邊界效應(yīng)，各個(gè)軌對(duì)軌差分微分預(yù)放大器的線性區(qū)只有FS的1/2Ne+1 ;軌對(duì)軌差分微分預(yù)放大器陣列輸出到所述的電阻平均網(wǎng)絡(luò)和簡單TH陣列。
3.如權(quán)利要求I所述軌對(duì)軌輸入范圍的分布式采樣保持電路，其特征在于所述電阻平均網(wǎng)絡(luò)由電阻R1把2Nt+1個(gè)軌對(duì)軌差分微分預(yù)放大器的輸出連接起來，在網(wǎng)絡(luò)的終端與地之間接等效電阻！^，使這個(gè)網(wǎng)絡(luò)類似空間不變的無限傳輸網(wǎng)絡(luò)，保證空間各個(gè)節(jié)點(diǎn)的脈沖響應(yīng)一致；電阻平均網(wǎng)絡(luò)起到了平滑軌對(duì)軌差分微分預(yù)放大器陣列中的隨機(jī)偏差的作用。
4.如權(quán)利要求I所述軌對(duì)軌輸入范圍的分布式采樣保持電路，其特征在于所述簡單TH陣列包括2Nt+1個(gè)相同的簡單TH，每個(gè)簡單TH由簡單開關(guān) SWh和采樣電容Ch組成，簡單開關(guān)SWh由MOS開關(guān)或CMOS開關(guān)組成，對(duì)軌對(duì)軌差分微分預(yù)放大器陣列的輸出進(jìn)行采樣和保持。所述電容平均網(wǎng)絡(luò)由在相鄰簡單TH的輸出端連接的串聯(lián)電容C1和網(wǎng)絡(luò)的終端與地之間接等效電容C^1組成， 起到抑制簡單開關(guān)存在的由電荷注入、時(shí)鐘饋通、時(shí)鐘信號(hào)抖動(dòng)等引入的開關(guān)噪聲。所述簡單TH陣列的輸出即為本發(fā)明軌對(duì)軌輸入范圍的分布式采樣保持的輸出 イ曰 V0ut[Nr ]+ 5 ^ out[Nr ]- . . . ， y out[K]+, ^ out[K]- ， . . . ， J' out
+ , ^ out
-， ...，out[-K]+ , ^ out[-K]-， ...， Pow 汀—腳]+，^7O如[―腳ト。
5.如權(quán)利要求I所述軌對(duì)軌輸入范圍的分布式采樣保持電路，其特征在于所述差分微分預(yù)放大器包括輸入級(jí)、電流求和級(jí)和電流-電壓轉(zhuǎn)換的輸出級(jí)；輸入信號(hào)為差分輸入信號(hào)vin+, Vin_和差分參考電壓Vmf+, vraf_,分別對(duì)應(yīng)軌對(duì)軌輸入范圍的分布式 TH中的軌對(duì)軌差分微分預(yù)放大器陣列的同相和反相輸入端。所述輸入級(jí)包括兩對(duì)軌對(duì)軌差分對(duì)，每對(duì)軌對(duì)軌差分對(duì)都由NMOS和PMOS差分對(duì)組成代替?zhèn)鹘y(tǒng)軌對(duì)軌差分微分預(yù)放大器的每個(gè)輸入差分對(duì)，它們共同實(shí)現(xiàn)軌對(duì)軌的輸入范圍；其中ー對(duì)軌對(duì)軌差分對(duì)包含NMOS 管M1和M2組成的NMOS差分對(duì)以及PMOS管Mia和M2a組成的PMOS差分對(duì)，輸入信號(hào)Vin+輸入到M1和Mia的柵極，差分參考電壓Vr6f+輸入到M2和M2il的柵極W1和M2的源極連到節(jié)點(diǎn) n1； Mljl和M2a的源極連到節(jié)點(diǎn)n3 和M2的漏極分別連到節(jié)點(diǎn)n5和n6輸入到所述電流求和級(jí)，Mia和M2a的漏極分別連到節(jié)點(diǎn)n7和n8輸入到所述電流求和級(jí)。
6.如權(quán)利要求5所述軌對(duì)軌輸入范圍的分布式采樣保持電路，其特征在于NM0S和 PMOS差分對(duì)的尾電流分別采用NMOS管M5和M6組成的共源共柵電流源IN, n和PMOS管M7,!和M8il組成的共源共柵電流源Ip,N提供相應(yīng)的尾電流，它們的柵極分別連到偏置電壓\0、 VbI>Vb2,Vb3i ;而另ー對(duì)軌對(duì)軌差分對(duì)包含NMOS管M3和M4組成的NMOS差分對(duì)以及PMOS管 M3jl和M4a組成的PMOS差分對(duì)，輸入信號(hào)Vin_輸入到M4和M4il的柵極，差分參考電壓VMf_輸入到M3和M3il的柵極；M3和M4的源極連到節(jié)點(diǎn)n4，M3a和M4il的源極連到節(jié)點(diǎn)n2 ；M3和M4 的漏極分別連到節(jié)點(diǎn)H7和％輸入到所述電流求和級(jí)，M3il和M4a的漏極分別連到節(jié)點(diǎn)n5和 n6輸入到所述電流求和級(jí)；同樣，NMOS和PMOS差分對(duì)的尾電流分別采用NMOS管M5a和M6, !組成的共源共柵電流源IN, p和PMOS管M7和M8組成的共源共柵電流源Ip, p提供相應(yīng)的尾電流，它們的柵極分別連到偏置電壓\0、Vbl, Vb2, Vb3上；所述電流求和級(jí)包括分別由NMOS 管M11和M12以及M13和M14組成的電流鏡，ニ極管連接的NMOS管M9和Mltl ;其中電流鏡的M12 和M13與節(jié)點(diǎn)n7和n8相連，M9和M11的漏極連到節(jié)點(diǎn)n6，M10和M14的漏極連到節(jié)點(diǎn)n5，且節(jié)點(diǎn)n5和n6連接到所述電流到電壓轉(zhuǎn)換的輸出級(jí)的PMOS管M19和M20的柵極；所述電流到電壓轉(zhuǎn)換的輸出級(jí)包括輸入對(duì)管M19和M20, ニ極管連接的負(fù)載管M15和M18,交叉耦合連接的負(fù)載管M16和M17,實(shí)現(xiàn)電流到電壓的轉(zhuǎn)換，輸出電壓Vwtn連到M19、M15和M17的漏極，輸出電壓 Voutp連到M2(i、M16和M18的漏極。
全文摘要
本發(fā)明公開了一種軌對(duì)軌輸入范圍的分布式采樣保持電路，包括軌對(duì)軌差分微分預(yù)放大器陣列、電阻平均網(wǎng)絡(luò)、簡單采樣保持陣列和電容平均網(wǎng)絡(luò)；所述軌對(duì)軌差分微分預(yù)放大器陣列包括2NT+1個(gè)相同的軌對(duì)軌差分微分預(yù)放大器，差分輸入信號(hào)vun+，vin-分別輸入到軌對(duì)軌差分微分預(yù)放大器陣列的同相輸入端，等間距的差分參考電壓+NTVR，-NTVR，...，+KVR，-KVR，...，0，0，...，-KVR，+KVR，...，-NTVR，+NTVR分別輸入到軌對(duì)軌差分微分預(yù)放大器陣列的反相輸入端；所述軌對(duì)軌差分微分預(yù)放大器陣列的輸出與所述電阻平均網(wǎng)絡(luò)的電阻直接相連的節(jié)點(diǎn)連在一起輸入到所述簡單TH陣列。本發(fā)明實(shí)現(xiàn)了軌對(duì)軌輸入范圍和共模抑制性能好的高速高精度的分布式采樣保持電路。
文檔編號(hào)H03M1/54GK102611451SQ20121006876
公開日2012年7月25日 申請(qǐng)日期2012年3月15日 優(yōu)先權(quán)日2012年3月15日
發(fā)明者張春茗, 邵志標(biāo) 申請(qǐng)人:西安交通大學(xué)