專利名稱：一鍵測試自動增益控制環(huán)路時間常數(shù)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種主要用于測試自動增益控制環(huán)路(AGC)時間常數(shù)，即環(huán)路穩(wěn)定時間的方法。
背景技術(shù)：
自動增益控制環(huán)路(AGC)時間常數(shù)(settlingtime)是指輸入信號強弱變化時自動增益控制環(huán)路(AGC)環(huán)路輸出穩(wěn)定的時間，時間常數(shù)(settling time)的設(shè)置與信息的調(diào)制頻率、功率變化頻率都有關(guān)，不能太短也不能太長，所以時間常數(shù)是表征AGC環(huán)路的關(guān)鍵指標(biāo)之一。通常測試AGC時間常數(shù)的方法是將AGC環(huán)路的的輸出通過數(shù)模轉(zhuǎn)換器D/A轉(zhuǎn)換為模擬信號，通過人工操作儀器測試的方式進行的。它首先是利用信號源產(chǎn)生調(diào)幅頻率可變 的調(diào)幅信號輸入到AGC環(huán)路，然后利用示波器測試不同調(diào)幅信號副載波幅度的變化。根據(jù)調(diào)幅信號的頻率得到AGC時間常數(shù)，這種測量方法的問題是測量過程由人工操作完成，測量速度慢、操作繁瑣。

發(fā)明內(nèi)容
為了克服上述現(xiàn)有技術(shù)測量速度慢，操作繁瑣的問題，本發(fā)明提出一種測試效率更高、成本更低、測試更準(zhǔn)確的一鍵測試自動增益控制(AGC)環(huán)路時間常數(shù)的方法。本發(fā)明提出的一種一鍵測試自動增益控制環(huán)路時間常數(shù)的方法，具有如下技術(shù)特征
(1)針對設(shè)計在可編程門陣列芯片(FPGA)中的被測AGC環(huán)路，在FPGA中編制接收開始測試命令，改變被測自動增益控制(AGC)環(huán)路增益，產(chǎn)生一個判斷AGC環(huán)路是否處于穩(wěn)定狀態(tài)的測試比較器和對被測AGC環(huán)路系統(tǒng)鐘進行計數(shù)的計數(shù)器，完成對被測AGC環(huán)路時間常數(shù)的測試程序，在被測AGC環(huán)路模型上構(gòu)建測試模型；
(2)計算機通過CPCI、PCI、串口、網(wǎng)絡(luò)與FPGA連接，向FPGA發(fā)出開始測試的控制命令，由上述測試比較器判斷被測AGC環(huán)路輸出的峰值功率Vrat是否小于或大于設(shè)定的門限值Vref后，輸出結(jié)束脈和計數(shù)值；然后將計數(shù)值的結(jié)果上報給計算機，計算機根據(jù)上報結(jié)果和被測AGC環(huán)路的系統(tǒng)鐘計算出環(huán)路穩(wěn)定時間，并顯示結(jié)果。本發(fā)明相比于現(xiàn)有技術(shù)具有如下有益效果
本發(fā)明在可編程門陣列芯片(FPGA)里編程，改變被測自動增益控制(AGC)環(huán)路的增益，以實現(xiàn)輸入信號的階躍變化；比較AGC環(huán)路中峰值電路的輸出和設(shè)計者設(shè)計的參考值的方法判斷環(huán)路是否處于穩(wěn)定狀態(tài)；用統(tǒng)計時鐘個數(shù)的方法測試自動增益控制(AGC)的穩(wěn)定時間，即時間常數(shù)；利用真實的工作信號進行測試，替代了傳統(tǒng)測試方法中由信號源產(chǎn)生頻率可變的調(diào)幅測試信號。本發(fā)明在可編程門陣列芯片(FPGA)中利用被測AGC環(huán)路的設(shè)計，在可編程門陣列芯片(FPGA)中的數(shù)字環(huán)路增益上加上或減去一個常數(shù)值來增大或減小環(huán)路的數(shù)字增益實現(xiàn)被測AGC環(huán)路輸入信號的階躍變化。通過測試自動增益控制AGC環(huán)路的階躍響應(yīng)，測試自動增益控制AGC時間常數(shù)。本發(fā)明在可編程門陣列芯片(FPGA)里編程，產(chǎn)生一個測試比較器以實現(xiàn)判斷環(huán)路是否處于穩(wěn)定狀態(tài)，利用被測AGC環(huán)路的峰值檢測輸出與被測AGC環(huán)路設(shè)計的參考值比較，達到設(shè)定的穩(wěn)定條件即輸出計數(shù)器的結(jié)束脈沖，替代了傳統(tǒng)測試方法利用示波器、頻譜儀測試輸出信號幅度，不需增加其它程序，也毋需增加將數(shù)字信號轉(zhuǎn)換為模擬信號的數(shù)模轉(zhuǎn)換器(D/A)。本發(fā)明在可編程門陣列芯片(FPGA)里編程接收開始測試 命令，啟動可編程門陣列芯片(FPGA)中的測試計數(shù)器，當(dāng)收到結(jié)束脈沖時，可編程門陣列芯片(FPGA)中的計數(shù)器結(jié)束計數(shù)，輸出系統(tǒng)鐘個數(shù)，利用CPCI、PCI、串口或網(wǎng)口等接口上報給計算機軟件。本發(fā)明在計算機軟件中根據(jù)系統(tǒng)鐘頻率(fs)和計數(shù)(N)計算AGC環(huán)路的時間常數(shù)并顯示。利用本方法不需要使用儀器和人工操作，使測試效率更高、成本更低、測試更準(zhǔn)確。操作者只需在計算機軟件界面上點擊“開始測試”鍵就可以啟動測試并自動完成測試。包括控制測試啟動和接收結(jié)果的計算機、替代頻譜儀測試信號幅度的可編程門陣列芯片(FPGA)0本發(fā)明通過測試自動增益控制AGC環(huán)路的階躍響應(yīng)，達到測試自動增益控制AGC時間常數(shù)的目的。


圖I是本發(fā)明測試硬件連接方式。圖2是本發(fā)明被測試AGC環(huán)路模型和測試模型。圖3是環(huán)路穩(wěn)定時間統(tǒng)計方法。圖4是本發(fā)明計算機軟件程序的控制流程圖。
具體實施例方式下面結(jié)合附圖和實施例對本發(fā)明進一步說明。實施本發(fā)明方法的硬件設(shè)備，包括控制測試啟動和接收結(jié)果的計算機、直接利用工作信號進行測試，不需增加信號源產(chǎn)生測試信號，替代頻譜儀測試調(diào)幅信號幅度的可編程門陣列芯片F(xiàn)PGA。自動增益控制環(huán)路(AGC)的增益由模擬控制電壓決定，而模擬控制電壓由FPGA產(chǎn)生的數(shù)字增益決定。針對設(shè)計在可編程門陣列芯片F(xiàn)PGA中的被測AGC環(huán)路，在FPGA中編制改變被測自動增益控制AGC環(huán)路增益，產(chǎn)生一個判斷AGC環(huán)路是否處于穩(wěn)定狀態(tài)的測試比較器，完成對被測AGC環(huán)路時間常數(shù)的測試程序和在被測AGC環(huán)路模型上構(gòu)建測試模型，這些程序包括接收開始測試程序、實現(xiàn)被測AGC輸入信號階躍變化的程序、對被測AGC環(huán)路的系統(tǒng)鐘計數(shù)的程序以及判斷被測AGC環(huán)路處于穩(wěn)定的程序。在FPGA中設(shè)計一個測試計數(shù)器，測試計數(shù)器的開始和結(jié)束由開始、結(jié)束脈沖決定，開始脈沖由FPGA收至酬試命令后產(chǎn)生，結(jié)束脈沖由在FPGA中的測試比較器輸出產(chǎn)生。開始測試時，當(dāng)被測AGC環(huán)路穩(wěn)定后，在可編程門陣列芯片F(xiàn)PGA中的環(huán)路數(shù)字增益上加上或減去一個常數(shù)值，以達到改變輸入信號幅度的目的，數(shù)字增益值可以任意取值，只要保證輸出的模擬控制電壓在自動增益控制環(huán)路(AGC)芯片的控制范圍內(nèi)。
計算機通過CPCI、PCI、串口、網(wǎng)絡(luò)啟動測試，F(xiàn)PGA收到開始測試命令，F(xiàn)PGA中編程產(chǎn)生一啟動脈沖信號并啟動測試計數(shù)器，測試計數(shù)器對被測AGC環(huán)路的系統(tǒng)鐘進行計數(shù)，同時可編程門陣列芯片F(xiàn)PGA在被測AGC環(huán)路的數(shù)字增益值Gain上加上或減去一個常數(shù)值Const,此常數(shù)值是可變的，只要保證可變增益放大器在可控范圍內(nèi)，當(dāng)數(shù)字增益Gain為增加時，在FPGA中編程產(chǎn)生的測試比較器判斷被測AGC環(huán)路中的峰值檢測電路輸出的峰值Vout<參考值值VMf，輸出結(jié)束脈沖，此結(jié)束脈沖控制測試計數(shù)器結(jié)束計數(shù)并輸出計數(shù)值；當(dāng)數(shù)字增益Gain為減小時，測試比較器判斷被測AGC環(huán)路中的峰值檢測電路輸出的峰值Vwt>參考值V,ef，輸出結(jié)束脈沖，此結(jié)束脈沖控制測試計數(shù)器結(jié)束計數(shù)并輸出計數(shù)值。FPGA編制程序通過CPCI、PCI、串口、網(wǎng)絡(luò)等接口上報測試計數(shù)器的計數(shù)值，計算機通過計數(shù)值和被測AGC環(huán)路的系統(tǒng)鐘編程計算環(huán)路穩(wěn)定時間。圖I中，計算機通過CPCI、PCI、串口、網(wǎng)絡(luò)向可編程門陣列芯片F(xiàn)PGA發(fā)出開始測試的控制命令，F(xiàn)PGA收到命令后進行測試，從開始測試到環(huán)路穩(wěn)定對被測AGC環(huán)路的系統(tǒng) 鐘頻率fs進行計數(shù)，計數(shù)值為N，根據(jù)系統(tǒng)鐘頻率fs和計數(shù)值N得到環(huán)路穩(wěn)定時間及時間常數(shù)7^ O iV//3
式中Tst為時間常數(shù)，fs為被測AGC環(huán)路的系統(tǒng)鐘頻率，N為結(jié)束測試時計數(shù)器的計數(shù)值。測試結(jié)束后將計數(shù)值的結(jié)果通過CPCI、PCI、串口、網(wǎng)絡(luò)等接口上報給計算機，計算機根據(jù)上報結(jié)果和系統(tǒng)鐘按以上公式計算出環(huán)路穩(wěn)定時間并顯示結(jié)果。在圖2中，包括被測AGC環(huán)路模型和測試模型，輸入信號通過可變增益放大器控制后經(jīng)過模數(shù)轉(zhuǎn)換器A/D輸入到FPGA中，可變增益放大器的增益由FPGA中的被測AGC環(huán)路模型控制，被測AGC環(huán)路產(chǎn)生的數(shù)字增益通過數(shù)模轉(zhuǎn)換器D/A轉(zhuǎn)換成控制電壓，實現(xiàn)對可變增益放大器的控制。FPGA中的被測AGC環(huán)路模型將輸入信號通過峰值檢測電路輸出峰值檢測值Vtjut與參考值Vref相比較，比較器得到峰值檢測值Vtjut與參考值Vref的差值，差值分量經(jīng)過環(huán)路濾波器產(chǎn)生調(diào)整增益的數(shù)字增益，通過數(shù)字增益的調(diào)整使得輸出信號的峰值檢測值和參考值一致。開始測試時，測試模型在被測AGC環(huán)路模型中的數(shù)字環(huán)路增益值上加上或減去一個可任意設(shè)置的常數(shù)值，輸出到數(shù)模轉(zhuǎn)換器D/A，D/A將數(shù)字增益轉(zhuǎn)換為可變增益放大器的控制電壓，實現(xiàn)了被測AGC環(huán)路輸入信號的階躍變化。測試比較器中設(shè)計了判斷被測AGC環(huán)路處于穩(wěn)定狀態(tài)的條件，當(dāng)峰值檢測輸出Vrat與參考值Vref滿足測試比較器的環(huán)路穩(wěn)定狀態(tài)條件時，輸出計數(shù)器的結(jié)束脈沖，測試比較器中判斷被測AGC環(huán)路處于穩(wěn)定狀態(tài)的條件分兩種情況一種情況是開始測試時當(dāng)數(shù)字環(huán)路增益Gain加上的常數(shù)const為正值時，測試比較器滿足峰值檢測值Vrat小于門限值Vref時輸出結(jié)束脈沖；另一種情況是開始測試時當(dāng)數(shù)字環(huán)路增益Gain加上的常數(shù)const為負(fù)值時，測試比較器滿足峰值檢測值Iut大于門限值時輸出結(jié)束脈沖。在圖3中，測試計數(shù)器收到開始脈沖，開始以系統(tǒng)鐘計數(shù)，測試計數(shù)器收到結(jié)束脈沖后，結(jié)束計數(shù)，同時輸出當(dāng)前的計數(shù)值。在圖4描述的計算機軟件中，計算機通過CPCI、PCI、串口、網(wǎng)絡(luò)與可編程門陣列芯片F(xiàn)PGA連接，當(dāng)被測AGC環(huán)路工作穩(wěn)定時，測試者編制啟動測試和接收測試結(jié)果并計算的程序在計算機上，操作者只需點擊計算機軟件上的“開始測試”，計算機軟件發(fā)出一條測試命令，F(xiàn)PGA接收到此命令后，啟動測試，測試結(jié)束后，主動通過CPCI、PCI、串口、網(wǎng)絡(luò)等接口，將測試結(jié)果上報給計算機軟件，計算機軟件收到計數(shù)值N后，根據(jù)系統(tǒng)鐘頻率fs和計數(shù)值N計算時間常數(shù)Tst并顯示在界面上。
以上所述的僅是本發(fā)明的優(yōu)選實施例。應(yīng)當(dāng)指出，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以作出若干變形和改進，這些變更和改變應(yīng)視為屬于本發(fā)明的保護范圍。
權(quán)利要求
1.一鍵測試自動增益控制環(huán)路時間常數(shù)的方法，具有如下技術(shù)特征 (1)針對設(shè)計在可編程門陣列芯片(FPGA)中的被測AGC環(huán)路，在FPGA中編制接收開始測試命令，改變被測自動增益控制(AGC)環(huán)路增益，產(chǎn)生一個判斷AGC環(huán)路是否處于穩(wěn)定狀態(tài)的測試比較器和對被測AGC環(huán)路系統(tǒng)鐘進行計數(shù)的計數(shù)器，完成對被測AGC環(huán)路時間常數(shù)的測試程序，在被測AGC環(huán)路模型上構(gòu)建測試模型； (2)計算機通過CPCI、PCI、串口、網(wǎng)絡(luò)與FPGA連接，向FPGA發(fā)出開始測試的控制命令，由上述測試比較器判斷被測AGC環(huán)路輸出的峰值功率Vrat是否小于或大于設(shè)定的門限值Vref后，輸出結(jié)束脈和計數(shù)值；然后將計數(shù)值的結(jié)果上報給計算機，計算機根據(jù)上報結(jié)果和被測AGC環(huán)路的系統(tǒng)鐘計算出環(huán)路穩(wěn)定時間，并顯示結(jié)果。
2.如權(quán)利要求I所述的一鍵測試自動增益控制環(huán)路時間常數(shù)的方法，其特征在于，測試計數(shù)器的開始和結(jié)束由開始、結(jié)束脈沖決定，開始脈沖由FPGA收到測試命令后產(chǎn)生，結(jié)束脈沖由在FPGA中的測試比較器輸出產(chǎn)生。
3.如權(quán)利要求I所述的一鍵測試自動增益控制環(huán)路時間常數(shù)的方法，其特征在于，測試比較器根據(jù)被測AGC環(huán)路的峰值檢測電路的峰值輸出與被測AGC環(huán)路的參考值比較，滿足條件則輸出結(jié)束脈沖。
4.如權(quán)利要求I所述的一鍵測試自動增益控制環(huán)路時間常數(shù)的方法，其特征在于，所述的測試程序包括接收開始測試程序、實現(xiàn)被測AGC輸入信號階躍變化的程序、對被測AGC環(huán)路的系統(tǒng)鐘計數(shù)的程序以及判斷被測AGC環(huán)路處于穩(wěn)定的程序。
5.如權(quán)利要求I所述的一鍵測試自動增益控制環(huán)路時間常數(shù)的方法，其特征在于，F(xiàn)PGA收到命令后進行測試，從開始測試到環(huán)路穩(wěn)定對被測AGC環(huán)路的系統(tǒng)鐘頻率仁進行計數(shù)，計數(shù)值為N，根據(jù)系統(tǒng)鐘頻率4和計數(shù)值N得到環(huán)路穩(wěn)定時間及時間常數(shù)Tfir O F/乂，式中Tst為時間常數(shù)，fs為被測AGC環(huán)路的系統(tǒng)鐘頻率，N為結(jié)束測試時計數(shù)器的計數(shù)值。
6.如權(quán)利要求I所述的一鍵測試自動增益控制環(huán)路時間常數(shù)的方法，其特征在于，F(xiàn)PGA的被測AGC環(huán)路模型中的可變增益放大器增益由可編程門陣列芯片F(xiàn)PGA控制，實現(xiàn)輸入信號的峰值檢測、比較，產(chǎn)生數(shù)字環(huán)路增益Gain，數(shù)字環(huán)路增益通過數(shù)模轉(zhuǎn)換器(D/A)變換，生成可變增益放大器所需的控制電壓。
7.如權(quán)利要求I所述的一鍵測試自動增益控制環(huán)路時間常數(shù)的方法，其特征在于，開始測試時，測試模型在被測AGC環(huán)路的數(shù)字環(huán)路增益值上加上或減去一個可任意設(shè)置的常數(shù)值，輸出到數(shù)模轉(zhuǎn)換器D/A，D/A將數(shù)字增益轉(zhuǎn)換為可變增益放大器的控制電壓，測試AGC環(huán)路輸入信號的階躍響應(yīng)。
全文摘要
本發(fā)明公開了一種一鍵測試自動增益控制環(huán)路時間常數(shù)的方法。利用本方法不需要使用儀器和人工操作，自動完成測試。本發(fā)明通過下述技術(shù)方案予以實現(xiàn)首先針對設(shè)計在可編程門陣列芯片(FPGA)中的被測AGC環(huán)路，編制接收開始測試命令，改變被測自動增益控制(AGC)環(huán)路增益，產(chǎn)生一個判斷AGC環(huán)路是否處于穩(wěn)定狀態(tài)的測試比較器和對被測AGC環(huán)路系統(tǒng)鐘進行計數(shù)的計數(shù)器，完成對被測AGC環(huán)路時間常數(shù)的測試程序，在被測AGC環(huán)路模型上構(gòu)建測試模型；再由測試比較器判斷被測AGC環(huán)路輸出的峰值功率Vout是否小于或大于設(shè)定的門限值Vref，然后將輸出的計數(shù)值的結(jié)果上報給計算機計算出環(huán)路穩(wěn)定時間，并顯示結(jié)果。本發(fā)明可替代頻譜儀測試信號幅度，測試AGC環(huán)路時間常數(shù)。
文檔編號H03G3/20GK102710228SQ201210017888
公開日2012年10月3日 申請日期2012年1月19日 優(yōu)先權(quán)日2012年1月19日
發(fā)明者饒俊 申請人:中國電子科技集團公司第十研究所