專利名稱：電平轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及集成電路工作領(lǐng)域，尤其涉及一種應(yīng)用于不同CPU之間的UART接口的電平轉(zhuǎn)換電路。
背景技術(shù)：
在電子產(chǎn)品硬件設(shè)計中，經(jīng)常遇到使用UART接口(串行雙向數(shù)據(jù)通信電平接口)進行數(shù)據(jù)通信的情況，尤其在多CPU進行通信時，或者CPU通過UART接口控制其他部件的 子模塊時，一般都會應(yīng)用到UART接口通信。如，主控CPU與GPRS模塊進行UART接口數(shù)據(jù)通信，然而，當主控CPU與GPRS模塊進行UART接口數(shù)據(jù)通信時的電平轉(zhuǎn)化不穩(wěn)定將導致數(shù)據(jù)錯誤以及過壓沖擊，影響整個電路的正常工作。
實用新型內(nèi)容本實用新型的目的在于提供一種電平轉(zhuǎn)換電路，其轉(zhuǎn)換平穩(wěn)、電路簡單、成本低。為實現(xiàn)上述目的，本實用新型提供一種電平轉(zhuǎn)換電路，其包括分別連接于低壓UART接口模塊的接收端口與發(fā)送端口的第一轉(zhuǎn)換電路及第二轉(zhuǎn)化電路；所述第一轉(zhuǎn)換電路包括具有第一、第二、第三、第四、第五與第六引腳的UMD2N芯片、電性連接于該UMD2N芯片的第六引腳與上拉電壓之間的上拉電阻、及電性連接于該UMD2N芯片的第五引腳與接收端口之間的第一分壓電阻；UART接收口電性連接在上拉電阻與UMD2N芯片的第六引腳之間，上拉電壓為3. 3V電平；UMD2N芯片第二引腳與第三引腳短接；UMD2N芯片第四引腳連接1.8V電平；UMD2N芯片的第一引腳接地；接收端口為I. 8V電平;所述第二轉(zhuǎn)換電路包括第二分壓電阻及下拉電阻，該分壓電阻一端連接于UART發(fā)送口，另一端電性連接于該低壓UART接口模塊的發(fā)送端口 ；該下拉電阻一端連接于UART發(fā)送口，另一端接地。該UMD2N芯片包括NPN型三極管及PNP型三極管，該NPN型三極管的集電極為第六引腳，發(fā)射極為第一引腳，基極為第二引腳；該PNP型三極管的集電極為第三引腳，發(fā)射極為第四引腳，基極為第五引腳。第一分壓電阻為4. 7K歐姆；上拉電阻為IK歐姆。第二分壓電阻為IOK歐姆；下拉電阻為18K歐姆。本實用新型的有益效果本實用新型所提供的電平轉(zhuǎn)換電路采用分別連接于低壓UART接口模塊的接收端口與發(fā)送端口的第一轉(zhuǎn)換電路及第二轉(zhuǎn)化電路，通過較少分立元件，實現(xiàn)電平的穩(wěn)定轉(zhuǎn)換。為了能更進一步了解本實用新型的特征以及技術(shù)內(nèi)容，請參閱以下有關(guān)本實用新型的詳細說明與附圖，然而附圖僅提供參考與說明用，并非用來對本實用新型加以限制。
[0012]
以下結(jié)合附圖，通過對本實用新型的具體實施方式
詳細描述，將使本實用新型的技術(shù)方案及其它有益效 果顯而易見。附圖中，圖I為本實用新型電平轉(zhuǎn)化電路的電路原理圖。
具體實施方式
為更進一步闡述本實用新型所采取的技術(shù)手段及其效果，以下結(jié)合本實用新型的優(yōu)選實施例及其附圖進行詳細描述。請參閱圖1，本實用新型提供一種電平轉(zhuǎn)換電路，其包括分別連接于低壓UART接口模塊的接收端口 RXD2與發(fā)送端口 TXD2的第一轉(zhuǎn)換電路及第二轉(zhuǎn)化電路。所述第一轉(zhuǎn)換電路包括具有第一、第二、第三、第四、第五與第六引腳1、2、3、4、5、6的UMD2N芯片、電性連接于該UMD2N芯片的第六引腳6與上拉電壓之間的上拉電阻R41、及電性連接于該UMD2N芯片的第五引腳5與接收端口 RXD2之間的第一分壓電阻R43。UART接收口 RXDl電性連接在上拉電阻R41與UMD2N芯片的第六引腳6之間，上拉電壓為3. 3V電平；UMD2N芯片第二引腳2與第三引腳3短接；UMD2N芯片第四引腳4連接1.8V電平；UMD2N芯片的第一引腳I接地；接收端口 RXD2為1.8V電平，從而實現(xiàn)了從UART接收口 RXDl的3. 3V電平到接收端口 RXD2的I. 8V電平的平穩(wěn)轉(zhuǎn)換。該UMD2N芯片包括NPN型三極管及PNP型三極管，該NPN型三極管的集電極為第六引腳6，發(fā)射極為第一引腳1，基極為第二引腳2 ;該PNP型三極管的集電極為第三引腳3，發(fā)射極為第四引腳4，基極為第五引腳5。第一分壓電阻R41為4. 7K歐姆。上拉電阻R43為IK歐姆。所述第二轉(zhuǎn)換電路包括第二分壓電阻R42及下拉電阻R44，該分壓電阻R42 —端連接于UART發(fā)送口 TXD1，另一端電性連接于該低壓UART接口模塊的發(fā)送端口 TXD2 ;該下拉電阻R44 —端連接于UART發(fā)送口 TXDl，另一端接地。UART發(fā)送口 TXDl通過下拉電阻R44和第二分壓電阻R42進行分壓，將3. 3V分壓成I. 8V的電平，從而實現(xiàn)了從UART發(fā)送口 TXDl的3. 3V電平到低壓UART接口模塊發(fā)送端口 TXD2的I. 8V電平的平穩(wěn)轉(zhuǎn)換。第二分壓電阻R42為IOK歐姆。下拉電阻R44為18K歐姆。本實用新型所提供的電平轉(zhuǎn)換電路采用分別連接于低壓UART接口模塊接收端口與發(fā)送端口的第一轉(zhuǎn)換電路及第二轉(zhuǎn)化電路，通過較少分立元件，實現(xiàn)電平的穩(wěn)定轉(zhuǎn)換。以上所述，對于本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本實用新型的技術(shù)方案和技術(shù)構(gòu)思作出其他各種相應(yīng)的改變和變形，而所有這些改變和變形都應(yīng)屬于本實用新型權(quán)利要求的保護范圍。
權(quán)利要求1.一種電平轉(zhuǎn)換電路，其特征在于，包括分別連接于低壓UART接口模塊的接收端口與發(fā)送端口的第一轉(zhuǎn)換電路及第二轉(zhuǎn)化電路； 所述第一轉(zhuǎn)換電路包括具有第一、第二、第三、第四、第五與第六引腳的UMD2N芯片、電性連接于該UMD2N芯片的第六引腳與上拉電壓之間的上拉電阻、及電性連接于該UMD2N芯片的第五引腳與接收端口之間的第一分壓電阻；UART接收口電性連接在上拉電阻與UMD2N芯片的第六引腳之間，上拉電壓為3. 3V電平；UMD2N芯片第二引腳與第三引腳短接；UMD2N芯片第四引腳連接1.8V電平；UMD2N芯片的第一引腳接地；接收端口為1.8V電平； 所述第二轉(zhuǎn)換電路包括第二分壓電阻及下拉電阻，該分壓電阻一端連接于UART發(fā)送口，另一端電性連接于該低壓UART接口模塊的發(fā)送端口 ；該下拉電阻一端連接于UART發(fā)送口，另一端接地。
2.如權(quán)利要求I所述的電平轉(zhuǎn)換電路，其特征在于，該UMD2N芯片包括NPN型三極管及PNP型三極管，該NPN型三極管的集電極為第六引腳，發(fā)射極為第一引腳，基極為第二引腳；該PNP型三極管的集電極為第三引腳，發(fā)射極為第四引腳，基極為第五引腳。
3.如權(quán)利要求2所述的電平轉(zhuǎn)換電路，其特征在于，第一分壓電阻為4.7K歐姆；上拉電阻為IK歐姆。
4.如權(quán)利要求2所述的電平轉(zhuǎn)換電路，其特征在于，第二分壓電阻為IOK歐姆；下拉電阻為18K歐姆。
專利摘要本實用新型提供一種電平轉(zhuǎn)換電路，包括分別連接于低壓UART接口模塊的接收端口與發(fā)送端口的第一轉(zhuǎn)換電路及第二轉(zhuǎn)化電路；所述第一轉(zhuǎn)換電路包括具有第一、第二、第三、第四、第五與第六引腳的UMD2N芯片、電性連接于該UMD2N芯片的第六引腳與上拉電壓之間的上拉電阻、及電性連接于該UMD2N芯片的第五引腳與接收端口之間的第一分壓電阻；UART接收口電性連接在上拉電阻與UMD2N芯片的第六引腳之間；UMD2N芯片第二引腳與第三引腳短接；UMD2N芯片第四引腳連接1.8V電平；UMD2N芯片的第一引腳接地；所述第二轉(zhuǎn)換電路包括第二分壓電阻及下拉電阻，該分壓電阻一端連接于UART發(fā)送口，另一端電性連接于該低壓UART接口模塊的發(fā)送端口；該下拉電阻一端連接于UART發(fā)送口，另一端接地。
文檔編號H03K19/0175GK202385081SQ20112042416
公開日2012年8月15日 申請日期2011年10月31日 優(yōu)先權(quán)日2011年10月31日
發(fā)明者劉均, 鮑海森 申請人:深圳市元征軟件開發(fā)有限公司