專利名稱：一種電源轉(zhuǎn)換器及差分電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電源設(shè)計(jì)領(lǐng)域，特別是涉及一種電源轉(zhuǎn)換器及其內(nèi)的差分電路。背景技術(shù)：
在直流-直流電源轉(zhuǎn)換器中，一般包括誤差放大器、欠壓比較器和過壓比較器。誤差放大器的功能是檢測輸出反饋電壓和參考電壓的差，與整個(gè)負(fù)反饋環(huán)路一起工作將輸出電壓調(diào)整至滿足輸出反饋電壓和參考電壓相等的狀態(tài)。欠壓比較器檢測輸出電壓是否處于欠壓狀態(tài)，一般設(shè)定為目標(biāo)輸出電壓的95 %，此值為欠壓檢測閾值。過壓比較器檢測輸出電壓是否處于過壓狀態(tài)，一般設(shè)定為目標(biāo)輸出電壓的105%，此值為過壓檢測閾值?，F(xiàn)有技術(shù)中，對于電源轉(zhuǎn)化器中的誤差放大器、欠壓比較器和過壓比較器一般采用完全獨(dú)立的三個(gè)電路，即每個(gè)獨(dú)立電路都采用獨(dú)立的差分輸入級，由于在集成電路制造工藝中每個(gè)差分輸入級都存在隨機(jī)的輸入偏差，例如，對誤差放大器而言，其兩個(gè)差分輸入對管的閾值電壓存在一定偏差，此偏差在芯片之間是隨機(jī)。同樣，欠壓比較器和過壓比較器的差分輸入對管也存在一定偏差，而這些偏差與誤差放大器輸入偏差不一致。因此，就導(dǎo)致了誤差放大器調(diào)整的輸出反饋電壓與欠壓和過壓比較器的檢測閾值之間存在由于工藝導(dǎo)致附加的相對偏差。由于相對偏差的存在，可能會導(dǎo)致所述過壓比較器或者欠壓比較器出現(xiàn)工作不穩(wěn)定現(xiàn)象。以過壓比較器為例，相對偏差的存在可能導(dǎo)致有些芯片的過壓檢測閾值偏小，如由設(shè)定的105%變?yōu)?01%。而過壓比較器檢測到過壓狀態(tài)時(shí)，會關(guān)斷開關(guān)來減小占空比，從而減小輸出電壓以避免輸出過壓。當(dāng)過壓檢測閾值變得過小時(shí)，另外由于一些噪聲等因素，就可能導(dǎo)致即使在誤差放大器進(jìn)行正常環(huán)路調(diào)整時(shí)，也會出現(xiàn)過壓比較器錯誤檢測到過壓狀態(tài)的情況，從而導(dǎo)致錯誤干擾誤差放大器的正常調(diào)整，并產(chǎn)生不穩(wěn)定現(xiàn)象。因此，有必要提出一種改進(jìn)的技術(shù)方案來解決上述問題。

發(fā)明內(nèi)容本發(fā)明的目的之一在于提供一種電源轉(zhuǎn)換器的差分電路，其可以避免誤差放大器與過壓比較器由于工藝導(dǎo)致附加的相對偏差，從而使過壓比較器工作更加穩(wěn)定。本發(fā)明的目的之二在于提供一種包括差分電路的電源轉(zhuǎn)換器，所述差分電路可以避免誤差放大器與過壓比較器由于工藝導(dǎo)致附加的相對偏差，從而使過壓比較器的工作更加穩(wěn)定。為了實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明的一方面，本發(fā)明提出一種差分電路，其包括包括第一差分晶體管和第二差分晶體管的輸入級電路，第一差分晶體管的柵極作為第一輸入端輸入第一電壓，第二差分晶體管的柵極作為第二輸入端輸入第二電壓；與所述輸入級電路連接的放大輸出級電路，用于將第一電壓和第二電壓的差放大后輸出；與所述輸入級電路連接的比較輸出級電路，用于比較第一電壓與第二電壓差是否大于第一預(yù)定值。在一個(gè)進(jìn)一步的實(shí)施例中，所述輸入級電路還包括第一電流源，第一電流源的一端與第一差分晶體管的源級和第二差分晶體管的源級相連。
在一個(gè)進(jìn)一步的實(shí)施例中，所述放大輸出級電路包括串聯(lián)在電源和地之間的第一晶體管和第二晶體管，第一晶體管和第二晶體管之間的節(jié)點(diǎn)作為所述放大輸出級電路的輸出端，當(dāng)所述第一電壓等于所述第二電壓時(shí)，第一晶體管上的電流與第一差分晶體管上的電流成正比，第二晶體管上的電流與第二差分晶體管上的電流成正比。在一個(gè)進(jìn)一步的實(shí)施例中，所述比較輸出級電路包括反相器以及串聯(lián)在電源和地之間的第三晶體管和第二電流源，第二電流源和第三晶體管之間的節(jié)點(diǎn)連接所述反相器的輸入端，所述反相器的輸出反映第一電壓和第二電壓之間的差是否大于第一預(yù)定值，當(dāng)所述第一電壓等于所述第二電壓時(shí)，第三晶體管上的電流與第一差分晶體管上的電流成正比。在一個(gè)進(jìn)一步的實(shí)施例中，所述比較輸出級電路包括串聯(lián)在電源和地之間的第四晶體管和第五晶體管，向第四晶體管和第五晶體管的中間節(jié)點(diǎn)注入電流的第二電流源，其輸入端與第四晶體管和第五晶體管的中間節(jié)點(diǎn)相連的反相器，所述反相器的輸出端輸出反映第一電壓和第二電壓之間的差是否大于第一預(yù)定值，當(dāng)所述第一電壓等于所述第二電壓時(shí)，第四晶體管上的電流與第一差分晶體管上的電流成正比，第五晶體管上的電流與第二差分晶體管上的電流成正比。根據(jù)本發(fā)明的另一方面，本發(fā)明提出一種電源轉(zhuǎn)換器，其包括脈寬調(diào)制比較器、邏輯電路、輸出電路、反饋電路和差分電路，所述差分電路包括輸入級電路、與所述輸入級電路連接的放大輸出級電路和與所述輸入級電路連接的比較輸出級電路，所述輸入級電路包括第一差分晶體管和第二差分晶體管，第一差分晶體管的柵極作為第一輸入端輸入所述反饋電路提供的反饋電壓，第二差分晶體管的柵極作為第二輸入端輸入基準(zhǔn)電壓，所述放大輸出級電路將所述反饋電壓和所述基準(zhǔn)電壓差放大后輸出給所述脈寬調(diào)制比較器，所述比較輸出級電路比較所述反饋電壓與所述參考電壓的差是否大于過壓閾值，并將比較結(jié)果輸出給所述邏輯電路；所述脈寬調(diào)制比較器根據(jù)所述放大輸出級電路輸出的信號生成脈寬調(diào)制信號，并輸出給所述邏輯電路；所述邏輯電路根據(jù)所述脈寬調(diào)制信號與所述比較輸出級電路輸出的比較信號輸出控制信號給所述輸出電路；所述輸出電路根據(jù)所述邏輯電路的控制信號生成輸出電壓；所述反饋電路根據(jù)所述輸出電路的輸出電壓產(chǎn)生所述反饋電壓。與現(xiàn)有技術(shù)相比，在本發(fā)明中通過使得誤差放大器與過壓比較器，從而避免使用獨(dú)立輸入級電路時(shí)由于工藝導(dǎo)致附加的相對偏差，進(jìn)而使過壓比較器工作更加穩(wěn)定。

為了更清楚地說明本發(fā)明實(shí)施例的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中圖1為本發(fā)明中的誤差放大器和過壓比較器復(fù)用輸入級電路的差分電路在一個(gè)實(shí)施例中的電路示意圖；圖2為本發(fā)明中的誤差放大器和過壓比較器復(fù)用輸入級電路的差分電路在另一個(gè)實(shí)施例中的電路示意圖；圖3為本發(fā)明中的誤差放大器和欠壓比較器復(fù)用輸入級電路的差分電路在一個(gè)實(shí)施例中的電路示意圖；圖4為本發(fā)明中的誤差放大器和過壓比較器復(fù)用輸入級電路的差分電路在另一個(gè)實(shí)施例中的電路示意圖；和圖5為本發(fā)明中的誤差放大器、過壓比較器和欠壓比較器復(fù)用輸入級電路的差分電路在降壓型直流-直流轉(zhuǎn)換器中的應(yīng)用的示例圖。
具體實(shí)施方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式
對本發(fā)明作進(jìn)一步詳細(xì)的說明。本文中的“連接”、“相接”、“接至”等涉及到電性連接的詞均可以表示直接或間接電性連接。此處所稱的“一個(gè)實(shí)施例”或“實(shí)施例”是指可包含于本發(fā)明至少一個(gè)實(shí)現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說明書中不同地方出現(xiàn)的“在一個(gè)實(shí)施例中”并非均指同一個(gè)實(shí)施例，也不是單獨(dú)的或選擇性的與其他實(shí)施例互相排斥的實(shí)施例。本發(fā)明提供了一種差分電路，其由誤差放大器與過壓比較器和/或欠壓比較器復(fù)用輸入級電路后形成。所述差分電路包括輸入級電路、與所述輸入級電路連接的放大輸出級電路以及與所述輸入級電路連接的比較輸出級電路。所述輸入級電路包括第一差分晶體管和第二差分晶體管，第一差分晶體管的柵極作為第一輸入端輸入第一電壓，第二差分晶體管的柵極作為第二輸入端輸入第二電壓。所述放大輸出級電路用于將第一電壓和第二電壓的差放大后輸出。所述比較輸出級電路用于比較第一電壓與第二電壓的差是否大于第一預(yù)定值或是否小于第二預(yù)定值。請參考圖1所示，其為本發(fā)明中的誤差放大器和過壓比較器復(fù)用輸入級電路的差分電路在一個(gè)實(shí)施例中的電路圖。在本實(shí)施例中，所述差分電路的輸入級電路包括第一電流源II，PMOS差分晶體管 MP1、MP2、NM0S晶體管MNl和MN3。第一電流源Il的一端接電源VIN，另一端接PMOS差分晶體管MPl和MP2的源極，PMOS差分晶體管MPl的漏極與匪OS晶體管麗1的漏極相連，PMOS 差分晶體管MP2的漏極與NMOS晶體管麗3的漏極相連。NMOS晶體管麗1和麗3的源極接地。PMOS差分晶體管MPl的柵極接反饋電壓FB，PMOS差分晶體管MP2的柵極接基準(zhǔn)電壓 Ref。所述差分電路的放大輸出級電路包括串聯(lián)在電源VIN和地之間的PMOS晶體管MP3 和匪OS晶體管麗2，串連在電源VIN和地之間的PMOS晶體管MP4和匪OS晶體管麗4。匪OS 晶體管麗2的柵極與NMOS晶體管麗1的柵極相連，NMOS晶體管MN4的柵極與NMOS晶體管麗3的柵極相連，PMOS晶體管MP3的柵極與PMOS晶體管MP4的柵極相連。這樣，NMOS晶體管MN4和MN3構(gòu)成電流鏡，匪OS晶體管MN2和麗1構(gòu)成電流鏡，PMOS晶體管MP4和MP3構(gòu)成電流鏡。PMOS晶體管MP4和NMOS晶體管MN4的中間節(jié)點(diǎn)為該放大輸出級電路的輸出端， 其輸出誤差放大信號ΕΑ0。該放大輸出級電路與所述輸入級電路一起形成誤差放大器，用于放大反饋電壓FB 和基準(zhǔn)電壓Ref的差，該誤差放大器可以工作在直流-直流轉(zhuǎn)換器中的反饋環(huán)路中，提供較大的增益，實(shí)現(xiàn)環(huán)路將反饋電壓FB調(diào)整等于基準(zhǔn)電壓Ref。當(dāng)反饋電壓FB等于基準(zhǔn)電壓 Ref時(shí)，PMOS晶體管MP4的電流與PMOS差分晶體管MPl的電流成正比，NMOS晶體管麗4的電流和PMOS差分晶體管MP2的電流成正比。所述差分電路的比較輸出級電路包括串聯(lián)在電源VIN與地之間的第二電流源12 和NMOS晶體管麗5，以及串聯(lián)的反相器INVl和INV2，其中INVl的輸入端接所述第二電源 12和NMOS晶體管麗5的中間節(jié)點(diǎn)，所述反相器INV2的輸出端為該比較輸出級電路的輸出端，其輸出比較信號0VP。所述NMOS晶體管麗5的柵極與所述NMOS晶體管麗1的柵極相連，兩者構(gòu)成電流鏡，當(dāng)反饋電壓FB等于基準(zhǔn)電壓Ref時(shí)，NMOS晶體管麗5的電流與PMOS 差分晶體管MPl的電流成正比。當(dāng)NMOS晶體管麗5的電流等于所述第二電流源12的電流時(shí)，所述比較信號OVP翻轉(zhuǎn)，此時(shí)所述反饋電壓FB與所述基準(zhǔn)電壓Ref之間的差等于預(yù)定過壓閾值。該比較輸出級電路與所述輸入級電路一起形成過壓比較器，其在所述反饋電壓FB 與所述基準(zhǔn)電壓Ref的差大于預(yù)定過壓閾值時(shí)，其翻轉(zhuǎn)輸出過壓保護(hù)信號(即有效信號)。在本實(shí)施例中，比較信號OVP的有效信號為高電平信號，比較信號OVP從低電平翻轉(zhuǎn)到高電平的條件是=NMOS晶體管MN5的電流從大于第二電流源12的電流變化成NMOS晶體管麗5的電流小于第二電流源12的電流的情形。假設(shè)設(shè)計(jì)中滿足NMOS晶體管麗5和麗1的寬度和長度都相等，則NMOS晶體管麗5的電流復(fù)制NMOS晶體管麗1的電流，其復(fù)制比例為1 1。則當(dāng)NMOS晶體管麗5的電流等于第二電流源12的電流時(shí)，NMOS晶體管麗1 的電流也等于第二電流源12的電流。由于NMOS晶體管麗1的電流等于PMOS差分晶體管 MPl的電流，所以所述比較輸出電路的輸出信號OVP翻轉(zhuǎn)時(shí)，PMOS差分晶體管MPl的電流也等于第二電流源12的電流。對于PMOS差分晶體管MPl和MP2而言，當(dāng)兩者的電流相等時(shí)， 其柵源電壓相等，由于PMOS差分晶體管MPl和MP2的源極連接在一起，即其源極電壓相等， 所以反饋電壓FB等于基準(zhǔn)電壓Ref。又根據(jù)基爾霍夫定律PMOS差分晶體管MPl的電流和 PMOS差分晶體管MP2的電流之和等于第一電流源Il的電流，所以要滿足反饋電壓FB等于基準(zhǔn)電壓Ref的條件是，PMOS差分晶體管MPl的電流應(yīng)等于PMOS差分晶體管MP2的電流， 并等于11/2。對于工作在小信號的情況下，差分晶體管工作在飽和區(qū)，其小信號電壓電流滿足Δ I =-| AVgsl. gm (1)其中Δ I為電流變化，AVgs為柵源電壓變化，gm為差分晶體管的跨導(dǎo)。 比較PMOS差分晶體管MPl和MP2的電流相等的狀態(tài)和PMOS差分晶體管MPl的電流等于第二電流源12的電流的狀態(tài)可得PMOS差分晶體管MPl的電流變化Δ I = Ι2-Ι1/2 (2)其中12為第二電流源12的電流值，Il為第一電流源II的電流值。根據(jù)公式(1)，(2)可得IAVgs = -(I2-Il/2)/gm= (11/2-12)/gm (3)所以當(dāng)反饋電壓FB與基準(zhǔn)電壓Ref的差等于(I1/2-I2)/gm(即預(yù)定過壓閾值) 時(shí)，PMOS差分晶體管MPl的電流等于第二電流源12的電流，導(dǎo)致所述比較輸出電路輸出的比較信號OVP從低電平翻轉(zhuǎn)成高電平。12也可以設(shè)計(jì)與Il成比例，如12 = 11/4 )，則公式(3)簡化為 I AVgs = 11/(4. gm) (5)進(jìn)一步設(shè)計(jì)PMOS差分晶體管MPl和MP2在亞閾值區(qū)時(shí)，根據(jù)亞閾值MOS特性公式可知gm = Id/ ( ξ . VT)(6)
6
其中Id為MOS管漏極電流，VT為熱電壓，ξ為工藝常數(shù)。這里對于PMOS差分晶體管MPl來說，當(dāng)所述比較輸出電路輸出的比較信號OVP從低電平翻轉(zhuǎn)成高電平時(shí)，其Id = 12當(dāng)12 = 11/4時(shí)，帶入公式(5)，(6)可得AVgs| = 11/(4. 12/(ξ. VT)) = ξ . VT設(shè)計(jì)不同的12和Il的比例，可以得到不同的I AVgs|，即得到不同的預(yù)定過壓閾值。因此，所述過壓比較器的翻轉(zhuǎn)閾值為VFB = VRef+ ξ . VT,即反饋電壓VFB比基準(zhǔn)電壓VRef高ξ . VT以上時(shí)，比較信號OVP輸出高電平，表示反饋過壓FB過壓，即輸出電壓過壓。請參考圖2所示，其為本發(fā)明中的誤差放大器和過壓比較器復(fù)用輸入級電路的差分電路在另一個(gè)實(shí)施例中的電路示意圖。圖2中的所述輸入級電路和所述放大輸出級電路的電路結(jié)構(gòu)與圖1中的相同。圖2中的比較輸出級電路的電路結(jié)構(gòu)與圖1中的不相同，下面詳細(xì)對所述比較輸出級電路進(jìn)行介紹。在本實(shí)施例中，所述差分電路的比較輸出級電路包括串聯(lián)在電源VIN和地之間的 PMOS晶體管ΜΡ5和匪OS晶體管ΜΝ5，向PMOS晶體管ΜΡ5和匪OS晶體管ΜΝ5的中間節(jié)點(diǎn)注入電流的第二電流源12，以及反相器INV1，其中所述反相器INVl的輸入端接PMOS晶體管 ΜΡ5和NMOS晶體管麗5的中間節(jié)點(diǎn)，所述反相器INVl的輸出端為該比較輸出級電路的輸出端，其輸出比較信號0VP。所述PMOS晶體管ΜΡ5的柵極與所述PMOS晶體管ΜΡ3的柵極相連，所述NMOS晶體管麗5的柵極與所述NMOS晶體管麗3的柵極相連。這樣，PMOS晶體管 ΜΡ3和ΜΡ5構(gòu)成電流鏡，NMOS晶體管麗3和麗5構(gòu)成電流鏡。當(dāng)所述反饋電壓FB等于所述基準(zhǔn)電壓Ref時(shí)，PMOS晶體管ΜΡ5的電流與PMOS差分晶體管MPl的電流成正比，NMOS晶體管麗5的電流與PMOS差分晶體管ΜΡ2的電流成正比。當(dāng)NMOS晶體管麗5的電流等于所述 PMOS晶體管ΜΡ5的電流與第二電流源12的電流之和時(shí)，所述比較信號OVP翻轉(zhuǎn)，此時(shí)所述反饋電壓FB與所述基準(zhǔn)電壓Ref之間的差等于預(yù)定過壓閾值。該比較輸出級電路與所述輸入級電路一起形成過壓比較器，其在反饋電壓FB與所述基準(zhǔn)電壓Ref的差大于該預(yù)定過壓閾值時(shí)，其翻轉(zhuǎn)輸出過壓保護(hù)信號。根據(jù)與圖1中的過壓比較器相似原理，可知比較信號OVP翻轉(zhuǎn)時(shí)，VFB-VRef = 12/ gm，其中VFB為反饋電壓FB的電壓，VRef為基準(zhǔn)電壓Ref的電壓，12為第二電流源12的電流，gm為差分晶體管的跨導(dǎo)。設(shè)計(jì)不同的12值，可以得到不同的預(yù)定過壓閾值。請參考圖3所示，其為本發(fā)明中的誤差放大器和欠壓比較器復(fù)用輸入級電路的差分電路在一個(gè)實(shí)施例中的電路示意圖。圖3中的所述輸入級電路和所述放大輸出級電路的電路結(jié)構(gòu)與圖2中的相同。圖3中的比較輸出級電路的電路結(jié)構(gòu)與圖2中的不相同，下面詳細(xì)對所述比較輸出級電路進(jìn)行介紹。在本實(shí)施例中，所述比較輸出級電路包括串聯(lián)在電源VIN和地之間的PMOS晶體管 MP5和匪OS晶體管麗5，從PMOS晶體管MP5和匪OS晶體管麗5的中間節(jié)點(diǎn)抽取電流的第二電流源12，以及串連的反相器INVl和INV2，其中INVl的輸入端接PMOS晶體管MP5和NMOS 晶體管MN5的中間節(jié)點(diǎn)，所述反相器INV2的輸出端為該比較輸出級電路的輸出端，其輸出比較信號UVP。所述PMOS晶體管MP5的柵極與所述PMOS晶體管MP3的柵極相連，所述NMOS
7晶體管麗5的柵極與所述NMOS晶體管麗3的柵極相連，這樣，PMOS晶體管MP3和MP5構(gòu)成電流鏡，NMOS晶體管麗3和麗5構(gòu)成電流鏡。當(dāng)反饋電壓FB等于基準(zhǔn)電壓Ref時(shí)，PMOS晶體管MP5的電流與PMOS差分晶體管MPl的電流成正比，NMOS晶體管麗5的電流與PMOS差分晶體管MP2的電流成正比。當(dāng)PMOS晶體管MP5的電流等于NMOS晶體管麗5的電流與電流源12的電流之和時(shí)，所述比較信號UVP翻轉(zhuǎn)，此時(shí)所述反饋電壓FB與所述基準(zhǔn)電壓Ref 之間的差等于預(yù)定欠壓閾值。該比較輸出級電路與所述輸入級電路一起形成欠壓比較器，其在反饋電壓FB與所述基準(zhǔn)電壓Ref的差小于預(yù)定欠壓閾值時(shí)，其翻轉(zhuǎn)輸出欠壓保護(hù)信號。根據(jù)與圖2中的過壓比較器相似原理，可知比較信號UVP翻轉(zhuǎn)時(shí)，VBF-VRef =-I2/gm，其中VFB為反饋電壓TO的電壓值，VRef為基準(zhǔn)電壓Ref的電壓值，12為第二電流源12的電流。設(shè)計(jì)不同的12值，可以得到不同的欠壓閾值。請參考圖4所示，其為本發(fā)明中的誤差放大器和欠壓比較器復(fù)用輸入級電路的差分電路在另一個(gè)實(shí)施例中的電路圖。在本實(shí)施例中，所述差分電路的輸入級電路包括第一電流源II，PMOS差分晶體管 MPl和MP2，電阻Rl和R3，NM0S晶體管MNCl和MNC3，匪OS晶體管麗1和MN3。第一電流源 Il的一端接電源VIN，另一端接PMOS差分晶體管MPl和MP2的源極，電阻Rl、NMOS晶體管 MNCl和麗1依次串聯(lián)在PMOS差分晶體管MPl的漏極和地之間，NMOS晶體管MNCl的柵極和 PMOS差分晶體管MPl的漏極相連，電阻R3、NM0S晶體管麗C3和麗3依次串聯(lián)在PMOS差分晶體管MP2的漏極和地之間，NMOS晶體管MNC3的柵極和PMOS差分晶體管MP2的漏極相連。 PMOS差分晶體管MPl的柵極接反饋電壓FB，PMOS差分晶體管MP2的柵極接基準(zhǔn)電壓Ref。所述差分電路的放大輸出級電路包括依次串聯(lián)在電源VIN和地之間的PMOS晶體管MP3和MPC3，電阻R2，匪OS晶體管麗C2和麗2 ；依次串聯(lián)在電源VIN和地之間的PMOS晶體管MP4和MPC4，NMOS晶體管MNC4和MN4。PMOS晶體管MP3和MP4的柵極與PMOS晶體管 MPC3的漏極相連，PMOS晶體管MPC3和MPC4的柵極與NMOS晶體管MNC2的漏極相連，NMOS 晶體管MNC2、MN2、MNC4和MN4的柵極分別與匪OS晶體管MNC1、MN1、MNC3和MN3的柵極相連。PMOS晶體管MPC4和NMOS晶體管MNC4的中間節(jié)點(diǎn)為該放大輸出級電路的輸出端，其輸出誤差放大信號ΕΑ0。該放大輸出級電路與所述輸入級電路一起形成誤差放大器，該誤差放大器為帶級聯(lián)輸出結(jié)構(gòu)的誤差放大器，此結(jié)構(gòu)將誤差放大器的低頻增益設(shè)計(jì)的很高，以便得到很高的反饋環(huán)路增益，很高的反饋環(huán)路增益可以實(shí)現(xiàn)更高的輸出電壓精度。但是，當(dāng)比較器與所述誤差放大器復(fù)用所述輸入級電路時(shí)，不能采圖1 3的連接方式，否則比較器的速度會非常慢，導(dǎo)致無法正常使用。在本實(shí)施例中，所述比較輸出級電路包括串聯(lián)在電源VIN和地之間的PMOS晶體管 MP5和NMOS晶體管MN5，串連在電源VIN和地之間的PMOS晶體管MP7和NMOS晶體管MN7， 從PMOS晶體管MP5和NMOS晶體管麗5的中間節(jié)點(diǎn)抽取電流的第二電流源12，以及串連的反相器INVl和INV2，其中INVl的輸入端接PMOS晶體管MP5和匪OS晶體管麗5的中間節(jié)點(diǎn)，所述反相器INV2的輸出端為該比較輸出級電路的輸出端，其輸出比較信號UVP。PMOS 晶體管MP5的柵極與PMOS晶體管MP7的柵極相連，NMOS晶體管麗7的柵極與NMOS晶體管 MNCl的漏極相連，NMOS晶體管麗5的柵極與匪OS晶體管MNC3的漏極相連，與圖3中的比較輸出級電路相比，新增加的NMOS晶體管麗7和PMOS晶體管MP7從下端NMOS晶體管麗1 復(fù)制電流，從而避免了誤差放大器的級聯(lián)結(jié)構(gòu)導(dǎo)致的延遲。為了簡化說明，本發(fā)明僅描述了 PMOS作為輸入對管的實(shí)施方式，對本領(lǐng)域的技術(shù)人員來說，顯然也可以采用NMOS作為輸入對管的實(shí)施方式。根據(jù)上面的描述，也可以設(shè)計(jì)出誤差放大器、過壓比較器和欠壓比較器復(fù)用輸入級電路的差分電路。該差分電路包括輸入級電路、欠壓比較輸出級電路和過壓比較輸出級電路，具體的結(jié)構(gòu)比如可以在圖1中的再增加一個(gè)如圖3所示的比較輸出級電路，具體連接和圖示所屬領(lǐng)域內(nèi)的普通技術(shù)人員根據(jù)前述描述即可得知，此處不再贅述。請參考圖5所示，其為本發(fā)明中的誤差放大器、過壓比較器和欠壓比較器復(fù)用輸入級電路的差分電路在降壓型直流-直流電源轉(zhuǎn)換器中的應(yīng)用的示例圖。所述電源轉(zhuǎn)換器包括實(shí)現(xiàn)誤差放大器和過壓比較器、欠壓比較器復(fù)用輸入級電路的差分電路EA_C0MP，穩(wěn)定性補(bǔ)償電路(比如包括R6和C6)，脈沖寬度調(diào)制比較器PWMC，邏輯電路，輸出電路(比如包括功率開關(guān)MPXl和MNXl，電感Ll和電容Cl)，反饋電路(比如包括反饋電阻Rl和R2)。所述差分電路EA_C0MP根據(jù)反饋電壓FB和基準(zhǔn)電壓Ref輸出誤差放大信號ΕΑ0，過壓比較信號0VP，欠壓比較信號UVP。所述脈沖寬度調(diào)制比較器PWMC將誤差放大信號EAO與鋸齒波Vramp比較，生成脈寬調(diào)制信號PWM0，并輸出給所述邏輯電路。 所述邏輯電路根據(jù)過壓比較信號0VP、欠壓比較信號UVP和輸出脈寬調(diào)制信號PWMO輸出控制信號給所述輸出電路。所述輸出電路根據(jù)所述邏輯電路的控制信號生成輸出電壓。所述反饋電路根據(jù)所述輸出電路的輸出電壓產(chǎn)生所述反饋電壓FB。在本實(shí)施例中，所述邏輯電路產(chǎn)生功率管驅(qū)動信號PDRV和NDRV控制功率開關(guān)MPXl和MNXl。LX信號經(jīng)過電感Ll和電容Cl濾波后輸出直流電壓V0。電壓VO經(jīng)過反饋電路產(chǎn)生反饋電壓FB。由此構(gòu)成反饋電路。這里以圖5為例描述了電壓模降壓型直流-直流轉(zhuǎn)換器采用本發(fā)明的例子，但是本發(fā)明顯然也適用各種電流模直流-直流轉(zhuǎn)換器，也適用各種升壓型直流-直流轉(zhuǎn)換器，及其他類型直流-直流轉(zhuǎn)換器。本發(fā)明的原理是通過使得誤差放大器與過壓比較器和/或欠壓比較器復(fù)用輸入級電路，從而避免由于工藝導(dǎo)致附加的相對偏差，進(jìn)而使過壓比較器和/或欠壓比較器工作更加穩(wěn)定。上述說明已經(jīng)充分揭露了本發(fā)明的具體實(shí)施方式
。需要指出的是，熟悉該領(lǐng)域的技術(shù)人員對本發(fā)明的具體實(shí)施方式
所做的任何改動均不脫離本發(fā)明的權(quán)利要求書的范圍。 相應(yīng)地，本發(fā)明的權(quán)利要求的范圍也并不僅僅局限于前述具體實(shí)施方式
。
權(quán)利要求
1.一種差分電路，其特征在于，其包括包括第一差分晶體管和第二差分晶體管的輸入級電路，第一差分晶體管的柵極作為第一輸入端輸入第一電壓，第二差分晶體管的柵極作為第二輸入端輸入第二電壓；與所述輸入級電路連接的放大輸出級電路，用于將第一電壓和第二電壓的差放大后輸出；與所述輸入級電路連接的比較輸出級電路，用于比較第一電壓與第二電壓差是否大于第一預(yù)定值。
2.根據(jù)權(quán)利要求1所述的差分電路，其特征在于，所述輸入級電路還包括第一電流源， 第一電流源的一端與第一差分晶體管的源級和第二差分晶體管的源級相連。
3.根據(jù)權(quán)利要求1所述的差分電路，其特征在于，所述放大輸出級電路包括串聯(lián)在電源和地之間的第一晶體管和第二晶體管，第一晶體管和第二晶體管之間的節(jié)點(diǎn)作為所述放大輸出級電路的輸出端，當(dāng)所述第一電壓等于所述第二電壓時(shí)，第一晶體管上的電流與第一差分晶體管上的電流成正比，第二晶體管上的電流與第二差分晶體管上的電流成正比。
4.根據(jù)權(quán)利要求3所述的差分電路，其特征在于，所述比較輸出級電路包括反相器以及串聯(lián)在電源和地之間的第三晶體管和第二電流源，第二電流源和第三晶體管之間的節(jié)點(diǎn)連接所述反相器的輸入端，所述反相器的輸出反映第一電壓和第二電壓之間的差是否大于第一預(yù)定值，當(dāng)所述第一電壓等于所述第二電壓時(shí)，第三晶體管上的電流與第一差分晶體管上的電流成正比。
5.根據(jù)權(quán)利要求3所述的差分電路，其特征在于，所述比較輸出級電路包括串聯(lián)在電源和地之間的第四晶體管和第五晶體管，向第四晶體管和第五晶體管的中間節(jié)點(diǎn)注入電流的第二電流源，其輸入端與第四晶體管和第五晶體管的中間節(jié)點(diǎn)相連的反相器，所述反相器的輸出端輸出反映第一電壓和第二電壓之間的差是否大于第一預(yù)定值，當(dāng)所述第一電壓等于所述第二電壓時(shí)，第四晶體管上的電流與第一差分晶體管上的電流成正比，第五晶體管上的電流與第二差分晶體管上的電流成正比。
6.一種電源轉(zhuǎn)換器，其包括脈寬調(diào)制比較器、邏輯電路、輸出電路和反饋電路，其特征在于，其還包括差分電路，所述差分電路包括輸入級電路、與所述輸入級電路連接的放大輸出級電路和與所述輸入級電路連接的比較輸出級電路，所述輸入級電路包括第一差分晶體管和第二差分晶體管，第一差分晶體管的柵極作為第一輸入端輸入所述反饋電路提供的反饋電壓，第二差分晶體管的柵極作為第二輸入端輸入基準(zhǔn)電壓，所述放大輸出級電路將所述反饋電壓和所述基準(zhǔn)電壓差放大后輸出給所述脈寬調(diào)制比較器，所述比較輸出級電路比較所述反饋電壓與所述參考電壓的差是否大于過壓閾值，并將比較結(jié)果輸出給所述邏輯電路；所述脈寬調(diào)制比較器根據(jù)所述放大輸出級電路輸出的信號生成脈寬調(diào)制信號，并輸出給所述邏輯電路；所述邏輯電路根據(jù)所述脈寬調(diào)制信號與所述比較輸出級電路輸出的比較信號輸出控制信號給所述輸出電路；所述輸出電路根據(jù)所述邏輯電路的控制信號生成輸出電壓；所述反饋電路根據(jù)所述輸出電路的輸出電壓產(chǎn)生所述反饋電壓。
全文摘要
本發(fā)明提供一種差分電路，其包括包括第一差分晶體管和第二差分晶體管的輸入級電路，第一差分晶體管的柵極作為第一輸入端輸入第一電壓，第二差分晶體管的柵極作為第二輸入端輸入第二電壓；與所述輸入級電路連接的放大輸出級電路，用于將第一電壓和第二電壓的差放大后輸出；與所述輸入級電路連接的比較輸出級電路，用于比較第一電壓與第二電壓差是否大于第一預(yù)定值。與現(xiàn)有技術(shù)相比，在本發(fā)明中通過使得誤差放大器與過壓比較器和/或欠壓比較器復(fù)用輸入級電路，從而避免使用獨(dú)立輸入級電路時(shí)由于工藝導(dǎo)致附加的相對偏差，進(jìn)而使過壓比較器工作更加穩(wěn)定。
文檔編號H03K19/0175GK102420602SQ20111040920
公開日2012年4月18日 申請日期2011年12月9日 優(yōu)先權(quán)日2011年12月9日
發(fā)明者王釗 申請人:無錫中星微電子有限公司