專利名稱：一種防短路失控的電路模塊端口布置方法
技術領域：
本發(fā)明涉及一種電路模塊(IC)端口的排列布置方法，特別涉及一種防短路失控的電路模塊(IC)端口布置方法。本方法可以防止有關電路核心模塊相鄰端口之間發(fā)生短路故障時引起的失控(執(zhí)行電路不受邏輯狀態(tài)或不按邏輯要求控制負載稱為失控/失靈)。 本發(fā)明雖然簡單，但防止短路失控效果特好，具有重要的實用價值。
背景技術：
此前，本人發(fā)明的實用新型專利名稱為越底反控時基電路(專利號為 201020211450. 2)及有關防止異常故障失控的控溫或定時電路，雖然可以防止輸入端對電源正極/負極短路引起的失控，也可以防止輸入/輸出端開路失控和電源開路失控，但對這些電路核心模塊(IC)相鄰端口之間發(fā)生的短路故障引起的失控，特別是對輸出端口與電源正極/負極短路引起的失控，未給予足夠重視，更未采取可靠有效的防護措施。為便于方便、準確陳述，先針對本人發(fā)明的實用新型專利名稱為“越底反控時基電路”(專利號為201020211450. 2)及相關防失控電路核心模塊(IC)各端口(接口 /引腳) 的符號和名稱，進行統(tǒng)一規(guī)范定義，詳見下表
權利要求
1. 一種防短路失控的電路模塊端口布置方法，其特征在于對核心電路模塊(IC)端口位置進行以下某種/某些安全排列布置方法(1)將傳感信號電位輸入端口(ViZiV1)與電源正極或負極輸入端口(V+/VJ、或與上限基準設置輸入端口(Vh)、或與下限基準設置輸入端口(Vl)、或與正相輸出控制端口(Vz。/V。)、 或與優(yōu)先控制輸入端口(Vfk)、或與保顯輸出/復位輸入端口(BER)、或與保顯輸出/模式控制端口(KSR)相鄰排布，但傳感信號電位輸入端口(ViZiV1)應遠離(不能鄰近)反相輸出控制端口 (V01A02)和電容放電端口 (DIS)排布；(2)將上限基準設置輸入端口(Vh)與傳感信號電位輸入端口(ViZiV1)、或與下限基準設置輸入端口(VJ、或與正相輸出控制端口(Vz。/V。)、或與優(yōu)先控制輸入端口(Vfk)、或與保顯輸出/復位輸入端口(BER)、或與保顯輸出/模式控制端口(KSR)相鄰排布，但上限基準設置輸入端口 (Vh)應遠離(不能鄰近)反相輸出控制端口 (V01A02)和電容放電端口 (DIS) 及電源正極輸入端口(V+)排布；(3)將下限基準設置輸入端口與傳感信號電位輸入端口(ViZiV1)、或與上限基準設置輸入端口(Vh)、或與反相輸出控制端口(VJVJ、或與電容放電端口(DIS)、或與保顯輸出/復位輸入端口(BER)、或與保顯輸出/模式控制端口(KSR)、或與電源負極輸入端口(VJ 相鄰排布，但下限基準設置輸入端口(Vl)應遠離(不能鄰近)正相輸出控制端口 (SJV 和優(yōu)先控制輸入端口(Vfk)及電源正極輸入端口(V+)排布；(4)將正相輸出控制端口(Vz。/V。)或優(yōu)先控制輸入端口(Vfk)與傳感信號電位輸入端口(ViA1)、或與上限基準設置輸入端口(Vh)、或與反相輸出控制端口(VtjlZX2)、或與電源正極輸入端口(V+)相鄰排布，但正相輸出控制端口 (SJV或優(yōu)先控制輸入端口(Vfk)應遠離(不能鄰近)下限基準設置輸入端口(Vl)和電源負極輸入端口(VJ及保顯輸出/復位輸入端口(BER)、或保顯輸出/模式控制端口(KSR)排布；(5)將反相輸出控制端口(H/ 或電容放電端口(DIS)與下限基準設置輸入端口 (\)、或與保顯輸出/復位輸入端口(BER)、或與保顯輸出/模式控制端口(KSR)或與正相輸出控制端口(Vz。/V。)、或與電源負極輸入端口(VJ相鄰排布，但反相輸出控制端口(V。/ Vo2/V0)或電容放電端口(DIS)應遠離(不能鄰近)傳感信號電位輸入端口(ViZiV1)、上限基準設置輸入端口(Vh)和優(yōu)先控制輸入端口(Vfk)及電源正極輸入端口(V+)排布；(6)將保顯輸出/復位輸入端口(BER)或保顯輸出/模式控制端口(KSR)與傳感信號電位輸入端口(ViA1)、或與優(yōu)先控制輸入端口(Vfk)、或與反相輸出控制端口(VtjlZX2)、或與電容放電端口(DIS)、或與下限基準設置輸入端口(VJ、或與電源負極輸入端口(VJ相鄰排布，但保顯輸出/復位輸入端口(BER)或保顯輸出/模式控制端口(KSR)應遠離(不能鄰近)正相輸出控制端口(Vz。/V。)和上限基準設置輸入端口(Vh)及電源正極輸入端口(V+) 排布；(7)將計數(shù)/定時控制輸出端口(Q)與傳感信號電位輸入端口(ViZiV1)、或與上限基準設置輸入端口(Vh)、或與下限基準設置輸入端口(\)、或與輸出控制端口(V。)、或與保顯輸出/模式控制端口(KSR)、或與電源正極輸入端口(V+)、或與電源負極輸入端口(VJ相鄰排布；(8)將電源正極輸入端口(V+)與正相輸出控制端口(Vz。/V。)、或與優(yōu)先控制輸入端口 (Vfk)、或與傳感信號電位輸入端口(ViA1)、或與電源負極輸入端口(VJ相鄰排布，但電源正極輸入端口(V+)應遠離(不能鄰近)上限基準設置輸入端口(Vh)、下限基準設置輸入端口(Vl)、反相輸出控制端口(VtjlZX2)和保顯輸出/復位輸入端口(BER)及保顯輸出/模式控制端口(KSR)排布；(9)將電源負極輸入端口(V_)與上限基準設置輸入端口(Vh)、或與下限基準設置輸入端口(VJ、或與傳感信號電位輸入端口(ViZiV1)、或與反相輸出控制端口(VtjlZX2)、或與電容放電端口(DIS)、或與保顯輸出/復位輸入端口(BER)、保顯輸出/模式控制端口(KSR)相鄰排布，但電源負極輸入端口(VJ應遠離(不能鄰近)正相輸出控制端口 (SJV和優(yōu)先控制輸入端口(Vfk)排布；(10)將高于上限觸發(fā)輸入端口(ViH/ViP)與電源正極輸入端口(V+)、或與反相輸出控制端口(VtjlZX2ZX)、或與低于上限觸發(fā)輸入端口(VJ相鄰排布，但輸出狀態(tài)置位設置端口 (Vc)應遠離(不能鄰近)電源正極輸入端口(V+)和電源負極輸入端口(VJ及高于上限觸發(fā)輸入端口 (viH/viP)排布；(11)將低于上限觸發(fā)輸入端口(VJ與電源正極輸入端口(V+)、或與反相輸出控制端口(VtjlZX2ZX)、或與高于上限觸發(fā)輸入端口(viH/viP)、或與輸出狀態(tài)置位設置端口(Vc)相鄰排布，但低于上限觸發(fā)輸入端口(VJ應遠離(不能鄰近)電源負極輸入端口(v_)排布；上述排列布置方法，適用于所有需要防止鄰近端口短路失控的核心電路模塊(IC)，所述的核心電路模塊(IC)，可以是與越底反控時基電路相關、或與其功能等效的防失控電路， 也可以是各種通用/專用電路、或模擬和數(shù)字電路、或單片機電路構成的防失控電路。
2.根據(jù)權利要求1所述的一種防短路失控的電路模塊端口布置方法，其特征在于實施例1所述的各種具體布置/布局方法如下(Ia)布置方法在1號端口布置模塊電源正極輸入端(V+)，在2號端口布置正相輸出控制端口 (yj，在3號端口布置優(yōu)先控制輸入端口(Vfk)，在4號端口布置保顯輸出/復位輸入端口(BER)，在5號端口布置模塊電源負極輸入端(VJ，在6號端口布置上限基準設置輸入端口(Vh)，在7號端口布置傳感信號電位輸入端口(ViZiV1),在8號端口布置下限基準設置輸入端口 (Vl)；(Ib)布置方法在1號端口布置下限基準設置輸入端口，在2號端口布置傳感信號電位輸入端口(ViZiV1),在3號端口布置上限基準設置輸入端口(Vh)，在4號端口布置模塊電源負極輸入端(V_)，在5號端口布置保顯輸出/復位輸入端口(BER)，在6號端口布置優(yōu)先控制輸入端口(Vfk)，在7號端口布置正相輸出控制端口(Vz。)，在8號端口布置模塊電源正極輸入端(V+)；(Ic)布置方法在1號端口布置模塊電源負極輸入端(VJ，在2號端口布置上限基準設置輸入端口(Vh)，在3號端口布置傳感信號電位輸入端口(ViZiV1),在4號端口布置下限基準設置輸入端口(\)，在5號端口布置模塊電源正極輸入端(V+)，在6號端口布置正相輸出控制端口(Vz。)，在7號端口布置優(yōu)先控制輸入端口(Vfk)，在8號端口布置保顯輸出/復位輸入端口 (BER)；(Id)布置方法在1號端口布置保顯輸出/復位輸入端口(BER)，在2號端口布置優(yōu)先控制輸入端口(Vfk)，在3號端口布置正相輸出控制端口(VJ，在4號端口布置模塊電源正極輸入端(V+)，在5號端口布置下限基準設置輸入端口(VJ，在6號端口布置傳感信號電位輸入端口(ViZiV1),在7號端口布置上限基準設置輸入端口(Vh)，在8號端口布置模塊電源負極輸入端(VJ ；(Ie)布置方法在1號端口布置模塊電源正極輸入端(V+)，在2號端口布置正相輸出控制端口(Vz。)，在3號端口布置優(yōu)先控制輸入端口(Vfk)，在4號端口布置上限基準設置輸入端口(Vh)，在5號端口布置下限基準設置輸入端口(VJ，在6號端口布置傳感信號電位輸入端口(ViA1),在7號端口布置保顯輸出/復位輸入端口(BER)，在8號端口布置模塊電源負極輸入端(VJ ；(If)布置方法在1號端口布置模塊電源負極輸入端(VJ，在2號端口布置保顯輸出 /復位輸入端口(BER)，在3號端口布置傳感信號電位輸入端口(ViZiV1),在4號端口布置下限基準設置輸入端口，在5號端口布置上限基準設置輸入端口(Vh)，在6號端口布置優(yōu)先控制輸入端口(Vfk)，在7號端口布置正相輸出控制端口(VJ，在8號端口布置模塊電源正極輸入端(V+)；(Ig)布置方法在1號端口布置下限基準設置輸入端口，在2號端口布置傳感信號電位輸入端口(ViA1),在3號端口布置保顯輸出/復位輸入端口(BER)，在4號端口布置模塊電源負極輸入端(V_)，在5號端口布置模塊電源正極輸入端(V+)，在6號端口布置正相輸出控制端口(Vz。)，在7號端口布置優(yōu)先控制輸入端口(Vfk)，在8號端口布置上限基準設置輸入端口(Vh)；(Ih)布置方法在1號端口布置上限基準設置輸入端口(Vh)，在2號端口布置優(yōu)先控制輸入端口(Vfk)，在3號端口布置正相輸出控制端口(VJ，在4號端口布置模塊電源正極輸入端(V+)，在5號端口布置模塊電源負極輸入端(VJ，在6號端口布置保顯輸出/復位輸入端口(BER)，在7號端口布置傳感信號電位輸入端口(ViZiV1),在8號端口布置下限基準設置輸入端口 (Vl)。
3.根據(jù)權利要求1所述的一種防短路失控的電路模塊端口布置方法，其特征在于實施例2所述的各種具體布置/布局方法如下(2a)布置方法在1號端口布置模塊電源正極輸入端(V+)，在2號端口布置傳感信號電位輸入端口(ViZ^1),在3號端口布置上限基準設置輸入端口(Vh)，在4號端口布置保顯輸出/復位輸入端口(BER)，在5號端口布置模塊電源負極輸入端(VJ，在6號端口布置電容放電端口(DIS)，在7號端口布置輸出控制端口(反相V。)，在8號端口布置下限基準設置輸入端口 (Vl)；(2b)布置方法在1號端口布置下限基準設置輸入端口，在2號端口布置輸出控制端口(反相V。)，在3號端口布置電容放電端口(DIS)，在4號端口布置模塊電源負極輸入端(V_)，在5號端口布置保顯輸出/復位輸入端口(BER)，在6號端口布置上限基準設置輸入端口(Vh)，在7號端口布置傳感信號電位輸入端口(ViZiV1),在8號端口布置模塊電源正極輸入端(V+)；(2c)布置方法在1號端口布置模塊電源負極輸入端(VJ，在2號端口布置電容放電端口(DIS)，在3號端口布置輸出控制端口(反相V。)，在4號端口布置下限基準設置輸入端口(VJ，在5號端口布置模塊電源正極輸入端(V+)，在6號端口布置傳感信號電位輸入端口 (ViA1)，在7號端口布置上限基準設置輸入端口(Vh)，在8號端口布置保顯輸出/復位輸入端口 (BER)；(2d)布置方法在1號端口布置保顯輸出/復位輸入端口(BER)，在2號端口布置上限基準設置輸入端口(Vh)，在3號端口布置傳感信號電位輸入端口(ViZiV1),在4號端口布置模塊電源正極輸入端(V+)，在5號端口布置下限基準設置輸入端口(VJ，在6號端口布置輸出控制端口(反相V。)，在7號端口布置電容放電端口(DIS)，在8號端口布置模塊電源負極輸入端(VJ ；(2e)布置方法在1號端口布置模塊電源正極輸入端(V+)，在2號端口布置傳感信號電位輸入端口(ViZiV1),在3號端口布置上限基準設置輸入端口(Vh)，在4號端口布置保顯輸出/復位輸入端口(BER)，在5號端口布置限基準設置輸入端口(VJ，在6號端口布置電容放電端口(DIS)，在7號端口布置輸出控制端口(反相V。)，在8號端口布置下模塊電源負極輸入端(VJ ；(2f)布置方法在1號端口布置模塊電源負極輸入端(VJ，在2號端口布置輸出控制端口(反相V。)，在3號端口布置電容放電端口(DIS)，在4號端口布置下限基準設置輸入端口(VJ，在5號端口布置保顯輸出/復位輸入端口(BER)，在6號端口布置上限基準設置輸入端口(Vh)，在7號端口布置傳感信號電位輸入端口(ViZiV1),在8號端口布置模塊電源正極輸入端(V+)；(2g)布置方法在1號端口布置下限基準設置輸入端口，在2號端口布置電容放電端口(DIS)，在3號端口布置輸出控制端口(反相V。)，在4號端口布置模塊電源負極輸入端(VJ，在5號端口布置模塊電源正極輸入端(V+)，在6號端口布置傳感信號電位輸入端口 (ViA1)，在7號端口布置上限基準設置輸入端口(Vh)，在8號端口布置保顯輸出/復位輸入端口 (BER)；(2h)布置方法在1號端口布置保顯輸出/復位輸入端口(BER)，在2號端口布置上限基準設置輸入端口(Vh)，在3號端口布置傳感信號電位輸入端口(ViZiV1),在4號端口布置模塊電源正極輸入端(V+)，在5號端口布置模塊電源負極輸入端(VJ，在6號端口布置輸出控制端口(反相V。)，在7號端口布置電容放電端口(DIS)，在8號端口布置下限基準設置輸入端口 (Vl)。
4.根據(jù)權利要求1所述的一種防短路失控的電路模塊端口布置方法，其特征在于實施例3所述的各種具體布置/布局方法如下(3a)布置方法在1號端口布置模塊電源正極輸入端(V+)，在2號端口布置正相輸出控制端口(Vz。/V。)，在3號端口布置上限基準設置輸入端口(Vh)，在4號端口布置傳感信號電位輸入端口(ViA1),在5號端口布置模塊電源負極輸入端(VJ，在6號端口布置保顯輸出/復位輸入端口(BER)，在7號端口布置電容放電端口(DIS)，在8號端口布置下限基準設置輸入端口 (Vl)；(3b)布置方法在1號端口布置下限基準設置輸入端口，在2號端口布置電容放電端口(DIS)，在3號端口布置保顯輸出/復位輸入端口(BER)，在4號端口布置模塊電源負極輸入端(VJ，在5號端口布置傳感信號電位輸入端口(ViZiV1),在6號端口布置上限基準設置輸入端口(Vh)，在7號端口布置正相輸出控制端口(Vz。/V。)，在8號端口布置模塊電源正極輸入端(V+)；(3c)布置方法在1號端口布置模塊電源負極輸入端(VJ，在2號端口布置保顯輸出/ 復位輸入端口(BER)，在3號端口布置電容放電端口(DIS)，在4號端口布置下限基準設置輸入端口(VJ，在5號端口布置模塊電源正極輸入端(V+)，在6號端口布置正相輸出控制端口(Vz。/V。)，在7號端口布置上限基準設置輸入端口(Vh)，在8號端口布置傳感信號電位輸入端口 (ViA1)；(3d)布置方法在1號端口布置傳感信號電位輸入端口(ViZiV1),在2號端口布置上限基準設置輸入端口(Vh)，在3號端口布置正相輸出控制端口(Vz。/V。)，在4號端口布置模塊電源正極輸入端(V+)，在5號端口布置下限基準設置輸入端口(VJ，在6號端口布置電容放電端口(DIS)，在7號端口布置保顯輸出/復位輸入端口(BER)，在8號端口布置模塊電源負極輸入端(VJ ；(3e)布置方法在1號端口布置模塊電源正極輸入端(V+)，在2號端口布置正相輸出控制端口(Vz。/V。)，在3號端口布置上限基準設置輸入端口(Vh)，在4號端口布置傳感信號電位輸入端口(ViZiV1),在5號端口布置下限基準設置輸入端口(\)，在6號端口布置保顯輸出/復位輸入端口(BER)，在7號端口布置電容放電端口(DIS)，在8號端口布置模塊電源負極輸入端(VJ ；(3f)布置方法在1號端口布置模塊電源負極輸入端(VJ，在2號端口布置電容放電端口(DIS)，在3號端口布置保顯輸出/復位輸入端口(BER)，在4號端口布置下限基準設置輸入端口(VJ，在5號端口布置傳感信號電位輸入端口(ViZiV1),在6號端口布置上限基準設置輸入端口(Vh)，在7號端口布置正相輸出控制端口(Vz。/V。)，在8號端口布置模塊電源正極輸入端(V+)；(3g)布置方法在1號端口布置下限基準設置輸入端口，在2號端口布置保顯輸出/復位輸入端口(BER)，在3號端口布置電容放電端口(DIS)，在4號端口布置模塊電源負極輸入端(VJ，在5號端口布置模塊電源正極輸入端(V+)，在6號端口布置正相輸出控制端口(Vz。/V。)，在7號端口布置上限基準設置輸入端口(Vh)，在8號端口布置傳感信號電位輸入端口 (ViA1)；(3h)布置方法在1號端口布置傳感信號電位輸入端口(ViZiV1),在2號端口布置上限基準設置輸入端口(Vh)，在3號端口布置正相輸出控制端口(Vz。/V。)，在4號端口布置模塊電源正極輸入端(V+)，在5號端口布置模塊電源負極輸入端(V_)，在6號端口布置電容放電端口(DIS)，在7號端口布置保顯輸出/復位輸入端口(BER)，在8號端口布置下限基準設置輸入端口 (Vl)。
5.根據(jù)權利要求1所述的一種防短路失控的電路模塊端口布置方法，其特征在于實施例4所述的各種具體布置/布局方法如下(4a)布置方法在1號端口布置模塊電源正極輸入端(V+)，在2號端口布置正相輸出控制端口(Vz。/V。)，在3號端口布置電容放電端口(DIS)，在4號端口布置保顯輸出/復位輸入端口(BER)，在5號端口布置下限基準設置輸入端口(VJ，在6號端口布置傳感信號電位輸入端口(ViZiV1),在7號端口布置上限基準設置輸入端口(Vh)，在8號端口布置模塊電源負極輸入端(VJ ；(4b)布置方法在1號端口布置模塊電源負極輸入端(VJ，在2號端口布置上限基準設置輸入端口(Vh)，在3號端口布置傳感信號電位輸入端口(ViZiV1),在4號端口布置下限基準設置輸入端口 ，在5號端口布置保顯輸出/復位輸入端口(BER)，在6號端口布置電容放電端口(DIS)，在7號端口布置正相輸出控制端口(Vz。/V。)，在8號端口布置模塊電源正極輸入端(V+)；(4c)布置方法在1號端口布置下限基準設置輸入端口，在2號端口布置傳感信號電位輸入端口(ViA1),在3號端口布置上限基準設置輸入端口(Vh)，在4號端口布置模塊電源負極輸入端(VJ，在5號端口布置模塊電源正極輸入端(V+)，在6號端口布置正相輸出控制端口(Vz。/V。)，在7號端口布置電容放電端口(DIS)，在8號端口布置保顯輸出/復位輸入端口 (BER)；(4d)布置方法在1號端口布置保顯輸出/復位輸入端口(BER)，在2號端口布置電容放電端口(DIS)，在3號端口布置正相輸出控制端口(Vz。/V。)，在4號端口布置模塊電源正極輸入端(V+)，在5號端口布置模塊電源負極輸入端(VJ，在6號端口布置上限基準設置輸入端口(Vh)，在7號端口布置傳感信號電位輸入端口(ViZiV1),在8號端口布置下限基準設置輸入端口 (Vl)；(4e)布置方法在1號端口布置模塊電源正極輸入端(V+)，在2號端口布置正相輸出控制端口(Vz。/V。)，在3號端口布置電容放電端口(DIS)，在4號端口布置保顯輸出/復位輸入端口(BER)，在5號端口布置模塊電源負極輸入端(VJ，在6號端口布置傳感信號電位輸入端口(ViZiV1),在7號端口布置上限基準設置輸入端口(Vh)，在8號端口布置下限基準設置輸入端口 (Vl)；(4f)布置方法在1號端口布置下限基準設置輸入端口(\)，在2號端口布置上限基準設置輸入端口(Vh)，在3號端口布置傳感信號電位輸入端口(ViZiV1),在4號端口布置模塊電源負極輸入端(V_)，在5號端口布置保顯輸出/復位輸入端口(BER)，在6號端口布置電容放電端口(DIS)，在7號端口布置正相輸出控制端口(Vz。/V。)，在8號端口布置模塊電源正極輸入端(V+)；(4g)布置方法在1號端口布置模塊電源負極輸入端(VJ，在2號端口布置傳感信號電位輸入端口(ViZ^1),在3號端口布置上限基準設置輸入端口(Vh)，在4號端口布置下限基準設置輸入端口(\)，在5號端口布置模塊電源正極輸入端(V+)，在6號端口布置正相輸出控制端口(Vz。/V。)，在7號端口布置電容放電端口(DIS)，在8號端口布置保顯輸出/復位輸入端口 (BER)；(4h)布置方法在1號端口布置保顯輸出/復位輸入端口(BER)，在2號端口布置電容放電端口(DIS)，在3號端口布置正相輸出控制端口(Vz。/V。)，在4號端口布置模塊電源正極輸入端(V+)，在5號端口布置下限基準設置輸入端口 ，在6號端口布置上限基準設置輸入端口(Vh)，在7號端口布置傳感信號電位輸入端口(ViZiV1),在8號端口布置模塊電源負極輸入端(VJ。
6.根據(jù)權利要求1所述的一種防短路失控的電路模塊端口布置方法，其特征在于實施例5所述的各種具體布置/布局方法如下(5a)布置方法在1號端口布置高于上限觸發(fā)輸入端口(ViH)，在2號端口布置高于上限觸發(fā)輸入端口(Vip)，在3號端口布置模塊電源正極輸入端(V+)，在4號端口布置低于下限觸發(fā)輸入端口(VJ，在5號端口布置輸出狀態(tài)置位設置端口(V。)，在6號端口布置反相輸出控制端口(V。2)，在7號端口布置模塊電源負極輸入端(VJ，在8號端口布置反相輸出控制端口 (V01)；(5b)布置方法在1號端口布置反相輸出控制端口(Vtjl)，在2號端口布置模塊電源負極輸入端(VJ，在3號端口布置反相輸出控制端口(V。2)，在4號端口布置輸出狀態(tài)置位設置端口(V。)，在5號端口布置低于下限觸發(fā)輸入端口(ViJ,在6號端口布置模塊電源正極輸入端(V+)，在7號端口布置高于上限觸發(fā)輸入端口(Vip)，在8號端口布置高于上限觸發(fā)輸入端口 (Via)；(5c)布置方法在1號端口布置輸出狀態(tài)置位設置端口(Vc)，在2號端口布置反相輸出控制端口(V。2)，在3號端口布置模塊電源負極輸入端(VJ，在4號端口布置反相輸出控制端口(VJ，在5號端口布置高于上限觸發(fā)輸入端口(ViH)，在6號端口布置高于上限觸發(fā)輸入端口(Vip)，在7號端口布置模塊電源正極輸入端(V+)，在8號端口布置低于下限觸發(fā)輸入端口 (ViL)；(5d)布置方法在1號端口布置低于下限觸發(fā)輸入端口(ViJ,在2號端口布置模塊電源正極輸入端(V+)，在3號端口布置高于上限觸發(fā)輸入端口(Vip)，在4號端口布置高于上限觸發(fā)輸入端口(ViH)，在5號端口布置反相輸出控制端口(VJ，在6號端口布置模塊電源負極輸入端(VJ，在7號端口布置反相輸出控制端口(V。2)，在8號端口布置輸出狀態(tài)置位設置端口 (Vc)；(5e)布置方法在1號端口布置模塊電源正極輸入端(V+)，在2號端口布置低于下限觸發(fā)輸入端口(ViJ,在3號端口布置輸出狀態(tài)置位設置端口(V。)，在4號端口布置反相輸出控制端口(V。2)，在5號端口布置模塊電源負極輸入端(VJ，在6號端口布置反相輸出控制端口(VJ，在7號端口布置高于上限觸發(fā)輸入端口(ViH)，在8號端口布置高于上限觸發(fā)輸入端口 (Vip)；(5f)布置方法在1號端口布置高于上限觸發(fā)輸入端口(Vip)，在2號端口布置高于上限觸發(fā)輸入端口(ViH)，在3號端口布置反相輸出控制端口(VJ，在4號端口布置模塊電源負極輸入端(VJ，在5號端口布置反相輸出控制端口(V。2)，在6號端口布置輸出狀態(tài)置位設置端口(V。)，在7號端口布置低于下限觸發(fā)輸入端口(ViJ，在8號端口布置模塊電源正極輸入端(V.)；(5g)布置方法在1號端口布置模塊電源負極輸入端(VJ，在2號端口布置反相輸出控制端口(VJ，在3號端口布置高于上限觸發(fā)輸入端口(ViH)，在4號端口布置高于上限觸發(fā)輸入端口(Vip)，在5號端口布置模塊電源正極輸入端(V+)，在6號端口布置低于下限觸發(fā)輸入端口(VJ，在7號端口布置輸出狀態(tài)置位設置端口(V。)，在8號端口布置反相輸出控制端口 (V02)；(5h)布置方法在1號端口布置反相輸出控制端口(V。2)，在2號端口布置輸出狀態(tài)置位設置端口(V。)，在3號端口布置低于下限觸發(fā)輸入端口(Va)，在4號端口布置模塊電源正極輸入端(V+)，在5號端口布置高于上限觸發(fā)輸入端口(Vip)，在6號端口布置高于上限觸發(fā)輸入端口(ViH)，在7號端口布置反相輸出控制端口(VJ，在8號端口布置模塊電源負極輸入端(VJ。
7.根據(jù)權利要求1所述的一種防短路失控的電路模塊端口布置方法，其特征在于實施例6所述的各種具體布置/布局方法如下(6a)布置方法在1號端口布置模塊電源正極輸入端(V+)，在2號端口布置輸出控制端口(正相V。)，在3號端口布置計數(shù)/定時控制輸出端口(反相Q)，在4號端口布置保顯輸出/模式控制端口(KSR)，在5號端口布置模塊電源負極輸入端(VJ，在6號端口布置下限基準設置輸入端口，在7號端口布置上限基準設置輸入端口(Vh)，在8號端口布置傳感信號電位輸入端口(ViA1)；(6b)布置方法在1號端口布置傳感信號電位輸入端口(ViA1),在2號端口布置上限基準設置輸入端口(Vh)，在3號端口布置下限基準設置輸入端口(VJ，在4號端口布置模塊電源負極輸入端(VJ，在5號端口布置保顯輸出/模式控制端口(KSR)，在6號端口布置計數(shù)/定時控制輸出端口(反相Q)，在7號端口布置輸出控制端口(正相V。)，在8號端口布置模塊電源正極輸入端(V+)；(6c)布置方法在1號端口布置模塊電源負極輸入端(VJ，在2號端口布置下限基準設置輸入端口(VJ，在3號端口布置上限基準設置輸入端口(Vh)，在4號端口布置傳感信號電位輸入端口(ViA1),在5號端口布置模塊電源正極輸入端(V+)，在6號端口布置輸出控制端口(正相V。)，在7號端口布置計數(shù)/定時控制輸出端口(反相Q)，在8號端口布置保顯輸出/模式控制端口(KSR)；(6d)布置方法在1號端口布置保顯輸出/模式控制端口(KSR)，在2號端口布置計數(shù) /定時控制輸出端口(反相Q)，在3號端口布置輸出控制端口(正相V。)，在4號端口布置模塊電源正極輸入端(V+)，在5號端口布置傳感信號電位輸入端口(ViZiV1),在6號端口布置上限基準設置輸入端口(Vh)，在7號端口布置下限基準設置輸入端口(VJ，在8號端口布置模塊電源負極輸入端(VJ ；(6e)布置方法在1號端口布置模塊電源正極輸入端(V+)，在2號端口布置計數(shù)/定時控制輸出端口(正相Q)，在3號端口布置上限基準設置輸入端口(Vh)，在4號端口布置傳感信號電位輸入端口(ViZiV1),在5號端口布置保顯輸出/模式控制端口(KSR)，在6號端口布置限基準設置輸入端口(VJ，在7號端口布置輸出控制端口(反相V。)，在8號端口布置下模塊電源負極輸入端(VJ ；(6f)布置方法在1號端口布置模塊電源負極輸入端(VJ，在2號端口布置輸出控制端口(反相V。)，在3號端口布置下限基準設置輸入端口(VL)，在4號端口布置保顯輸出/ 模式控制端口(KSR)，在5號端口布置傳感信號電位輸入端口(ViZiV1),在6號端口布置上限基準設置輸入端口(Vh)，在7號端口布置計數(shù)/定時控制輸出端口(正相Q)，在8號端口布置模塊電源正極輸入端(V+)；(6g)布置方法在1號端口布置保顯輸出/模式控制端口(KSR)，在2號端口布置下限基準設置輸入端口(VJ，在3號端口布置輸出控制端口(反相V。)，在4號端口布置模塊電源負極輸入端(VJ，在5號端口布置模塊電源正極輸入端(V+)，在6號端口布置計數(shù)/定時控制輸出端口(正相Q)，在7號端口布置上限基準設置輸入端口(Vh)，在8號端口布置傳感信號電位輸入端口(ViA1)；(6h)布置方法在1號端口布置傳感信號電位輸入端口(ViZiV1),在2號端口布置上限基準設置輸入端口(Vh)，在3號端口布置計數(shù)/定時控制輸出端口(正相Q)，在4號端口布置模塊電源正極輸入端(V+)，在5號端口布置模塊電源負極輸入端(VJ，在6號端口布置輸出控制端口(反相V。)，在7號端口布置下限基準設置輸入端口(VJ，在8號端口布置保顯輸出/模式控制端口(KSR)。
全文摘要
本發(fā)明涉及一種防短路失控的電路模塊端口布置方法，可以簡單地解決有關防失控電路核心模塊端口(引腳)之間發(fā)生短路而引起失控的技術問題，所采取的技術措施是對核心電路模塊(IC)端口位置進行安全排列布置。本方法雖然簡單，但防止相鄰端口(引腳)之間短路失控的效果特好，進一步完善了核心電路模塊(IC)防失控的功能和性能，使系統(tǒng)電路具有全面防失控能力。因此，本發(fā)明具有重要的實用價值。
文檔編號H03K19/0175GK102368686SQ20111021831
公開日2012年3月7日 申請日期2011年8月1日 優(yōu)先權日2011年8月1日
發(fā)明者劉圣平 申請人:劉圣平