專利名稱：可配置數(shù)字模擬鎖相環(huán)路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般來說涉及鎖相環(huán)路，且更具體來說涉及混合模擬數(shù)字鎖相環(huán)路。
背景技術(shù)：
鎖相環(huán)路(PLL)相對于參考信號產(chǎn)生信號。鎖相環(huán)路電路基于參考信號與PLL輸出信號的相位和/或頻率的差而調(diào)整所述輸出信號的頻率。輸出信號的頻率基于所述差而増大或減小。因此，鎖相環(huán)路為使用負反饋的控制系統(tǒng)。鎖相環(huán)路用于例如收音機、電信電路，和計算機等電子裝置以及其它裝置中。PLL常使用諧振調(diào)諧式壓控振蕩器(VCO)來產(chǎn)生PLL輸出信號。諧振調(diào)諧式VCO常包含電容性裝置和諧振電感-電容(LC)電路。電容性裝置通常包含具有電容的至少ー個可變電抗器，所述至少一個可變電抗器響應(yīng)調(diào)諧電壓以改變PLL輸出信號的頻率。
一些常規(guī)PLL包含ー個或ー個以上數(shù)字組件。此些PLL在ー些方面具有優(yōu)于模擬環(huán)路的優(yōu)點。令人遺憾的是，這些PLL也具有ー些缺點。因此，需要具有模擬和數(shù)字環(huán)路兩者的優(yōu)點的PLL。

發(fā)明內(nèi)容
ー種鎖相環(huán)路(PLL)裝置可配置成模擬鎖相環(huán)路和混合模擬數(shù)字鎖相環(huán)路。在模擬模式中，至少連接相位檢測器、模擬環(huán)路濾波器和壓控振蕩器(VCO)以形成模擬環(huán)路。在數(shù)字模式中，至少連接相位檢測器、壓控振蕩器(VCO)、時間到數(shù)字轉(zhuǎn)換器(TDC)、數(shù)字環(huán)路濾波器和數(shù)字到模擬轉(zhuǎn)換器(DAC)以形成混合數(shù)字模擬環(huán)路。


圖I為根據(jù)本發(fā)明的示范性實施例的混合模擬數(shù)字鎖相環(huán)路裝置(PLL裝置)的框圖。圖2為PLL裝置的框圖，其中切換機構(gòu)在數(shù)字模式期間配置濾波器元件以形成積分器。圖3為連接到電荷泵和電流DAC的切換機構(gòu)的示意說明，其中切換元件為晶體管。圖4為在切換機構(gòu)處于模擬模式中時形成的模擬環(huán)路濾波器的示意圖。圖5為在復(fù)數(shù)平面中的示范性環(huán)路濾波器的濾波器響應(yīng)的圖形表示。圖6為在切換機構(gòu)處于數(shù)字模式中時形成的積分器的示意圖。圖7為雙重模式PLL的框圖，所述雙重模式PLL具有在參考路徑中具有較低頻率端ロ的兩點調(diào)制。圖8為雙重模式PLL的框圖，所述雙重模式PLL具有在反饋路徑中具有較低頻率端ロ的兩點調(diào)制。圖9為雙重模式PLL的框圖，所述雙重模式PLL具有在反饋路徑中具有使用差量信號調(diào)制的較低頻率端ロ的兩點調(diào)制。
圖10為根據(jù)本發(fā)明的示范性實施例的管理PLL裝置的方法的流程圖。圖11為以模擬模式配置PLL裝置的方法的流程圖。圖12為以數(shù)字模式配置PLL裝置的方法的流程圖。圖13為具有電流源輸出級的電流導(dǎo)引DAC的示意表示。圖14為根據(jù)另ー配置的具有電流源輸出級的電流導(dǎo)引DAC的示意表示。
圖15為具有電流源輸出級的示范性電流脈沖DAC的示意表示。
具體實施例方式詞“示范性”在本文中用以表示“充當實例、例子或例證”。本文中描述為“示范性”的任何實施例不必被解釋為比其它實施例優(yōu)選或有利。圖I為根據(jù)本發(fā)明的示范性實施例的可配置模擬數(shù)字鎖相環(huán)路裝置(PLL裝置)100的框圖?？墒褂醚b置、電路和/或代碼的任何合適組合來實施參看圖I所論述的功能塊。因此，塊的功能可以硬件、軟件和/或固件實施。若干塊的功能可由單個電路或裝置執(zhí)行，且描述為由單個塊執(zhí)行的功能可由若干裝置或電路執(zhí)行。PLL裝置包含切換機構(gòu)102，切換機構(gòu)102將PLL裝置100配置成模擬PLL，或配置成包含數(shù)字信號和組件以及模擬信號和組件的混合數(shù)字模擬PLL。當處于模擬模式中吋，PLL裝置100配置成PLL環(huán)路，所述PLL環(huán)路至少包含相位檢測器104、模擬環(huán)路濾波器106、壓控振蕩器(VCO) 108和反饋110。當處于數(shù)字模式中時，PLL裝置100配置成混合數(shù)字模擬環(huán)路，以至少包含相位到數(shù)字轉(zhuǎn)換器(roc) 112、數(shù)字環(huán)路濾波器114、數(shù)字到模擬轉(zhuǎn)換器(DAC) 116、VCO 108和反饋110。在示范性實施例中，檢測器117包含相位檢測器104和PDC 112，其中I3DC 112由相位檢測器104和時間到數(shù)字轉(zhuǎn)換器(TDC)118形成。因此，檢測器117在數(shù)字模式中被配置為數(shù)字檢測器，且在模擬模式中被配置為模擬檢測器。由檢測器117所產(chǎn)生的校正信號120為在模擬模式中包含上行信號122和下行信號124的模擬信號。在數(shù)字模式期間，數(shù)字校正信號126由檢測器112提供。在示范性實施例中，模擬校正信號120的模擬上行信號122和模擬下行信號124由TDC 118轉(zhuǎn)換成數(shù)字數(shù)值，以形成數(shù)字校正信號126。在一些情況下，檢測器117可使用其它方法來提供數(shù)字校正信號126。相位檢測器104根據(jù)參考信號128與反饋108所提供的反饋信號130之間的相位差來產(chǎn)生上行信號122和下行信號124。當PLL裝置100處于模擬模式中吋，電荷泵132基于上行信號122和下行信號124產(chǎn)生模擬環(huán)路信號134。電荷泵132和模擬環(huán)路濾波器106以具有虛線的塊來說明，以指示這些塊不用于數(shù)字模式中。在模擬模式中，不使用TDC118、數(shù)字濾波器114和DAC 116。切換機構(gòu)102響應(yīng)于控制信號136，以將PLL裝置100配置成部分數(shù)字環(huán)路(混合數(shù)字模擬環(huán)路)或模擬環(huán)路。切換機構(gòu)102包含至少ー個切換元件，所述至少一個切換元件在模擬模式期間啟用通過模擬環(huán)路濾波器106的環(huán)路路徑，且在數(shù)字模式期間啟用包含數(shù)字環(huán)路濾波器114和DAC 116的環(huán)路路徑?？刂菩盘?36可為改變值的單個信號，或控制信號可包含多個信號。在示范性實施例中，切換機構(gòu)102在模擬模式中切斷TDC 118和/或DAC 116的電源、斷開其連接和/或以其它方式停用TDC 118和/或DAC 116。用于停用DAC 116的合適技術(shù)的實例包含撤回或以其它方式關(guān)斷電流參考信號(下文在圖13、圖14和圖15中所論述的IREF)，且將晶體管和開關(guān)設(shè)置到斷開或高阻抗狀態(tài)。在一些情況下，在數(shù)字模式期間或模擬模式期間可停用其它組件或斷開其電源連接。在模擬模式期間，相位檢測器104產(chǎn)生上行信號122和下行信號124，上行信號122和下行信號124使得電荷泵132產(chǎn)生模擬環(huán)路信號134。模擬環(huán)路濾波器106對模擬環(huán)路信號134濾波，以將VCO控制信號138提供到VCO 108。VCO控制信號138調(diào)整VCO輸出信號140的頻率。VCO輸出信號140經(jīng)由反饋110被反饋到相位檢測器116。反饋110可通過分頻、縮放或以其它方式處理VCO輸出信號140來變更VCO輸出信號140，以產(chǎn)生反饋信號130。反饋可視特定情況而在模擬模式中具有不同于數(shù)字模式的配置。舉例來說，反饋中的分頻器比率可在模式之間改變，其中在PLL從ー個模式切換到另ー模式吋，參考頻率改變且/或VCO操作頻率改變。
圖2為PLL裝置100的框圖，其中切換機構(gòu)102包含切換元件200，切換元件200在數(shù)字模式期間連接濾波器元件202、204、206以形成積分器208。在此實例中，DAC 116為包含電流源輸出級210的電流DAC。合適的電流DAC的實例包含電流導(dǎo)引DAC和電流脈沖DAC0下文參看圖13、圖14和圖15所作的論述描述電流DAC的實例。電流源輸出級210提供模擬電流信號212。積分器208對電流信號212進行積分，以將VCO控制電壓信號138提供到VCO 108。模擬環(huán)路濾波器106包含在數(shù)字模式期間配置成積分器208的至少ー個濾波器元件206。在模擬模式期間，濾波器元件206連接到其它濾波器元件202、204以形成模擬環(huán)路濾波器106。如下文所論述，例如，形成模擬環(huán)路濾波器106的部分的電容器可在數(shù)字模式期間連接到DAC 116的輸出端且連接到接地端以形成積分器208。當處于模擬模式中時，模擬環(huán)路濾波器106具有根據(jù)PLL裝置100的特定要求所選擇的頻率響應(yīng)。當由復(fù)數(shù)平面中的極點零點圖來表示時，合適響應(yīng)的實例包含在原點具有第一極點、在第一頻率處具有零點，且在大于所述第一頻率的第二頻率處具有第二極點。圖2的實例中的反饋208包含分數(shù)N分頻器214，所述分數(shù)N分頻器214以ー個數(shù)值來除VCO輸出信號，以產(chǎn)生到檢測器的經(jīng)適當分頻的反饋信號130。如上文所論述，反饋不必在模式之間改變，但存在分頻器比率可改變以適應(yīng)VCO頻率或參考信號頻率的改變的情況。在圖2的實例中，切換機構(gòu)102響應(yīng)于由控制器216所產(chǎn)生的控制信號136?？刂破?16為硬件、邏輯和/或代碼的任何組合，其確定何時將PLL配置成數(shù)字模式與模擬模式，且可產(chǎn)生在數(shù)字模式中具有第一值且在模擬模式中具有第二值的控制信號136。如上文所論述，控制信號136可在一些情況下包含多個信號。因此，術(shù)語“第一控制信號值”和“第ニ控制信號值”至少包含單個控制信號的兩個值和兩個不同控制信號的值。控制器216可為處理器、微處理器，或執(zhí)行對PLL裝置100的管理功能的處理器布置。圖3為連接到電荷泵132和電流DAC 116的切換機構(gòu)102的示意說明，其中切換元件200為晶體管300。晶體管300連接到濾波器元件202、204、206，其中濾波器元件包含電阻器302、第一電容器304和第二電容器306。對于所述實例，晶體管300為N溝道場效晶體管(FET)。根據(jù)已知技術(shù)，可使用其它類型的晶體管?？刂菩盘?36在FET300的柵極處提供偏壓，其中一個控制信號值使得FET 300形成到接地端308的連接以繞過電阻器302，且第二控制信號值導(dǎo)致高阻抗(即，開路)。高阻抗(開路)產(chǎn)生包含經(jīng)由電陽器302連接到接地端308的第一電容器304的電路。因此，一個控制信號值連接濾波器元件以形成模擬環(huán)路濾波器106，且另ー控制信號值連接濾波器元件以形成積分器208。在下文中參看圖4和圖6而論述所述兩個所形成電路。在大多數(shù)實施中，當控制信號在FET的柵極處提供偏壓以形成到接地端的連接吋，F(xiàn)ET串聯(lián)電阻與電阻器相比相對小且等于或小于電容器中所固有的串聯(lián)電阻。圖4為在切換機構(gòu)102將PLL裝置100配置成模擬環(huán)路時形成的模擬環(huán)路濾波器106的示意圖。任何數(shù)目個濾波器元件和配置可用于模擬環(huán)路濾波器106。在示范性實施例中，模擬環(huán)路濾波器106包含兩個電容器304、306和電阻器302，以形成可在復(fù)數(shù)平面中表示為具有兩個極點和ー個零點的濾波器響應(yīng)。圖5為在復(fù)數(shù)平面中的示范性環(huán)路濾波器的濾波器響應(yīng)的圖形表示500。濾波器響應(yīng)包含原點處的第一極點502、第一頻率處的零點504，和高于所述第一頻率的第二頻率處的第二極點506。 圖6為在切換機構(gòu)102將PLL裝置100配置成混合數(shù)字模擬環(huán)路時形成的積分器208的示意圖。第一電容器304與第二電容器306并聯(lián)連接，以提供形成積分器208的并聯(lián)電容。電容器304、306對由電流DAC所提供的電流信號212進行積分，以形成VCO控制信號 138。圖7為可配置PLL裝置100的框圖，所述可配置PLL裝置100具有在參考路徑中具有較低頻率端ロ 702的兩點調(diào)制。PLL裝置100如上文所描述可在數(shù)字模式與模擬模式之間切換。當處于數(shù)字模式中吋，兩點調(diào)制可用以調(diào)制VCO輸出信號140。兩點調(diào)制端ロ 700包含較低頻率端ロ 702和較高頻率端ロ 704，其中較低頻率端ロ 702通過如下數(shù)據(jù)信號分量來提供調(diào)制其頻率比用于經(jīng)由較高頻率端ロ 704進行調(diào)制的數(shù)據(jù)信號分量的頻率低。對于圖7的實例，較低頻率端ロ 702是在參考信號路徑內(nèi)。數(shù)據(jù)信號輸入數(shù)據(jù)信號706在相位檢測器之前與參考信號組合?？墒褂萌魏我阎夹g(shù)來組合數(shù)據(jù)信號706與參考信號128。用于組合信號的合適技術(shù)的實例包含使用混頻器以將參考信號與數(shù)據(jù)信號混頻，或使用調(diào)制器來以數(shù)據(jù)信號調(diào)制參考信號?？墒褂闷渌夹g(shù)來組合信號。在多種情況下，例如，可使用求和器來組合信號。較高頻率端ロ 704將輸入數(shù)據(jù)706與由數(shù)字環(huán)路濾波器114所提供的數(shù)字濾波器輸出信號708組合。在示范性實施例中，所述兩個信號由求和器710組合。數(shù)據(jù)信號706可在注入到較低頻率端ロ 702和/或較高頻率端ロ 704中之前被處理。圖8為雙重模式PLL的框圖，所述雙重模式PLL具有在反饋路徑中具有較低頻率端ロ 802的兩點調(diào)制。PLL裝置100如上文所描述可在數(shù)字模式與模擬模式之間切換。當處于數(shù)字模式中吋，兩點調(diào)制可用以調(diào)制VCO輸出信號140。兩點調(diào)制端ロ包含較高頻率端ロ 704和較低頻率端ロ 802，其中較低頻率端ロ 802通過如下數(shù)據(jù)信號分量來提供調(diào)制其頻率比用于經(jīng)由較高頻率端ロ 704進行調(diào)制的數(shù)據(jù)信號分量的頻率低。對于圖8的實例，較低頻率端ロ 802是在反饋路徑內(nèi)。數(shù)據(jù)信號706用以變更反饋信號130。用于實施較低頻率端ロ 802的合適技術(shù)的實例包含使用積分三角調(diào)制器。參看圖9進ー步詳細論述此實施的實例。較高頻率端ロ 704將輸入數(shù)據(jù)706與由數(shù)字環(huán)路濾波器114所提供的數(shù)字濾波器輸出信號708組合。在示范性實施例中，所述兩個信號由求和器710組合。數(shù)據(jù)信號706可在注入到較低頻率端ロ 802和/或較高頻率端ロ 704中之前被處理。圖9為根據(jù)示范性實施例的PLL裝置900的框圖，PLL裝置900包含在反饋110路徑中具有積分三角調(diào)制較低頻率端ロ 902的兩點調(diào)制。輸入相位數(shù)據(jù)706應(yīng)用到PLL中的兩個點，從而產(chǎn)生從輸入相位數(shù)據(jù)到調(diào)制VCO輸出的全通轉(zhuǎn)移函數(shù)。較低頻率調(diào)制端ロ 902處于反饋分頻器三角積分調(diào)制器904的輸入端處。反饋110包含分數(shù)N分頻器214。通過使得反饋分頻比隨輸入相位數(shù)據(jù)而變化，將PLL的帶寬內(nèi)的輸入相位調(diào)制轉(zhuǎn)移到VCO輸出140。較高頻率調(diào)制端ロ 704應(yīng)用到増益調(diào)適和正規(guī)化裝置906。増益調(diào)適和正規(guī)化裝置906測量輸入到數(shù)字環(huán)路濾波器114的相位誤差，以估計電流模式DAC116、模擬積分器208和VCO電壓對頻率增益的實際模擬增益與預(yù)期模擬增益之間的變化，且將比例因數(shù)應(yīng)用到輸入相位數(shù)據(jù)706。在組合器908中組合包含相位數(shù)據(jù)的增益調(diào)整信號與數(shù)字環(huán)路濾波器114的輸出。此操作形成高頻率調(diào)制路徑，所述高頻率調(diào)制路徑將PLL的帶寬外的輸入相位調(diào)制轉(zhuǎn)移到VCO輸出140。在一些情況下，在使應(yīng)用到增益調(diào)適和正規(guī)化裝置906的輸入相位數(shù)據(jù)與濾波器輸出相加之前，以數(shù)字方式對所述輸入相位數(shù)據(jù)進行微分。舉例來說，如在與本申請案同時申請的相關(guān)申請案中所論述，數(shù)字微分可包含于數(shù)字環(huán)路濾波器114中以補償由積分器208執(zhí)行的模擬積分。在此布置中，在使應(yīng)用到増益調(diào)適和正規(guī)化裝置906的輸入相位數(shù)據(jù)與以數(shù)字方式微分的數(shù)字濾波器輸出相加之前，以數(shù)字方式對所述輸入相位數(shù)據(jù)進行微分。 較高頻率端ロ 704將輸入數(shù)據(jù)706與由數(shù)字環(huán)路濾波器114所提供的數(shù)字濾波器輸出信號708組合。在示范性實施例中，所述兩個信號通過加法而組合。數(shù)據(jù)信號可在注入到較低頻率端口和/或較高頻率端ロ中之前被處理。圖10為根據(jù)本發(fā)明的示范性實施例的管理PLL裝置100的方法的流程圖。可使用硬件、軟件和/或固件的任何組合來實施所述方法。在示范性實施例中，控制器216產(chǎn)生(多個)控制信號136以管理PLL裝置100的組件。在步驟1002處，至少連接相位檢測器104、模擬環(huán)路濾波器106和壓控振蕩器(VCO) 108，來以模擬模式配置PLL裝置100以形成模擬環(huán)路。在示范性實施例中，切換機構(gòu)102連接PLL裝置100的組件以形成模擬鎖相環(huán)路。切換機構(gòu)102響應(yīng)于控制信號136以將裝置組件連接且配置成模擬環(huán)路。如上文所述，合適的切換機構(gòu)102的實例包含例如FET300等切換元件200。在步驟1004處，確定PLL裝置100是否應(yīng)以數(shù)字模式配置。當使用數(shù)字濾波器優(yōu)于使用模擬環(huán)路濾波時，選擇數(shù)字模式。在示范性實施例中，當PLL用于信號傳輸且應(yīng)用兩點調(diào)制吋，或當消除信號被注入到兩點調(diào)制端ロ中以減少雜波或噪聲時，選擇數(shù)字模式。如果確定應(yīng)將PLL裝置100切換到數(shù)字模式，則所述方法在步驟1006處繼續(xù)。否則，所述方法返回到步驟1004來繼續(xù)監(jiān)視系統(tǒng)以確定是否應(yīng)進行切換。在步驟1006處，至少連接相位檢測器104、時間到數(shù)字轉(zhuǎn)換器(TDC) 118、數(shù)字環(huán)路濾波器114、數(shù)字到模擬轉(zhuǎn)換器(DAC) 116和VCO 108，來以數(shù)字模式配置PLL裝置100以形成混合數(shù)字模擬環(huán)路。在示范性實施例中，切換機構(gòu)102連接PLL裝置100的組件以形成混合數(shù)字模擬鎖相環(huán)路，其中所述環(huán)路的一部分使用數(shù)字信號操作且所述環(huán)路的一部分使用模擬信號操作。切換機構(gòu)102響應(yīng)于控制信號136以將裝置組件連接且配置成混合數(shù)字模擬環(huán)路。在步驟1008處，確定PLL裝置100是否應(yīng)以模擬模式配置。當不宣使用數(shù)字濾波時，選擇模擬模式。在示范性實施例中，當PLL將不用于信號傳輸時(其中應(yīng)用兩點調(diào)制)，或當消除信號被注入到兩點調(diào)制端口中以減少雜波或噪聲時，確定PLL裝置100應(yīng)以模擬模式配置。如果確定應(yīng)將PLL裝置100切換到模擬模式，則所述方法返回到步驟1002。否貝1J，所述方法返回到步驟1002來繼續(xù)監(jiān)視系統(tǒng)以確定是否應(yīng)進行切換。圖11為以模擬模式配置PLL裝置的方法的流程圖。因此，參看圖11所論述的方法提供用于執(zhí)行圖10的步驟1002的示范性方法。在步驟1102處，停用TDC 118。在示范性實施例中，TDC 119被關(guān)斷或以其它方式加以控制，以減少或除去功率消耗。切換機構(gòu)102可包含將電源連接到TDC 118或?qū)㈦娫磸腡DC 118斷開連接的晶體管或其它切換元件。在TDC包含用于控制功率消耗的切換電路的情況下，針對本文中的論述可將此電路視作切換機構(gòu)102的部分?？刂破?16將信號提供到切換機構(gòu)以停用TDC 118。在示范性實施例中，通過阻止上行信號和下行信號進入TDC來停用TDC。合適技術(shù)的實例包含指引信號通過一対“與(AND)”門或多路復(fù)用器(MUX)，使得在TDC啟用模式中，AND或MUX的輸出為UP和DN，且在電荷泵啟用模式中，AND或MUX的輸出被設(shè)置到“O”以使得到TDC的UP和DN輸入無轉(zhuǎn)變，即使來自PFD的UP和DN輸出正在雙態(tài)觸發(fā)也如此。此布置可在UP和DN兩者由PFD產(chǎn)生為低電平時通過切換模式來實現(xiàn)，且在TDC被停用時通過使TDC環(huán)式振蕩器VDD崩潰來實現(xiàn)。此將避免使TDC處于如下狀態(tài)中即使TDC沒有在使用，也會因為環(huán)式振蕩器運行而消耗功率。在步驟1104處，連接多個濾波器元件202、204、206以形成模擬環(huán)路濾波器106。響應(yīng)于控制信號136，ー個或ー個以上切換元件200在濾波器元件202、204、206之間建立電連接，以在電荷泵132與VCO 108之間形成模擬環(huán)路濾波器104。在示范性實施例中，F(xiàn)ET300提供跨越電阻器302的開路，以產(chǎn)生兩極點、單零點濾波器。在步驟1106處，在相位檢測器104與模擬環(huán)路濾波器106之間連接電荷泵132。響應(yīng)于控制信號136，切換機構(gòu)102連接電荷泵132。在示范性實施例中，切換機構(gòu)啟動電路以將偏壓電流施加到電荷泵，此允許PFD上行和下行信號控制電荷泵輸出開關(guān)，所述開關(guān)將電流從電荷泵導(dǎo)引到環(huán)路濾波器。在一些情況下，單個切換元件200可連接多個組件，以執(zhí)行將PLL裝置100配置成模擬環(huán)路的多個步驟。舉例來說，形成模擬環(huán)路濾波器106也可導(dǎo)致連接電荷泵。圖12為以數(shù)字模式配置PLL裝置100的方法的流程圖。步驟1202、1204和1206提供用于執(zhí)行圖10的步驟1006的實例程序。步驟1208為參看圖10所論述的方法的在PLL裝置100配置成混合數(shù)字模擬環(huán)路時所執(zhí)行的額外步驟。在步驟1202處，啟用TDC 118。在示范性實施例中，TDC通過允許來自PFD的上行信號和下行信號進入TDC而被啟用。在步驟1204處，斷開連接電荷泵132。在數(shù)字模式期間，通過阻止偏壓電流施加到電荷泵和阻止PFD上行和下行信號使得始終迫使電荷泵輸出開關(guān)斷開，從而使電荷泵輸出顯現(xiàn)為高阻抗而與積分電容器并聯(lián)，來關(guān)斷電源。在步驟1206處，連接多個濾波器元件202、204、206以在DAC與VCO之間形成積分
器。在示范性實施例中，F(xiàn)ET產(chǎn)生跨越電阻器302的短路，以將電容器直接連接到接地端。兩個電容器產(chǎn)生形成積分器的并聯(lián)電容。 在步驟1208處，經(jīng)由兩點調(diào)制端ロ調(diào)制VCO輸出信號140。在示范性實施例中，兩點調(diào)制端ロ包括較高頻率端口和較低頻率端ロ，其中較低頻率端ロ連接于反饋路徑內(nèi)且使用積分三角調(diào)制。較高頻率端ロ連接于數(shù)字環(huán)路濾波器與DAC之間。在一些情況下，可使用其它兩點調(diào)制技術(shù)。舉例來說，較低頻率端ロ可與參考信號路徑連接，使得數(shù)據(jù)信號與參考信號組合。上文中參看圖10、圖11和圖12所描述的方法步驟可以按照不同于所描述的次序執(zhí)行。描述為以單個步驟執(zhí)行的任務(wù)可由其它步驟部分地執(zhí)行。因此，描述為以單個步驟執(zhí)行的任務(wù)在ー些情形中可由多個步驟執(zhí)行。此外，一些步驟可包含可由未展示的額外步驟執(zhí)行的若干任務(wù)。圖13為具有電流源輸出級1302的電流導(dǎo)引DAC 1300的示意表示。對于所述實例，數(shù)字輸入字為DI〈n:0>。MY指示PMOS晶體管之間的相對大小，且MX指示NMOS晶體管之間的相對大小。Iref為輸入電流偏壓。示范性電流源輸出級1302是使用例如晶體管等有源裝置來實施。參看圖13所論述的輸出級包含具有參考輸入NMOS晶體管1306的電流鏡1304，其中參考輸入NMOS晶體管1306的源極連接到接地端1308。輸入?yún)⒖糔MOS晶體管的漏極與柵極連接到參考電流輸入1310。參考輸入NMOS晶體管1306在漏極和柵極節(jié)點處產(chǎn)生參考電壓。參考電壓耦合到多個NMOS晶體管1312到1316的柵極。在一些情形中，多個NMOS晶體管1313到1316使源極連接到接地端，且使漏極各自個別地連接到NMOS微分對1317到1320的源極。每ー微分對的ー個漏極輸出連接到DAC輸出1322，且另ー漏極輸出可連接到例如電源1324等轉(zhuǎn)儲節(jié)點。DAC輸出1322通過PMOS電流鏡1328的PMOS電流源1326加偏壓。PMOS電流鏡包含電流源1326和參考裝置1330，其中當所有電流源皆切換到輸出1322吋，電流源1326提供可由NMOS電流源1312到1316提供的最大電流的一半。通過程序設(shè)計對微分對的柵極輸入，根據(jù)程序設(shè)計了多少NMOS電流源到微分對輸出而切換到DAC輸出1322來設(shè)置DAC輸出值。圖14為根據(jù)另ー配置的具有電流源輸出級1402的電流導(dǎo)引DAC 1400的示意表示。對于此實例，每ー微分對1317到1320的ー個漏極輸出直接連接到DAC輸出1322，且另一漏極輸出連接到PMOS電流鏡1328的參考裝置1330。PMOS電流鏡的裝置的源極連接到正電源1324。參考裝置1330的柵極和漏極皆連接到NMOS微分對晶體管的漏極，所述漏極不直接連接到DAC輸出1322。將產(chǎn)生于PMOS電流鏡參考裝置1130的柵極上的電壓施加到使漏極連接到DAC輸出1322的PMOS電流源晶體管1326。因此，取決于DAC數(shù)字輸入字的值，DAC輸出1322可流出負的或正的電流。圖15為具有電流源輸出級1502的示范性電流脈沖DAC 1500的示意表示。對于所述實例，數(shù)字輸入字為DI〈n:0>，且正負號比特用以指示經(jīng)濾波的相位誤差是正或是負的。所有晶體管具有相同的寬度/長度比。電流源輸出級1502實施為單個NMOS晶體管1502，其中漏極連接到DAC輸出1504， 柵極連接到通過將參考電流1506施加到NMOS晶體管1508(其源極連接到接地端1308)的漏極和柵極所產(chǎn)生的參考電壓，且源極連接到開關(guān)1510(其連接到接地端1308)。通過脈沖接通和脈沖斷開開關(guān)1510等于DAC輸入字DI〈n: 0>的次數(shù)而程序設(shè)計DAC輸出值。將補充電流源輸出級1512實施為單個PMOS晶體管1512，其中漏極連接到DAC輸出1504，柵極連接到通過將NMOS參考電流的拷貝施加到PMOS晶體管1516 (其源極連接到正電源1324)的漏極和柵極所產(chǎn)生的參考電壓1514，且源極連接到開關(guān)1518(其連接到正電源1324)。通過DAC輸入字的正負號比特來選擇使NMOS 1502或PMOS電流源1504在作用中。如果輸入字無正負號，則可將DAC輸入的最高有效位用作正負號比持。環(huán)式振蕩器1520驅(qū)動脈沖計數(shù)器1522，計數(shù)器1522的輸出驅(qū)動數(shù)字比較器1524，所述數(shù)字比較器1524比較所述計數(shù)與DAC數(shù)字輸入字，或數(shù)字輸入字減去最高有效位(針對無正負號的DAC數(shù)字輸入字來說)。當計數(shù)小于DAC數(shù)字輸入字時，邏輯電路1526將環(huán)式振蕩器信號應(yīng)用耦合到NMOS電流源晶體管1502或PMOS電流源晶體管1512的源極中的開關(guān)1502、1510的柵極控制，且針對每ー環(huán)式振蕩器周期產(chǎn)生ー個相等的電流脈沖。當計數(shù)超過DAC數(shù)字輸入字吋，阻止環(huán)式振蕩器信號施加到NMOS或PMOS電流源開關(guān)晶體管的柵極控制。每ー參考周期一旦開始就將計數(shù)器復(fù)位到零，從而允許下ー個DAC輸入字轉(zhuǎn)換為模擬電流輸出樣本。在一些情況下，來自比較器輸出的連接將啟用信號提供到快速環(huán)式振蕩器，以使得在計數(shù)到所需數(shù)目個脈沖之后停用所述振蕩器。用于此實例的DAC輸出為一系列電流脈沖，其中每樣本的脈沖的總數(shù)等于DAC輸入字。 用于在模擬模式期間停用DAC的合適技術(shù)的實例包含停用偏壓電流信號(IREF)，且將由DI〈n:0>控制的所有開關(guān)以及FET 1510、1518設(shè)置到斷開或高阻抗狀態(tài)。所屬領(lǐng)域的技術(shù)人員應(yīng)理解，可使用多種不同技藝和技術(shù)中的任一者來表示信息和信號。舉例來說，可通過電壓、電流、電磁波、磁場或磁粒子、光場或光粒子，或其任何組合來表示可能貫穿以上描述而引用的數(shù)據(jù)、指令、命令、信息、信號、比特、符號和碼片。所屬領(lǐng)域的技術(shù)人員應(yīng)進一歩了解，結(jié)合本文中所掲示的實施例而描述的各種說明性邏輯塊、模塊、電路和算法步驟可實施為電子硬件、計算機軟件或電子硬件與計算機軟件兩者的組合。為了清楚地說明硬件與軟件的此可互換性，上文已大體上在功能性方面描述各種說明性組件、塊、模塊、電路和步驟。此功能性是實施為硬件還是軟件取決于特定應(yīng)用和外加于整個系統(tǒng)的設(shè)計約束。所屬領(lǐng)域的技術(shù)人員可針對每一特定應(yīng)用以變化的方式實施所描述的功能性，但不應(yīng)將此些實施決策解釋為導(dǎo)致脫離本發(fā)明的范圍?？赏ㄟ^通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、場可編程門陣列(FPGA)或經(jīng)設(shè)計以執(zhí)行本文中所描述的功能的其它可編程邏輯裝置、離散門或晶體管邏輯、離散硬件組件，或其任何組合來實施或執(zhí)行結(jié)合本文中所掲示的實施例而描述的各種說明性邏輯塊、模塊和電路。通用處理器可為微處理器，但在替代例中，處理器可為任何常規(guī)處理器、控制器、微控制器或狀態(tài)機。處理器也可實施為計算裝置的組合，例如，DSP與微處理器的組合、多個微處理器、結(jié)合DSP核心的ー個或ー個以上微處理器，或任何其它此類配置。結(jié)合本文中所掲示的實施例而描述的方法或算法的步驟可直接體現(xiàn)于硬件中、由處理器執(zhí)行的軟件模塊中，或兩者的組合中。軟件模塊可駐存于RAM存儲器、快閃存儲器、ROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、可抽換式磁盤、CD-ROM，或此項技術(shù)中已知的任何其它形式的存儲媒體中。示范性存儲媒體耦合到處理器，使得處理器可從存儲媒體讀取信息和將信息寫入到存儲媒體。在替代例中，存儲媒體可集成到處理器。處理器和存儲媒體可駐存于ASIC中。ASIC可駐存于用戶終端中。在替代例中，處理器和存儲媒體可作為離散組件而駐存于用戶終端中。提供所掲示的實施例的先前描述以使所屬領(lǐng)域的技術(shù)人員能夠制作或使用本發(fā)明。這些實施例的各種修改對于所屬領(lǐng)域的技術(shù)人員來說將顯而易見，且在不脫離本發(fā)明的精神或范圍的情況下，本文所定義的一般原理可應(yīng)用到其它實施例。因此，本發(fā)明并不希望限于本文中所展示的實施例，而應(yīng)符合與本文中所掲示的原理和新穎特征相一致的最廣 泛范圍。
權(quán)利要求
1.ー種鎖相環(huán)路PLL裝置，其包括 相位檢測器； 模擬環(huán)路濾波器； 壓控振蕩器； 時間到數(shù)字轉(zhuǎn)換器TDC ； 數(shù)字環(huán)路濾波器； 數(shù)字到模擬轉(zhuǎn)換器DAC;以及 切換機構(gòu)，其響應(yīng)于第一控制信號值以將所述PLL裝置配置成包括所述相位檢測器、所述模擬環(huán)路濾波器和所述VCO的模擬環(huán)路，且響應(yīng)于第二控制信號值以將所述PLL裝置配置成包括所述相位檢測器、所述TDC、所述DAC和所述VCO的混合數(shù)字模擬環(huán)路。
2.根據(jù)權(quán)利要求I所述的PLL裝置，其中所述切換機構(gòu)在所述PLL裝置配置成所述模擬環(huán)路時停用所述TDC。
3.根據(jù)權(quán)利要求I所述的PLL裝置，其中所述模擬環(huán)路濾波器包括多個濾波器元件，且所述切換機構(gòu)包括切換元件，所述切換元件經(jīng)配置以在所述PLL裝置以混合數(shù)字模擬模式配置時連接所述多個濾波器元件以在所述DAC與所述VCO之間形成積分器。
4.根據(jù)權(quán)利要求I所述的PLL裝置，其中所述DAC包括電流源輸出級，所述電流源輸出級在所述PLL裝置配置成所述混合數(shù)字模擬環(huán)路時連接到所述積分器。
5.根據(jù)權(quán)利要求3所述的PLL裝置，其中所述切換元件經(jīng)配置以在所述PLL裝置配置成所述模擬環(huán)路時連接所述多個濾波器元件以形成所述模擬環(huán)路濾波器。
6.根據(jù)權(quán)利要求5所述的PLL裝置，其中所述切換元件經(jīng)配置以連接所述多個濾波器元件以形成具有響應(yīng)的所述模擬環(huán)路濾波器，所述響應(yīng)包括原點處的第一極點、第一頻率處的零點和大于所述第一頻率的第二頻率處的第二極點。
7.根據(jù)權(quán)利要求5所述的PLL裝置，其進ー步包括在所述PLL裝置配置成所述模擬環(huán)路時連接于所述相位檢測器與所述模擬環(huán)路濾波器之間的電荷泵。
8.根據(jù)權(quán)利要求7所述的PLL裝置，其中所述切換機構(gòu)在所述PLL裝置配置成所述混合數(shù)字模擬環(huán)路時停用所述電荷泵。
9.根據(jù)權(quán)利要求3所述的PLL裝置，其進ー步包括兩點調(diào)制端ロ，所述兩點調(diào)制端ロ包括用于將數(shù)據(jù)信號與所述相位檢測器所接收的參考信號組合的較低頻率調(diào)制端ロ，和用于將所述數(shù)據(jù)信號與所述數(shù)字濾波器所提供的數(shù)字濾波器輸出信號組合的較高頻率端ロ。
10.根據(jù)權(quán)利要求3所述的PLL裝置，其進ー步包括兩點調(diào)制端ロ，所述兩點調(diào)制端ロ包括用于將數(shù)據(jù)信號與所述VCO與所述相位檢測器之間的反饋所提供的反饋信號組合的較低頻率調(diào)制端ロ，和用于將所述數(shù)據(jù)信號與所述數(shù)字濾波器所提供的數(shù)字濾波器輸出信號組合的較高頻率端ロ。
11.根據(jù)權(quán)利要求10所述的PLL裝置，其中所述較低頻率調(diào)制端ロ使用積分三角調(diào)制。
12.—種鎖相環(huán)路PLL裝置，其包括 相位檢測器裝置，其用于檢測相位差； 模擬環(huán)路濾波器裝置，其用于模擬環(huán)路濾波； 壓控振蕩器VCO裝置，其用于產(chǎn)生VCO信號； 時間到數(shù)字轉(zhuǎn)換器TDC裝置，其用于將時間段轉(zhuǎn)換成數(shù)字數(shù)值；數(shù)字環(huán)路濾波器裝置，其用于數(shù)字濾波； 數(shù)字到模擬轉(zhuǎn)換器DAC裝置，其用于將數(shù)字信號轉(zhuǎn)換成模擬信號；以及 切換裝置，其用于響應(yīng)于第一控制信號將所述PLL裝置配置成模擬環(huán)路，所述模擬環(huán)路包括所述相位檢測器裝置、所述模擬 環(huán)路濾波器裝置和所述VCO裝置，且用于響應(yīng)于第ニ控制信號將所述PLL裝置配置成混合數(shù)字模擬環(huán)路，所述混合數(shù)字模擬環(huán)路包括所述相位檢測器裝置、所述TDC裝置、所述DAC裝置和所述VCO裝置。
13.根據(jù)權(quán)利要求12所述的PLL裝置，其中所述切換裝置用于在所述PLL裝置配置成所述模擬環(huán)路時停用所述TDC裝置。
14.根據(jù)權(quán)利要求12所述的PLL裝置，其中所述模擬環(huán)路濾波器裝置包括多個濾波器元件裝置，且所述切換裝置包括切換元件裝置，所述切換元件裝置經(jīng)配置以連接所述多個濾波器元件裝置以形成用于對所述DAC裝置所產(chǎn)生的電流信號進行積分的積分器裝置，所述積分器裝置在所述切換裝置將所述PLL裝置配置成所述混合數(shù)字模擬環(huán)路時連接于所述DAC裝置與所述VCO裝置之間。
15.根據(jù)權(quán)利要求14所述的PLL裝置，其中所述DAC裝置包括電流源輸出級裝置，所述電流源輸出級裝置在所述PLL裝置配置成所述混合數(shù)字模擬環(huán)路時連接到所述積分器裝置。
16.根據(jù)權(quán)利要求14所述的PLL裝置，其中所述切換元件裝置經(jīng)配置以在所述PLL裝置配置成所述模擬環(huán)路時連接所述多個濾波器元件裝置以形成所述模擬環(huán)路濾波器裝置。
17.根據(jù)權(quán)利要求16所述的PLL裝置，其中所述切換元件裝置經(jīng)配置以在所述PLL裝置配置成所述模擬環(huán)路時連接所述多個濾波器元件裝置以形成具有響應(yīng)的所述模擬環(huán)路濾波器裝置，所述響應(yīng)包括原點處的第一極點、第一頻率處的零點和大于所述第一頻率的第二頻率處的第二極點。
18.根據(jù)權(quán)利要求16所述的PLL裝置，其進ー步包括電荷泵裝置，所述電荷泵裝置用于基于所述相位檢測器裝置所提供的模擬校正信號來產(chǎn)生模擬環(huán)路信號，所述電荷泵裝置在所述PLL裝置配置成所述模擬環(huán)路時連接于所述相位檢測器裝置與所述模擬環(huán)路濾波器裝置之間。
19.根據(jù)權(quán)利要求18所述的PLL裝置，其中所述切換裝置用于在所述PLL裝置配置成所述混合數(shù)字模擬環(huán)路時停用所述電荷泵。
20.根據(jù)權(quán)利要求14所述的PLL裝置，其進ー步包括用于調(diào)制VCO輸出信號的兩點調(diào)制裝置，所述兩點調(diào)制裝置包括用于將數(shù)據(jù)信號與所述相位檢測器裝置所接收的參考信號組合的較低頻率調(diào)制端口裝置，和用于將所述數(shù)據(jù)信號與所述數(shù)字濾波器裝置所提供的數(shù)字濾波器輸出信號組合的較高頻率調(diào)制端口裝置。
21.根據(jù)權(quán)利要求14所述的PLL裝置，其進ー步包括調(diào)制所述VCO輸出信號的兩點調(diào)制裝置，所述兩點調(diào)制裝置包括用于將數(shù)據(jù)信號與所述VCO裝置與所述相位檢測器裝置之間的反饋裝置所提供的反饋信號組合的較低頻率調(diào)制端口裝置，和用于將所述數(shù)據(jù)信號與 >所述數(shù)字濾波器裝置所提供的數(shù)字濾波器輸出信號組合的較高頻率端口裝置。
22.根據(jù)權(quán)利要求21所述的PLL裝置，其中所述較低頻率端口裝置使用積分三角調(diào)制。
23.一種用于管理鎖相環(huán)路的方法，所述方法包括 響應(yīng)于第一控制信號值，至少連接相位檢測器、模擬環(huán)路濾波器和壓控振蕩器VCO以將PLL裝置配置成模擬環(huán)路； 響應(yīng)于第二控制信號值，至少連接所述相位檢測器、時間到數(shù)字轉(zhuǎn)換器TDC、數(shù)字環(huán)路濾波器、數(shù)字到模擬轉(zhuǎn)換器DAC和所述VCO以將所述PLL裝置配置成混合數(shù)字模擬環(huán)路。
24.根據(jù)權(quán)利要求23所述的方法，其中用以形成所述模擬環(huán)路的所述連接包括停用所述 TDC。
25.根據(jù)權(quán)利要求24所述的方法，其中用以形成所述混合數(shù)字模擬環(huán)路的所述連接包括連接所述模擬環(huán)路濾波器的多個濾波器元件以在所述DAC與所述VCO之間形成積分器。
26.根據(jù)權(quán)利要求25所述的方法，其中用以形成所述混合數(shù)字模擬環(huán)路的所述連接包括將所述DAC中的電流源輸出級連接到所述積分器。
27.根據(jù)權(quán)利要求26所述的方法，其中用以形成所述混合數(shù)字模擬環(huán)路的所述連接包 括停用電荷泵。
28.根據(jù)權(quán)利要求25所述的方法，其中用以形成所述模擬環(huán)路的所述連接包括連接所述多個濾波器元件以形成所述模擬環(huán)路濾波器。
29.根據(jù)權(quán)利要求28所述的方法，其中連接所述多個濾波器元件以形成所述模擬環(huán)路濾波器包括連接所述多個濾波器元件以形成具有響應(yīng)的所述模擬環(huán)路濾波器，所述響應(yīng)包括原點處的第一極點、第一頻率處的零點和大于所述第一頻率的第二頻率處的第二極點。
30.根據(jù)權(quán)利要求25所述的方法裝置，其中用以形成所述模擬環(huán)路的所述連接進ー步包括在所述相位檢測器與所述模擬環(huán)路濾波器之間連接電荷泵。
31.根據(jù)權(quán)利要求25所述的方法，其進ー步包括經(jīng)由兩點調(diào)制端ロ調(diào)制所述VCO的VCO輸出信號，所述兩點調(diào)制端ロ包括用于將數(shù)據(jù)信號與所述相位檢測器所接收的參考信號組合的較低頻率調(diào)制端ロ，和用于將所述數(shù)據(jù)信號與所述數(shù)字濾波器所提供的數(shù)字濾波器輸出信號組合的較高頻率調(diào)制端ロ。
32.根據(jù)權(quán)利要求25所述的方法，其進ー步包括經(jīng)由兩點調(diào)制端ロ調(diào)制所述VCO的VCO輸出信號，所述兩點調(diào)制端ロ包括用于將數(shù)據(jù)信號與所述相位檢測器經(jīng)由反饋從所述VCO所接收的反饋信號組合的較低頻率調(diào)制端ロ，和用于將所述數(shù)據(jù)信號與所述數(shù)字濾波器所提供的數(shù)字濾波器輸出信號組合的較高頻率調(diào)制端ロ。
33.根據(jù)權(quán)利要求32所述的方法，其中所述較低頻率調(diào)制端ロ使用積分三角調(diào)制。
34.一種編碼有計算機可執(zhí)行指令的計算機可讀媒體，所述計算機可執(zhí)行指令的執(zhí)行用干 響應(yīng)于第一控制信號值，至少連接相位檢測器、模擬環(huán)路濾波器和壓控振蕩器VCO以將PLL裝置配置成模擬環(huán)路； 響應(yīng)于第二控制信號值，至少連接所述相位檢測器、時間到數(shù)字轉(zhuǎn)換器TDC、數(shù)字環(huán)路濾波器、數(shù)字到模擬轉(zhuǎn)換器DAC和所述VCO以將所述PLL裝置配置成混合數(shù)字模擬環(huán)路。
35.根據(jù)權(quán)利要求34所述的計算機可讀媒體，其中用以形成所述模擬環(huán)路的所述連接包括停用所述TDC。
36.根據(jù)權(quán)利要求34所述的計算機可讀媒體，其中用以形成所述混合數(shù)字模擬環(huán)路的所述連接包括連接所述模擬環(huán)路濾波器的多個濾波器元件以在所述DAC與所述VCO之間形成積分器。
37.根據(jù)權(quán)利要求36所述的計算機可讀媒體，其中用以形成所述混合數(shù)字模擬環(huán)路的所述連接包括將所述DAC中的電流源輸出級連接到所述積分器。
38.根據(jù)權(quán)利要求37所述的計算機可讀媒體，其中用以形成所述混合數(shù)字模擬環(huán)路的所述連接包括停用電荷泵。
39.根據(jù)權(quán)利要求36所述的計算機可讀媒體，其中用以形成所述模擬環(huán)路的所述連接包括連接所述多個濾波器元件以形成所述模擬環(huán)路濾波器。
40.根據(jù)權(quán)利要求39所述的計算機可讀媒體，其中連接所述多個濾波器元件以形成所述模擬環(huán)路濾波器包括連接所述多個濾波器元件以形成具有響應(yīng)的所述模擬環(huán)路濾波器，所述響應(yīng)包括原點處的第一極點、第一頻率處的零點和大于所述第一頻率的第二頻率處的第二極點。
41.根據(jù)權(quán)利要求36所述的計算機可讀媒體，其中用以形成所述模擬環(huán)路的所述連接進ー步包括在所述相位檢測器與所述模擬環(huán)路濾波器之間連接電荷泵。
42.根據(jù)權(quán)利要求36所述的計算機可讀媒體，其進ー步包括經(jīng)由兩點調(diào)制端ロ調(diào)制所述VCO的VCO輸出信號，所述兩點調(diào)制端ロ包括用于將數(shù)據(jù)信號與所述相位檢測器所接收的參考信號組合的較低頻率調(diào)制端ロ，和用于將所述數(shù)據(jù)信號與所述數(shù)字濾波器所提供的數(shù)字濾波器輸出信號組合的較高頻率調(diào)制端ロ。
43.根據(jù)權(quán)利要求36所述的計算機可讀媒體，其進ー步包括經(jīng)由兩點調(diào)制端ロ調(diào)制所述VCO的VCO輸出信號，所述兩點調(diào)制端ロ包括用于將數(shù)據(jù)信號與所述相位檢測器經(jīng)由反饋從所述VCO所接收的反饋信號組合的較低頻率調(diào)制端ロ，和用于將所述數(shù)據(jù)信號與所述數(shù)字濾波器所提供的數(shù)字濾波器輸出信號組合的較高頻率調(diào)制端ロ。
44.根據(jù)權(quán)利要求43所述的計算機可讀媒體，其中所述較低頻率調(diào)制端ロ使用積分三角調(diào)制。
全文摘要
一種鎖相環(huán)路PLL裝置可配置成模擬鎖相環(huán)路和混合模擬數(shù)字鎖相環(huán)路。在模擬模式中，至少連接相位檢測器、模擬環(huán)路濾波器和壓控振蕩器VCO以形成模擬環(huán)路。在數(shù)字模式中，至少連接所述相位檢測器、所述壓控振蕩器VCO、時間到數(shù)字轉(zhuǎn)換器TDC、數(shù)字環(huán)路濾波器和數(shù)字到模擬轉(zhuǎn)換器DAC以形成所述混合數(shù)字模擬環(huán)路。
文檔編號H03L7/093GK102648581SQ201080055240
公開日2012年8月22日 申請日期2010年12月7日 優(yōu)先權(quán)日2009年12月7日
發(fā)明者加里·J·巴蘭坦, 布尚·S·阿蘇瑞, 杰里米·D·鄧恩沃思 申請人:高通股份有限公司