專利名稱：一種復(fù)位電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及應(yīng)用于ASIC、MCU等集成電路，尤其是數(shù)字集成電路中的一種新型復(fù) 位電路。
背景技術(shù)：
對(duì)于ASIC、MCU等集成電路，特別是數(shù)字集成電路來說，復(fù)位是至關(guān)重要的功能之 一。復(fù)位可以使電路初始化，使電路能夠按照設(shè)計(jì)者的思想順序執(zhí)行。如果復(fù)位電路沒有 設(shè)計(jì)好，則就可能在上電時(shí)或者電源波動(dòng)時(shí)使電路進(jìn)入未知狀態(tài)，工作就會(huì)混亂。雖然在電 路中能夠已其他措施來補(bǔ)救這種錯(cuò)誤狀態(tài)，如軟件等，但有時(shí)也不能完全消除這種混亂所 造成的影響。常見復(fù)位電路有兩種，一種是POR(POWER ON RESET)上電復(fù)位，一是BOR(BROWN OUT RESET)掉電復(fù)位電路。其中，上電復(fù)位電路POR能夠使芯片在電源上電時(shí)使芯片復(fù)位， 使芯片有一個(gè)初態(tài)，保證芯片的按規(guī)則運(yùn)行。掉電復(fù)位電路BOR能夠在電源波動(dòng)較大時(shí)，如 電源從5v—下掉電到3v，這種掉電可能使芯片邏輯出現(xiàn)混亂，而BOR可以設(shè)定在3v時(shí)進(jìn)行 復(fù)位，使芯片重新回到正確的道路上來。圖1所示為傳統(tǒng)的POR電路，這種電路簡(jiǎn)單，性能基本能達(dá)到要求。當(dāng)電源VCC從 GND到正常工作電壓時(shí)，OUT輸出會(huì)有如圖2所示的波形。OUT的高電平就會(huì)使芯片復(fù)位。 其高電平的寬度和R1，C1有關(guān)。但這種電路的一個(gè)缺點(diǎn)是當(dāng)VCC的上升斜率比R1、C1所形 成的充電斜率還要慢時(shí)，則OUT就不會(huì)有脈沖輸出。因?yàn)閂CC上升較慢時(shí)，A點(diǎn)電壓可能一 直等于VCC時(shí)，則OUT —直輸出低，就不會(huì)有復(fù)位功能。由于其電路簡(jiǎn)單，當(dāng)VCC突然上升 時(shí)，由于A點(diǎn)電壓不能突變，使OUT會(huì)產(chǎn)生復(fù)位信號(hào)。這對(duì)電路的電源有很高的要求，如需 要加較大電容濾波等。圖3所示為傳統(tǒng)的BOR電路，當(dāng)A點(diǎn)電壓低于Vref時(shí)，OUT會(huì)輸出高電平，如圖4 所示。該BOR電路能夠很好地檢測(cè)電源電壓。但電路較復(fù)雜。如Vref需要保持穩(wěn)定，需要 基準(zhǔn)電壓電路，比較器需要電流鏡提供電流，工作電流較大等，從降低成本和降低功耗等方 面考慮，它不是一個(gè)好的方案。

發(fā)明內(nèi)容
本發(fā)明的目的在于針對(duì)現(xiàn)有復(fù)位電路的不足，提出一種新型的復(fù)位電路，其能夠 很好地執(zhí)行復(fù)位功能，并且電路簡(jiǎn)單、功耗低，EMC性能優(yōu)良。為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明采用了如下技術(shù)方案一種復(fù)位電路，其特征在于，所述復(fù)位電路包括上電復(fù)位電路和掉電復(fù)位電路；所述上電復(fù)位電路包括第一、二、三場(chǎng)效應(yīng)管，第一、二二輸入與非門，第一、二、三 非門，一緩沖器，一或門，第一、二電容以及一緩沖延遲模塊；第三場(chǎng)效應(yīng)管源極接VCC，其 柵極與漏極接在一起形成二極管結(jié)構(gòu)接第一電容一端，第一電容另一端接地；第一二輸入 與非門的一個(gè)輸入端為第三場(chǎng)效應(yīng)管的漏極；第一二輸入與非門的輸出分別接第一場(chǎng)效應(yīng)管的柵極與緩沖器的輸入端，第一場(chǎng)效應(yīng)管的源極接VCC，漏極與第二場(chǎng)效應(yīng)管的源極相 連；第二場(chǎng)效應(yīng)管的漏極接地….第二場(chǎng)效應(yīng)管的柵極接第一非門的輸出；緩沖器輸出端 接第二與非門的一個(gè)輸入端，第二非門的輸出經(jīng)緩沖延遲模塊后作為第二與非門的另一個(gè) 輸入，第二與非門的輸出分別接第二非門、第三非門和或門的輸入端，第三非門的輸出同時(shí) 經(jīng)第二電容接地接或門的另一輸入端；或門的輸出反饋輸入至第一二輸入與非門的一輸入 端和第一非門的輸入端；復(fù)位信號(hào)經(jīng)第二非門輸出端輸出。所述掉電復(fù)位電路包括第四至第十場(chǎng)效應(yīng)管，第四非門和一緩沖模塊，第四、五場(chǎng) 效應(yīng)管的柵極接地，第四場(chǎng)效應(yīng)管的源極接VCC，其漏極與第五場(chǎng)效應(yīng)管的源極相連；第五 場(chǎng)效應(yīng)管的漏極與第六場(chǎng)效應(yīng)管的源極、緩沖模塊的輸入端相接，第六至第十場(chǎng)效應(yīng)管的 柵極接VCC，第六場(chǎng)效應(yīng)管的漏極與第七場(chǎng)效應(yīng)管的源極相接，第七場(chǎng)效應(yīng)管的漏極與第八 場(chǎng)效應(yīng)管的源極相接，第八場(chǎng)效應(yīng)管的漏極與第九場(chǎng)效應(yīng)管的源極相接，第九場(chǎng)效應(yīng)管的 漏極與第十場(chǎng)效應(yīng)管的源極相接，第十場(chǎng)效應(yīng)管的漏極接地；緩沖模塊的輸出經(jīng)第四非門 后輸出。進(jìn)一步地講，所述第一、三場(chǎng)效應(yīng)管為PMOS管，第二場(chǎng)效應(yīng)管為NMOS管。所述第四、五場(chǎng)效應(yīng)管為PMOS管，第六至第十場(chǎng)效應(yīng)管為NMOS管。


圖1為現(xiàn)有技術(shù)中POR電路結(jié)構(gòu)圖；圖2為現(xiàn)有技術(shù)中POR電路結(jié)構(gòu)圖中的輸出信號(hào)波形圖；圖3為現(xiàn)有技術(shù)的BOR電路結(jié)構(gòu)圖圖4為現(xiàn)有技術(shù)的POR電路結(jié)構(gòu)圖中的輸出信號(hào)波形圖；圖5為本發(fā)明中POR電路圖；圖6為本發(fā)明中BOR電路圖；圖7為本發(fā)明一較佳實(shí)施例的電路圖。
具體實(shí)施例方式以下結(jié)合附圖及一較佳實(shí)施例對(duì)本發(fā)明的技術(shù)方案作詳細(xì)說明。本發(fā)明的新型復(fù)位電路包括上電復(fù)位(POR)電路與掉電復(fù)位(BOR)電路；本發(fā)明的POR實(shí)現(xiàn)電路參閱圖5，其中，M3是PMOS管，其漏極和柵極接在一起，形 成二極管結(jié)構(gòu)。其尺寸W/L<1。Cl和C2是電容，很容易知道，在集成電路中，電容可以由 多種結(jié)構(gòu)組成，如MOS管做電容，PIP電容等。nand2為二輸入與非門，nor2和or2為二輸 入或非門和或門；Not為反相器；buf為緩沖器，“buf延時(shí)”模塊使C點(diǎn)信號(hào)延遲一段時(shí)間 到D點(diǎn)。Ml為PMOS管，其尺寸W/L << 1。M2為NMOS管，其尺寸無特殊要求。16的驅(qū)動(dòng) 不能太小。當(dāng)電源從‘0’電位上升到所需正常工作電壓后，OUT會(huì)有一個(gè)與圖2類似的高電 平脈沖信號(hào)。其工作原理為當(dāng)電源從‘0’電位開始上升時(shí)，A點(diǎn)由于電容的存在，不能快速上升，則Il的輸出 為高，C點(diǎn)為高電平，E點(diǎn)為低電平，則OUT輸出高電平。而由于M3接成二極管結(jié)構(gòu)，使A點(diǎn) 與電源電壓始終有一個(gè)Vt的壓差。所以，不論電源上升有多慢，OUT輸出總會(huì)有高電平。
4
由于17的兩個(gè)輸入是互為反相的，其輸出總會(huì)為高。C2的作用是開始E點(diǎn)為低電 平時(shí)，使16的輸出做個(gè)延時(shí)。延時(shí)未到時(shí)，17輸出為低，則M2導(dǎo)通，時(shí)A點(diǎn)為低，OUT繼續(xù) 輸出高；延時(shí)到后，則17的輸出為高，M2關(guān)閉，Il的B點(diǎn)輸入為高，則Il的輸出就由A點(diǎn) 電平確定。由于M3繼續(xù)充電，使A點(diǎn)電壓慢慢變高，最終使Il翻轉(zhuǎn)，變?yōu)榈碗娖?，則C點(diǎn)變 為低電平，由于15為或非門，必須等到D點(diǎn)變低后，E點(diǎn)才能變高，OUT輸出為低電平，復(fù)位 結(jié)束。圖5的復(fù)位時(shí)間由F點(diǎn)的延時(shí)時(shí)間，A點(diǎn)的充電時(shí)間和緩沖延時(shí)共同組成的，延時(shí) 較長(zhǎng)，足夠大多數(shù)系統(tǒng)正常使用。當(dāng)電源波動(dòng)時(shí)，由于A點(diǎn)電壓被Ml拉高，使A點(diǎn)電壓能夠快速跟上電源，就避免了 OUT重新輸出復(fù)位信號(hào)的可能。本發(fā)明的BOR實(shí)現(xiàn)電路如圖6所示，其中電源電壓以VCC表示；Ml，M2為PMOS管， 為弱管；M3、M4、M5、M6和M7為匪OS管，也為弱管；A點(diǎn)電壓由于PMOS管和匪OS管的特性， 在不同電源電壓下，A點(diǎn)電壓變化較大，使在低電壓時(shí)，OUT輸出為高，高電壓時(shí)，輸出為低， 可很好實(shí)現(xiàn)了復(fù)位特性。前述復(fù)位電路可應(yīng)用于MCU等設(shè)備中，參閱圖7所示，只有BOR或者Power-on Reset (POR)有效，RESET才能正常輸出信號(hào)。由于復(fù)位電路在任何數(shù)字電路中都存在。所以本發(fā)明有廣闊的應(yīng)用空間。特別是 對(duì)于在成本控制方面比較嚴(yán)格的地方，如紅外電路。也有在大部分MCU中，比較注意抗干擾 和EMC性能的電路中。以上僅是本發(fā)明的具體應(yīng)用范例，對(duì)本發(fā)明的保護(hù)范圍應(yīng)不能構(gòu)成任何限制。凡 本領(lǐng)域技術(shù)人員由本發(fā)明之啟示而采用等同變換或者等效替換而形成的技術(shù)方案，均落在 本發(fā)明權(quán)利保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種復(fù)位電路，其特征在于，所述復(fù)位電路包括上電復(fù)位電路和掉電復(fù)位電路； 所述上電復(fù)位電路包括第一、二、三場(chǎng)效應(yīng)管，第一、二二輸入與非門，第一、二、三非門，一緩沖器，一或門，第一、二電容以及一緩沖延遲模塊；第三場(chǎng)效應(yīng)管源極接VCC，其柵 極與漏極接在一起形成二極管結(jié)構(gòu)接第一電容一端，第一電容另一端接地；第一二輸入與 非門的一個(gè)輸入端為第三場(chǎng)效應(yīng)管的漏極；第一二輸入與非門的輸出分別接第一場(chǎng)效應(yīng)管 的柵極與緩沖器的輸入端，第一場(chǎng)效應(yīng)管的源極接VCC，漏極與第二場(chǎng)效應(yīng)管的源極相連； 第二場(chǎng)效應(yīng)管的漏極接地….第二場(chǎng)效應(yīng)管的柵極接第一非門的輸出；緩沖器輸出端接第 二與非門的一個(gè)輸入端，第二非門的輸出經(jīng)緩沖延遲模塊后作為第二與非門的另一個(gè)輸 入，第二與非門的輸出分別接第二非門、第三非門和或門的輸入端，第三非門的輸出同時(shí)經(jīng) 第二電容接地接或門的另一輸入端；或門的輸出反饋輸入至第一二輸入與非門的一輸入端 和第一非門的輸入端；復(fù)位信號(hào)經(jīng)第二非門輸出端輸出；所述掉電復(fù)位電路包括第四至第十場(chǎng)效應(yīng)管，第四非門和一緩沖模塊，第四、五場(chǎng)效應(yīng) 管的柵極接地，第四場(chǎng)效應(yīng)管的源極接VCC，其漏極與第五場(chǎng)效應(yīng)管的源極相連；第五場(chǎng)效 應(yīng)管的漏極與第六場(chǎng)效應(yīng)管的源極、緩沖模塊的輸入端相接，第六至第十場(chǎng)效應(yīng)管的柵極 接VCC，第六場(chǎng)效應(yīng)管的漏極與第七場(chǎng)效應(yīng)管的源極相接，第七場(chǎng)效應(yīng)管的漏極與第八場(chǎng)效 應(yīng)管的源極相接，第八場(chǎng)效應(yīng)管的漏極與第九場(chǎng)效應(yīng)管的源極相接，第九場(chǎng)效應(yīng)管的漏極 與第十場(chǎng)效應(yīng)管的源極相接，第十場(chǎng)效應(yīng)管的漏極接地；緩沖模塊的輸出經(jīng)第四非門后輸 出O
2.根據(jù)權(quán)利要求1所述的復(fù)位電路，其特征在于，所述第一、三場(chǎng)效應(yīng)管為PMOS管，第 二場(chǎng)效應(yīng)管為NMOS管。
3.根據(jù)權(quán)利要求1所述的復(fù)位電路，其特征在于，所述第四、五場(chǎng)效應(yīng)管為PMOS管，第 六至第十場(chǎng)效應(yīng)管為NMOS管。
全文摘要
本發(fā)明涉及一種復(fù)位電路，包括上電復(fù)位電路和掉電復(fù)位電路，所述上電復(fù)位電路包括第一、二、三場(chǎng)效應(yīng)管，第一、二二輸入與非門，第一、二、三、四非門，一或門，第一、二電容以及一緩沖延遲模塊；所述掉電復(fù)位電路包括第四至第十場(chǎng)效應(yīng)管，第五非門和一緩沖模塊。本發(fā)明能夠很好地執(zhí)行復(fù)位功能，并且電路簡(jiǎn)單、功耗低，EMC性能優(yōu)良，可廣泛應(yīng)用于集成電路，尤其是對(duì)于在成本控制方面比較嚴(yán)格的紅外電路等集成電路、大部分的MCU以及比較注意抗干擾和EMC性能的電路中。
文檔編號(hào)H03K17/22GK102006039SQ20101058663
公開日2011年4月6日 申請(qǐng)日期2010年12月14日 優(yōu)先權(quán)日2010年12月14日
發(fā)明者張周平, 張姍, 杜坦, 江猛, 江石根, 謝衛(wèi)國 申請(qǐng)人:蘇州華芯微電子股份有限公司