專利名稱：電壓順序輸出電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電壓順序輸出電路。
背景技術(shù)：
隨著生活水平的提高，越來越多的電子設(shè)備的使用，使得一個(gè)電源接口上要連接多個(gè)電子設(shè)備，而電子設(shè)備在通電開啟瞬間往往耗電量很大，如果多個(gè)電子設(shè)備同時(shí)開啟將使得電路很可能不堪重負(fù)而燒毀。傳統(tǒng)的解決方案就是對多個(gè)電子設(shè)備采取電壓順序輸出控制，使得連接于同一電源接口的電子設(shè)備分時(shí)開啟，以減小電路在同一時(shí)間的瞬間負(fù)載。一般市面上所設(shè)計(jì)的電壓順序輸出控制模塊大部分使用微控制器、處理器等芯片來設(shè)計(jì)，但因控制芯片成本較貴且須有程序員撰寫對應(yīng)程序來控制，使得電壓順序輸出控制模塊的生產(chǎn)成本較高。

發(fā)明內(nèi)容
有鑒于此，有必要提供一種能實(shí)現(xiàn)電壓順序輸出且成本較低的電壓順序輸出電路。一種電壓順序輸出電路，用于向多個(gè)電子設(shè)備依次輸出啟動(dòng)電壓，每一電子設(shè)備包括一接地端及一電源端，所述電壓順序輸出電路包括第一及第二輸入端，用于分別連接電子設(shè)備的接地端；第一及第二輸出端，用于分別連接電子設(shè)備的電源端；一第一控制電路包括一或非門及一第一電開關(guān)，所述或非門的兩輸入端分別連接第一及第二輸入端，所述或非門的輸出端連接所述第一電開關(guān)的第一端，所述第一電開關(guān)的第二端連接一電壓輸出電路，所述第一電開關(guān)的第三端連接一電壓源；及所述電壓輸出電路包括第二及第三電開關(guān)及第一及第二電阻，所述第二電開關(guān)的第一端連接所述第一輸入端及經(jīng)所述第一電阻連接所述電壓源，所述第二電開關(guān)的第二端連接所述第一電開關(guān)的第二端，所述第二電開關(guān)的第三端連接所述第一輸出端及第三電開關(guān)的第二端，所述第三電開關(guān)的第一端連接所述第二輸入端及經(jīng)所述第二電阻連接所述電壓源，所述第三電開關(guān)的第三端連接所述第二輸出端。相較現(xiàn)有技術(shù)，本發(fā)明提供的電壓順序輸出電路通過順序控制電路對接入電壓輸出電路輸入端的電子設(shè)備依次輸入電壓，有效降低了電路的瞬間負(fù)載；并且電壓順序輸出電路由價(jià)格便宜的電子元件組成，有效降低了生產(chǎn)成本。


圖1是本發(fā)明電壓順序輸出電路的較佳實(shí)施方式的電路圖。主要元件符號(hào)說明電壓順序輸出電路100第一控制電路10
電壓輸出電路20第二控制電路30或非門Ul電阻R1-R4場效應(yīng)管Q1-Q3二極管D1-D3三極管Q4非門U2輸入端INPUTl、INPUT2輸出端OUTPUT 1、0UTPUT2電壓源VCC
具體實(shí)施例方式如圖1所示，本發(fā)明電壓順序輸出電路100用于向多個(gè)電子設(shè)備依次輸出啟動(dòng)電壓，每一電子設(shè)備包括一接地端及一電源端。所述電壓順序輸出電路100的較佳實(shí)施方式包括輸入端INPUTl及INPUT2、輸出端0UTPUT1及0UTPUT2、一第一控制電路10、一電壓輸出電路20及一第二控制電路30。當(dāng)兩個(gè)電子設(shè)備接入所述電壓順序輸出電路100時(shí)，即就是所述電壓順序輸出電路100的輸入端INPUTl和輸出端0UTPUT1分別與一電子設(shè)備的接地端和電源端相連接，所述電壓順序輸出電路100的輸入端INPUT2和輸出端0UTPUT2分別與另一電子設(shè)備的接地端和電源端相連接。所述第一控制電路10包括一或非門Ul、一電阻Rl及一電開關(guān)(如一 N溝道場效應(yīng)管Ql)。所述或非門Ul的兩輸入端分別連接所述輸入端INPUTl及INPUT2，所述或非門 Ul的輸出端連接所述第二控制電路30及經(jīng)所述電阻Rl連接所述場效應(yīng)管Ql的柵極，所述場效應(yīng)管Ql的源極連接所述電壓輸出電路20，其漏極連接一電壓源VCC。所述電壓輸出電路20包括兩電開關(guān)(如兩P溝道場效應(yīng)管Q2及Q3)、兩電阻R2 及R3及一二極管Dl。所述場效應(yīng)管Q2的柵極連接所述輸入端INPUTl及經(jīng)所述電阻R2連接所述電壓源VCC，其源極連接所述第一控制電路10的場效應(yīng)管Ql的源極及連接所述第二控制電路30。所述場效應(yīng)管Q2的漏極連接所述輸出端0UTPUT1及所述二極管Dl的陽極， 所述場效應(yīng)管Q3的柵極連接所述輸入端INPUT2及經(jīng)所述電阻R3連接所述電壓源VCC，其源極連接所述第二控制電路30及所述二極管Dl的陰極，所述場效應(yīng)管Q3的漏極連接所述輸出端0UTPUT2。在其他實(shí)施方式中，根據(jù)不同的電壓輸出需求，可以增加或減少所述電壓輸出電路20中場效應(yīng)管及輸入端、輸出端的數(shù)量。所述第二控制電路30包括一非門U2、一電阻R4、一電開關(guān)(如NPN型三極管Q4) 及兩二極管D2、D3。所述非門U2的輸入端連接所述第一控制電路10中或非門Ul的輸出端，所述非門U2的輸出端經(jīng)所述電阻R4連接所述三極管Q4的基極，所述三極管Q4的集電極連接所述電壓源VCC，其發(fā)射極連接所述二極管D2、D3的陽極，所述二極管D2的陰極連接所述電壓輸出電路20的場效應(yīng)管Q2的源極，所述二極管D3的陰極連接所述電壓輸出電路20的場效應(yīng)管Q3的源極。使用時(shí)，當(dāng)兩個(gè)電子設(shè)備同時(shí)接入所述電壓順序輸出電路100時(shí)，即兩個(gè)輸入端INPUTUINPUT2和兩個(gè)輸出端OUTPUT 1、0UTPUT2分別與兩個(gè)電子設(shè)備的接地端和電源端相連接時(shí)，由于該電子設(shè)備的接地端為低電平，從而使得與其相連接的輸入端INPUT1、INPUT2 均為低電平，所述場效應(yīng)管Q2、Q3接收低電平信號(hào)導(dǎo)通，此時(shí)所述或非門Ul的兩輸入端分別接收低電平信號(hào)，其輸出端輸出一高電平信號(hào)，所述高電平信號(hào)經(jīng)所述非門U2后變?yōu)橐坏碗娖叫盘?hào)，所述三極管Q4接收所述低電平信號(hào)截止，而所述場效應(yīng)管Ql接收所述或非門 Ul輸出端輸出的高電平信號(hào)導(dǎo)通，由于所述場效應(yīng)管Q2此時(shí)處于導(dǎo)通狀態(tài)而所述二極管 D2處于截止?fàn)顟B(tài)，從而使得連接有第一電子設(shè)備的輸出端0UTPUT1向所述第一電子設(shè)備的電源端提供高電平，隨后所述二極管Dl導(dǎo)通而二極管D3截止，所述場效應(yīng)管Q3處于導(dǎo)通狀態(tài)，從而使得連接有第二電子設(shè)備的輸出端0UTPUT2向所述第二電子設(shè)備的電源端提供高電平，從而實(shí)現(xiàn)對電壓的順序輸出。當(dāng)僅有第一電子設(shè)備接入所述電壓順序輸出電路100時(shí)，即輸入端INPUTl及輸出端0UTPUT1與第一電子設(shè)備的接地端和電源端相連接時(shí)，輸入端INPUTl接收到一低電平信號(hào)而INPUT2接收到一高電平信號(hào)，由于所述第一電子設(shè)備的接地端為低電平，從而使得與其相連接的輸入端INPUTl為低電平，所述場效應(yīng)管Q2導(dǎo)通而場效應(yīng)管Q3截止，此時(shí)所述或非門Ul的兩輸入端分別接收到一低電平信號(hào)及一高電平信號(hào)，其輸出端輸出一低電平信號(hào)，所述場效應(yīng)管Ql接收所述低電平信號(hào)截止，所述低電平信號(hào)經(jīng)所述非門U2后變?yōu)橐桓唠娖叫盘?hào)，所述三極管Q4接收所述高電平信號(hào)導(dǎo)通，二極管D2、D3均導(dǎo)通，由于此時(shí)所述場效應(yīng)管Q2處于導(dǎo)通狀態(tài)，從而使得連接有第一電子設(shè)備的輸出端0UTPUT1向所述第一電子設(shè)備的電源端提供高電平，而此時(shí)所述場效應(yīng)管Q3處于截止?fàn)顟B(tài)，從而輸出端0UTPUT2 無輸出。當(dāng)僅有第二電子設(shè)備接入所述電壓順序輸出電路100時(shí)，即輸入端INPUT2和輸出端0UTPUT2分別與第二電子設(shè)備的接地端和電源端相連接時(shí)，由于所述第二電子設(shè)備的接地端為低電平，從而使得與其相連接的輸入端INPUT2為低電平而輸入端INPUTl為高電平，所述場效應(yīng)管Q3接收所述低電平信號(hào)導(dǎo)通而場效應(yīng)管Q2接收所述高電平信號(hào)截止，此時(shí)所述或非門Ul的兩輸入端分別接收到一高電平信號(hào)及一低電平信號(hào)，其輸出端輸出一低電平信號(hào)，所述場效應(yīng)管Ql接收所述低電平信號(hào)截止，所述低電平信號(hào)經(jīng)所述非門U2后變?yōu)橐桓唠娖叫盘?hào)，所述三極管Q4接收所述高電平信號(hào)導(dǎo)通，二極管D2、D3均導(dǎo)通，由于此時(shí)所述場效應(yīng)管Q3處于導(dǎo)通狀態(tài)，從而使得連接有第二電子設(shè)備的輸出端0UTPUT2向所述第二電子設(shè)備的電源端提供高電平，而此時(shí)所述場效應(yīng)管Q2處于截止?fàn)顟B(tài)，從而輸出端 OUTPUT 1無輸出。所述電壓順序輸出電路通過順序控制電路對接入輸入端及輸出端的電子設(shè)備依次輸入電壓，有效降低了電路的瞬間負(fù)載；并且所述電壓順序輸出電路由價(jià)格便宜的電子元件組成，有效降低了生產(chǎn)成本。
權(quán)利要求
1.一種電壓順序輸出電路，用于向多個(gè)電子設(shè)備依次輸出啟動(dòng)電壓，每一電子設(shè)備包括一接地端及一電源端，所述電壓順序輸出電路包括第一及第二輸入端，用于分別連接電子設(shè)備的接地端；第一及第二輸出端，用于分別連接電子設(shè)備的電源端；一第一控制電路，包括一或非門及一第一電開關(guān)，所述或非門的兩輸入端分別連接第一及第二輸入端，所述或非門的輸出端連接所述第一電開關(guān)的第一端，所述第一電開關(guān)的第二端連接一電壓輸出電路，所述第一電開關(guān)的第三端連接一電壓源；及所述電壓輸出電路包括第二及第三電開關(guān)及第一及第二電阻，所述第二電開關(guān)的第一端連接所述第一輸入端及經(jīng)所述第一電阻連接所述電壓源，所述第二電開關(guān)的第二端連接所述第一電開關(guān)的第二端，所述第二電開關(guān)的第三端連接所述第一輸出端及第三電開關(guān)的第二端，所述第三電開關(guān)的第一端連接所述第二輸入端及經(jīng)所述第二電阻連接所述電壓源，所述第三電開關(guān)的第三端連接所述第二輸出端。
2.如權(quán)利要求1所述的電壓順序輸出電路，其特征在于所述第一電開關(guān)為N溝道場效應(yīng)管，所述第一電開關(guān)的第一至第三端分別為所述N溝道場效應(yīng)管的柵極、源極及漏極。
3.如權(quán)利要求1所述的電壓順序輸出電路，其特征在于所述第二及第三電開關(guān)均為 P溝道場效應(yīng)管，所述第二及第三電開關(guān)的第一至第三端分別為所述P溝道場效應(yīng)管的柵極、源極及漏極。
4.如權(quán)利要求1所述的電壓順序輸出電路，其特征在于所述第一控制電路還包括一第三電阻，所述第三電阻串接在所述或非門的輸出端與所述第一電開關(guān)的第一端之間。
5.如權(quán)利要求1所述的電壓順序輸出電路，其特征在于所述電壓輸出電路還包括一第一二極管，所述第一二極管的陽極連接所述第二電開關(guān)的第三端，所述第一二極管的陰極連接所述第三電開關(guān)的第二端。
6.如權(quán)利要求5所述的電壓順序輸出電路，其特征在于所述電壓順序輸出電路還包括一第二控制電路，所述第二控制電路包括一非門、一第四電開關(guān)及第二及第三二極管，所述非門的輸入端連接所述或非門的輸出端，所述非門的輸出端連接所述第四電開關(guān)的第一端，所述第四電開關(guān)的第二端連接所述電壓源，所述第四電開關(guān)的第三端連接所述第二及第三二極管的陽極，所述第二二極管的陰極連接所述第二電開關(guān)的第二端，所述第三二極管的陰極連接所述第三電開關(guān)的第二端。
7.如權(quán)利要求6所述的電壓順序輸出電路，其特征在于所述第四電開關(guān)為NPN型三極管，所述第四電開關(guān)的第一至第三端分別為所述NPN型三極管的基極、集電極及發(fā)射極。
8.如權(quán)利要求6所述的電壓順序輸出電路，其特征在于所述第二控制電路還包括一第四電阻，所述第四電阻串接在所述非門的輸出端與所述第四電開關(guān)的第一端之間。
全文摘要
一種電壓順序輸出電路，用于向多個(gè)電子設(shè)備依次輸出啟動(dòng)電壓，第一控制電路包括或非門及第一電開關(guān)，或非門的輸入端連接第一及第二輸入端，或非門的輸出端連接第一電開關(guān)的第一端，第一電開關(guān)的第二端連接電壓輸出電路，第一電開關(guān)的第三端連接電壓源；電壓輸出電路包括第二及第三電開關(guān)，第二電開關(guān)的第一端連接第一輸入端及經(jīng)第一電阻連接電壓源，第二電開關(guān)的第二端連接第一電開關(guān)的第二端，第二電開關(guān)的第三端連接第一輸出端及第三電開關(guān)的第二端，第三電開關(guān)的第一端連接第二輸入端及經(jīng)第二電阻連接電壓源，其第三端連接第二輸出端。所述電壓順序輸出電路由價(jià)格便宜的電子元件組成，有效降低了生產(chǎn)成本。
文檔編號(hào)H03K19/20GK102571074SQ20101057905
公開日2012年7月11日 申請日期2010年12月8日 優(yōu)先權(quán)日2010年12月8日
發(fā)明者侯全才 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司