專利名稱：一種編碼器數(shù)據(jù)的采集方法及設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種編碼器數(shù)據(jù)的采集方法及設(shè)備，屬于工業(yè)控制技術(shù)領(lǐng)域。
背景技術(shù)：
編碼器(Encoder)是將信號或數(shù)據(jù)進行編制、轉(zhuǎn)換為可用以通訊、傳輸和存儲的 信號形式的設(shè)備。按照工作原理編碼器可分為增量式和絕對式兩類，絕對式編碼器的輸出 數(shù)據(jù)反映了測量的絕對位置，是一個確定的數(shù)字碼。在工業(yè)控制領(lǐng)域中，絕對式編碼器的位 置數(shù)據(jù)采集是一項比較關(guān)鍵的工作。市場上主要的絕對式編碼器供應(yīng)商都提供相應(yīng)的數(shù)據(jù) 采集芯片，即解碼芯片，通過解碼芯片來獲取位置數(shù)據(jù)實現(xiàn)起來比較容易，但卻耗費了很多 額外的系統(tǒng)成本和電路板面積。同時，市場上也缺少針對多種品牌編碼器的一種可配置的 寬適用性數(shù)據(jù)采集模塊由于每一種品牌的編碼器的位置數(shù)據(jù)的輸出方式都不相同，而實際的工業(yè)應(yīng)用 中，很多情況需要在同樣的環(huán)境條件下，使用多種編碼器中的其中一種。當(dāng)這種情況發(fā)生的 時候，現(xiàn)有技術(shù)下無法完成以通用的方法采集多種編碼器中任意一種的位置值。

發(fā)明內(nèi)容
本發(fā)明提供了一種編碼器數(shù)據(jù)的采集方法及設(shè)備，以解決在實際的工業(yè)應(yīng)用中， 當(dāng)需要采集多種編碼器中任意一種的位置值時無法完成的問題。一種編碼器數(shù)據(jù)的采集方法，包括采集預(yù)定的編碼器中任意一種編碼器的位置值，并輸出；將接收到的所述位置值對應(yīng)的編碼器選擇當(dāng)前采集數(shù)據(jù)的編碼器。一種編碼器數(shù)據(jù)的采集設(shè)備，包括數(shù)據(jù)采集模塊，用于采集預(yù)定的編碼器中任意一種編碼器的位置值，并輸出；編碼器選擇模塊，用于將接收到的所述位置值對應(yīng)的編碼器選擇當(dāng)前采集數(shù)據(jù)的 編碼器。本發(fā)明通過采集任意一種編碼器的位置值，并將對應(yīng)的編碼器選擇為當(dāng)前采集數(shù) 據(jù)的編碼器，當(dāng)實際的工業(yè)應(yīng)用需要時，實現(xiàn)了采集多種編碼器中任意一種的位置值。


圖1是本發(fā)明的具體實施方式
提供的編碼器數(shù)據(jù)的采集方法的流程示意圖；圖2是本發(fā)明的具體實施方式
提供的FPGA與亨氏樂編碼器之間的通信信號示意 圖；圖3是本發(fā)明的具體實施方式
提供的FPGA與海德漢編碼器之間的通信信號示意 圖；圖4是本發(fā)明的具體實施方式
提供的FPGA與多摩川編碼器之間的通信信號示意 圖5是本發(fā)明的具體實施方式
提供的編碼器數(shù)據(jù)的采集設(shè)備的結(jié)構(gòu)示意圖。
具體實施例方式本發(fā)明的具體實施方式
提供了 一種編碼器數(shù)據(jù)的采集方法，主要是一種通過現(xiàn)場 可編程門陣列FPGA實現(xiàn)的可配置寬適用性編碼器數(shù)據(jù)采集方法。在編碼器市場上，亨士樂 (HENGSTLER)、海德漢(HEIDENHAIN)和多摩川(TAMAGAWA)是三種比較常用的編碼器。亨士 樂應(yīng)用的數(shù)據(jù)采集協(xié)議是BiSS協(xié)議(雙向同步串行協(xié)議)，海德漢應(yīng)用的數(shù)據(jù)采集協(xié)議是 EnDat協(xié)議(Encoder Data協(xié)議，海德漢定義的雙向串行接口)，多摩川編碼器的數(shù)據(jù)采集 協(xié)議是NRZ協(xié)議。因此，本實例提出了一種通過FPGA實現(xiàn)一個可選擇性地采集以亨氏樂、 海德漢或多摩川三種編碼器中的任意一種編碼器的位置值的軟核模塊為例，對編碼器數(shù)據(jù) 的采集方法進行詳細說明，并且本發(fā)明提供的技術(shù)方案絕不僅限于上述三種編碼器，目前 已有的編碼器均能通過本發(fā)明的方法實現(xiàn)數(shù)據(jù)采集。為了更清楚的說明本具體實施方式
提供的編碼器數(shù)據(jù)的采集方法，現(xiàn)結(jié)合說明書 附圖對該方法進行詳細說明，如圖1所示，該方法具體可以包括步驟11，采集亨氏樂、海德漢或多摩川中任意一種編碼器的位置值，并輸出。具體地，在FPGA中通過編程設(shè)計出亨氏樂編碼器數(shù)據(jù)采集模塊、海德漢編碼器數(shù) 據(jù)采集模塊和多摩川編碼器數(shù)據(jù)采集模塊，這三個編碼器數(shù)據(jù)采集模塊都以軟核模塊的形 式保存在FPGA中，并且每個模塊都通過數(shù)據(jù)線與相應(yīng)的編碼器連接。 對于亨氏樂編碼器，其應(yīng)用的數(shù)據(jù)采集協(xié)議是BiSS協(xié)議，因此如圖2所示，亨氏 樂編碼器數(shù)據(jù)采集模塊可以通過FPGA和編碼器之間通信信號為Clock和Data。Clock 是FPGA發(fā)送給編碼器的時鐘信號，Data為編碼器返回給FPGA的串行數(shù)據(jù)信號，包括最大 64bit的位置數(shù)據(jù)，2bit的狀態(tài)數(shù)據(jù)，6bit的CRC校驗值，Ibit的MCD值。具體通信過程如 下Clock信號在連續(xù)的高電平后轉(zhuǎn)到低電平，并連續(xù)的輸出占空比為50%的時鐘信號，頻 率從IOOKhz到IOMhz可變；Clock的第一個下降沿被認為是發(fā)送給編碼器的request信號， 編碼器接收到request信號后，經(jīng)過一定時間的傳播延時和計算延時后，返回給FPGA —個 Mart信號，隨后便是一系列的數(shù)據(jù)信號。FPGA同步地采集字氏樂編碼器的信號后，將這些 信號輸出給編碼器選擇模塊。對于海德漢編碼器，其應(yīng)用的數(shù)據(jù)采集協(xié)議是EnDat協(xié)議，因此如圖3所示，海 德漢編碼器數(shù)據(jù)采集模塊可以通過FPGA和編碼器之間通信信號為Clock和Data。Clock 是FPGA發(fā)送給編碼器的時鐘信號，Data為編碼器返回給FPGA的串行數(shù)據(jù)信號，包括最大 64bit的位置數(shù)據(jù)，2bit的狀態(tài)數(shù)據(jù)，6bit的CRC校驗值，Ibit的MCD值。Endat協(xié)議中的數(shù) 據(jù)線為雙向，在Clock的第一個下降沿的兩個周期后，F(xiàn)PGA通過數(shù)據(jù)線向編碼器發(fā)送串行 的^Dit數(shù)據(jù)000111，來向編碼器索取位置數(shù)據(jù)。經(jīng)過一段時間的延遲后，編碼器返回Ibit 開始位，隨后便是低位在前，高位在后的位置值，跟隨在位置值后的是的CRC校驗位。 FPGA同步地采集海德漢編碼器的信號后，將這些信號輸出給編碼器選擇模塊。對于多摩川編碼器，其應(yīng)用的數(shù)據(jù)采集協(xié)議是NRZ協(xié)議，因此如圖4所示，多摩川 編碼器數(shù)據(jù)采集模塊可以通過FPGA和編碼器之間通信信號為Clock和Data。Clock是FPGA 發(fā)送給編碼器的時鐘信號，Data為編碼器返回給FPGA的串行數(shù)據(jù)信號，包括最大64bit的 位置數(shù)據(jù)，2bit的狀態(tài)數(shù)據(jù)，6bit的CRC校驗值，Ibit的MCD值。FPGA通過向Data端發(fā)送連續(xù)的4bit數(shù)據(jù)0000，來向編碼器索取串行位置值。延遲一段時間后，編碼器返回Ibit的 高電平，即起始位，隨后便是17bit的串行位置數(shù)據(jù)，和的CRC校驗位。FPGA同步地將 這些有效數(shù)據(jù)值采集后存儲，留待后續(xù)電路使用。步驟22，將接收到的所述位置值對應(yīng)的編碼器選擇當(dāng)前采集數(shù)據(jù)的編碼器。編碼器選擇模塊也是在FPGA中通過編程設(shè)計出的軟核模塊，用于將接收到的位 置值對應(yīng)的編碼器選擇當(dāng)前采集數(shù)據(jù)的編碼器。具體地，編碼器選擇模塊通過一個內(nèi)部或 外部的選擇信號，來根據(jù)系統(tǒng)中使用編碼器的情況來選擇相應(yīng)的數(shù)據(jù)采集模塊，當(dāng)選擇信 號為二進制數(shù)00、01或10時，分別選擇使用亨士樂編碼器，海德漢編碼器或多摩川編碼器。本具體實施方式
在多種編碼器選擇使用的情況下，可方便的只通過一個選擇信 號，選擇其中一種編碼器，使每塊控制板不再局限于某一種編碼器，從而使系統(tǒng)的通用性大 大增強；由于目前的工業(yè)設(shè)計理念是系統(tǒng)要求電路板面積要足夠小，因此直接用FPGA實現(xiàn) 數(shù)據(jù)采集協(xié)議來獲取數(shù)據(jù)而不使用解碼芯片可顯著地節(jié)省電路板面積。本發(fā)明的具體實施方式
還提供了一種編碼器數(shù)據(jù)的采集設(shè)備，如圖5所示，該設(shè) 備中的各個模塊是通過在FPGA中編程設(shè)置的軟核模塊，具體可以包括數(shù)據(jù)采集模塊51和 編碼器選擇模塊52，數(shù)據(jù)采集模塊51用于采集預(yù)定的編碼器中任意一種編碼器的位置值， 并輸出；編碼器選擇模塊52用于將接收到的所述位置值對應(yīng)的編碼器選擇當(dāng)前采集數(shù)據(jù) 的編碼器。進一步地，在數(shù)據(jù)采集模塊51中可以包括亨氏樂編碼器數(shù)據(jù)采集模塊511、海德 漢編碼器數(shù)據(jù)采集模塊512和多摩川編碼器數(shù)據(jù)采集模塊513，亨氏樂編碼器數(shù)據(jù)采集模 塊511用于采集亨氏樂編碼器的位置值，并輸出；海德漢編碼器數(shù)據(jù)采集模塊512用于采集 海德漢編碼器的位置值，并輸出；多摩川編碼器數(shù)據(jù)采集模塊513用于采集多摩川編碼器 的位置值，并輸出。本具體實施方式
在多種編碼器選擇使用的情況下，可方便的只通過一個選擇信 號，選擇其中一種編碼器，使每塊控制板不再局限于某一種編碼器，從而使系統(tǒng)的通用性大 大增強；由于目前的工業(yè)設(shè)計理念是系統(tǒng)要求電路板面積要足夠小，因此直接用FPGA實現(xiàn) 數(shù)據(jù)采集協(xié)議來獲取數(shù)據(jù)而不使用解碼芯片可顯著地節(jié)省電路板面積。上述設(shè)備中包含的各模塊的處理功能的具體實施方式
在之前的方法實施方式中 已經(jīng)描述，在此不再重復(fù)描述。以上所述，僅為本發(fā)明較佳的具體實施方式
，但本發(fā)明的保護范圍并不局限于此， 任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換， 都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)該以權(quán)利要求書的保護范 圍為準。
權(quán)利要求
1.一種編碼器數(shù)據(jù)的采集方法，其特征在于，包括 采集預(yù)定的編碼器中任意一種編碼器的位置值，并輸出；將接收到的所述位置值對應(yīng)的編碼器選擇當(dāng)前采集數(shù)據(jù)的編碼器。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述采集預(yù)定的編碼器中任意一種編碼 器的位置值，并輸出包括采集亨氏樂編碼器的位置值，并輸出； 或者采集海德漢編碼器的位置值，并輸出； 或者采集多摩川編碼器的位置值，并輸出。
3.一種編碼器數(shù)據(jù)的采集設(shè)備，其特征在于，包括數(shù)據(jù)采集模塊，用于采集預(yù)定的編碼器中任意一種編碼器的位置值，并輸出； 編碼器選擇模塊，用于將接收到的所述位置值對應(yīng)的編碼器選擇當(dāng)前采集數(shù)據(jù)的編碼ο
4.根據(jù)權(quán)利要求3所述的設(shè)備，其特征在于，在數(shù)據(jù)采集模塊中包括 亨氏樂編碼器數(shù)據(jù)采集模塊，用于采集亨氏樂編碼器的位置值，并輸出； 海德漢編碼器數(shù)據(jù)采集模塊，用于采集海德漢編碼器的位置值，并輸出； 多摩川編碼器數(shù)據(jù)采集模塊，用于采集多摩川編碼器的位置值，并輸出。
全文摘要
一種編碼器數(shù)據(jù)的采集方法及設(shè)備，屬于工業(yè)控制技術(shù)領(lǐng)域，以解決在實際的工業(yè)應(yīng)用中，當(dāng)需要采集多種編碼器中任意一種的位置值時無法完成的問題。本發(fā)明的設(shè)備包括數(shù)據(jù)采集模塊和編碼器選擇模塊，數(shù)據(jù)采集模塊用于采集預(yù)定的編碼器中任意一種編碼器的位置值，并輸出；編碼器選擇模塊用于將接收到的所述位置值對應(yīng)的編碼器選擇當(dāng)前采集數(shù)據(jù)的編碼器。本發(fā)明通過采集任意一種編碼器的位置值，并將對應(yīng)的編碼器選擇為當(dāng)前采集數(shù)據(jù)的編碼器，當(dāng)實際的工業(yè)應(yīng)用需要時，實現(xiàn)了采集多種編碼器中任意一種的位置值。
文檔編號H03M13/03GK102111161SQ20101054716
公開日2011年6月29日 申請日期2010年11月16日 優(yōu)先權(quán)日2010年11月16日
發(fā)明者吳高峰, 董樹嵩 申請人:北京航天數(shù)控系統(tǒng)有限公司