專(zhuān)利名稱:模擬數(shù)字轉(zhuǎn)換器的測(cè)試系統(tǒng)與測(cè)試方法
技術(shù)領(lǐng)域:
本發(fā)明涉及一種模擬數(shù)字轉(zhuǎn)換器的測(cè)試系統(tǒng)與方法,尤其涉及一種在N位元數(shù)字 模擬轉(zhuǎn)換器至M位元模擬數(shù)字轉(zhuǎn)換器的回繞測(cè)試架構(gòu)下采用分段測(cè)試的測(cè)試系統(tǒng)與方法。
背景技術(shù):
各種信號(hào)電路是現(xiàn)代集成電路中常見(jiàn)的構(gòu)筑方塊。譬如說(shuō),模擬數(shù)字轉(zhuǎn)換器(ADC, Analog-to-Digital Converter) ^^Ι (DAC, Digital-to-Analog Converter) 等在數(shù)字信號(hào)與模擬信號(hào)間進(jìn)行轉(zhuǎn)換的信號(hào)電路就常被整合于同一芯片/集成電路中,其 用途涵蓋模擬音像信號(hào)和/或模擬感測(cè)信號(hào)的提取與數(shù)字化,以及數(shù)字信號(hào)的模擬音像 輸出和/或模擬驅(qū)動(dòng)輸出等等。
發(fā)明內(nèi)容
由于模擬數(shù)字轉(zhuǎn)換器已成為現(xiàn)代集成電路中普遍使用的構(gòu)筑方塊,如何測(cè)試其功 能也成為一個(gè)重要的課題。在一種實(shí)施例中,是以一數(shù)字模擬轉(zhuǎn)換器搭配待測(cè)試的模擬數(shù)字轉(zhuǎn)換器來(lái)建構(gòu)出 一種回繞(loopback)測(cè)試架構(gòu)。數(shù)字模擬轉(zhuǎn)換器將測(cè)試數(shù)碼(testcode)的數(shù)字輸入轉(zhuǎn)換 為模擬的測(cè)試信號(hào),而待測(cè)試的模擬數(shù)字轉(zhuǎn)換器則將此模擬測(cè)試信號(hào)轉(zhuǎn)換為對(duì)應(yīng)的數(shù)字輸 出。根據(jù)測(cè)試數(shù)碼數(shù)字輸入分析比對(duì)模擬數(shù)字轉(zhuǎn)換器的數(shù)字輸出,就可了解模擬數(shù)字轉(zhuǎn)換 器的功能表現(xiàn)。不過(guò),在數(shù)字模擬轉(zhuǎn)換器輸出的峰值范圍與模擬數(shù)字轉(zhuǎn)換器的額定輸入相等的情 形下實(shí)際實(shí)行上述實(shí)施例時(shí),數(shù)字模擬轉(zhuǎn)換器的解析度必須優(yōu)于待測(cè)試的模擬數(shù)字轉(zhuǎn)換 器。也就是說(shuō),在此種實(shí)施例中,若數(shù)字模擬轉(zhuǎn)換器為一 N位元的數(shù)字模擬轉(zhuǎn)換器(可將N 位元的數(shù)字輸入轉(zhuǎn)換為模擬輸出),且模擬數(shù)字轉(zhuǎn)換器為一 M位元的模擬數(shù)字轉(zhuǎn)換器(可將 模擬輸入轉(zhuǎn)換為M位元數(shù)字輸出),則N必須大于M才能明確地真實(shí)反應(yīng)測(cè)試結(jié)果。在以此 種實(shí)施例進(jìn)行測(cè)試時(shí),即使模擬數(shù)字轉(zhuǎn)換器的功能正常,但若N等于M或甚至小于M,數(shù)字輸 入中某些數(shù)值相鄰的測(cè)試數(shù)碼就可能在回繞架構(gòu)中被分別對(duì)應(yīng)到數(shù)值不相鄰的數(shù)字輸出; 而這種情形的發(fā)生會(huì)被錯(cuò)誤地解讀為模擬數(shù)字轉(zhuǎn)換器的數(shù)碼遺失(missing code) 0因此, 在此種實(shí)施例的一個(gè)典型例子中,必須要以成本較高的12位元數(shù)字模擬轉(zhuǎn)換器才能正確 測(cè)試10位元模擬數(shù)字轉(zhuǎn)換器。相對(duì)地,本發(fā)明即是要提出一種成本低廉且實(shí)用的測(cè)試系統(tǒng)與方法來(lái)測(cè)試模擬數(shù) 字轉(zhuǎn)換器的功能表現(xiàn)。本發(fā)明提供的一種測(cè)試系統(tǒng),用來(lái)以回繞架構(gòu)測(cè)試一模擬數(shù)字轉(zhuǎn)換器,其包含有 一模擬信號(hào)電路,用來(lái)提供一模擬的基本測(cè)試信號(hào);以及一分段電路,用來(lái)縮放該基本測(cè)試 信號(hào)的信號(hào)強(qiáng)度并疊加一分段直流電平以產(chǎn)生一對(duì)應(yīng)的分段測(cè)試信號(hào),使該測(cè)試系統(tǒng)得以 根據(jù)該模擬數(shù)字轉(zhuǎn)換器對(duì)該分段測(cè)試信號(hào)的轉(zhuǎn)換結(jié)果反映該模擬數(shù)字轉(zhuǎn)換器的測(cè)試結(jié)果。在本發(fā)明測(cè)試系統(tǒng)的一實(shí)施例中,也是以回繞(loopback)架構(gòu)測(cè)試模擬數(shù)字轉(zhuǎn)換器。除了待測(cè)試的模擬數(shù)字轉(zhuǎn)換器之外,此回繞架構(gòu)中包括一分段電路及一搭配的數(shù)字 模擬轉(zhuǎn)換器。數(shù)字模擬轉(zhuǎn)換器可視為一模擬信號(hào)電路,用來(lái)將測(cè)試數(shù)碼數(shù)字輸入轉(zhuǎn)換為一 模擬的基本測(cè)試信號(hào)。分段(segmentation)電路則用來(lái)縮放(scale)基本測(cè)試信號(hào)的信 號(hào)強(qiáng)度并疊加一分段直流電平以產(chǎn)生一對(duì)應(yīng)的分段測(cè)試信號(hào),使本發(fā)明測(cè)試系統(tǒng)得以根據(jù) 模擬數(shù)字轉(zhuǎn)換器對(duì)分段測(cè)試信號(hào)的轉(zhuǎn)換結(jié)果反映對(duì)模擬數(shù)字轉(zhuǎn)換器的測(cè)試結(jié)果。在本發(fā)明的一實(shí)施例中,本發(fā)明分段電路是依據(jù)一縮放比率1/L縮放基本測(cè)試信 號(hào)的峰值范圍,以使基本測(cè)試信號(hào)在縮放后的峰值范圍小于縮放前的峰值范圍;另外,分 段電路還可依序?qū)⒍鄠€(gè)不同的分段直流電平疊加至縮放后的基本測(cè)試信號(hào),以分別提供多 個(gè)對(duì)應(yīng)的分段測(cè)試信號(hào),并使至少兩個(gè)分段測(cè)試信號(hào)所分別對(duì)應(yīng)的信號(hào)擺動(dòng)范圍有部分重 疊。等效上,分段電路的運(yùn)行可增進(jìn)基本測(cè)試信號(hào)的解析度,使本發(fā)明可順利無(wú)誤地達(dá)到測(cè) 試的目的。
更明確地說(shuō),假設(shè)本發(fā)明分段電路要依序提供K個(gè)(K為大于1的定值常數(shù))分段 測(cè)試信號(hào),分段電路縮放基本測(cè)試信號(hào)的縮放比率1/L就可由K值決定。在縮放基本測(cè)試 信號(hào)之余,分段電路還會(huì)將K個(gè)相異的分段直流電平分別疊加于縮放后的基本測(cè)試信號(hào), 以形成K個(gè)分段測(cè)試信號(hào)。縮放比率與分段直流電平的設(shè)定會(huì)使這K個(gè)分段測(cè)試信號(hào)的擺 動(dòng)范圍相異但兩兩之間有部分重疊,且所有分段測(cè)試信號(hào)的擺動(dòng)范圍可聯(lián)集涵蓋基本測(cè)試 信號(hào)在縮放前的峰值范圍。舉例來(lái)說(shuō),在解析度允許的情形下,本發(fā)明可利用10位元數(shù)字 模擬轉(zhuǎn)換器搭配兩分段(K = 2)或三分段(K = 3)的分段電路來(lái)測(cè)試10位元的模擬數(shù)字 轉(zhuǎn)換器。在本發(fā)明的一實(shí)施例中,本發(fā)明分段電路中設(shè)有一縮放電阻網(wǎng)絡(luò)、一電平調(diào)整電 阻網(wǎng)絡(luò)以及一運(yùn)算放大器??s放電阻網(wǎng)絡(luò)中包括有兩個(gè)電阻,以根據(jù)這兩電阻設(shè)定前述的 縮放比率。電平調(diào)整電阻網(wǎng)絡(luò)中則包括有一可變電阻,以根據(jù)可變電阻的值調(diào)整分段直流 電平。運(yùn)算放大器則具有兩輸入端,分別耦接于縮放電阻網(wǎng)絡(luò)與電平調(diào)整電阻網(wǎng)絡(luò),使運(yùn)算 放大器得以輸出分段測(cè)試信號(hào)。其中,縮放電阻網(wǎng)絡(luò)與運(yùn)算放大器的組合可視為一縮放電 路,耦接于該模擬信號(hào)電路,用來(lái)縮放數(shù)字模擬轉(zhuǎn)換器所提供的基本測(cè)試信號(hào)。電平調(diào)整電 阻網(wǎng)絡(luò)與運(yùn)算放大器的組合則可視為一電平疊加電路,耦接于該縮放電路與該模擬數(shù)字轉(zhuǎn) 換器之間,用來(lái)將分段直流電平疊加至縮放后的基本測(cè)試信號(hào)以產(chǎn)生各分段測(cè)試信號(hào)。本發(fā)明的又一目的是提供一種運(yùn)用前述回繞架構(gòu)測(cè)試模擬數(shù)字轉(zhuǎn)換器的方法。其 用來(lái)以回繞架構(gòu)測(cè)試一模擬數(shù)字轉(zhuǎn)換器;該方法包含有提供一模擬的基本測(cè)試信號(hào);縮 放該基本測(cè)試信號(hào)的信號(hào)強(qiáng)度并疊加一分段直流電平以產(chǎn)生一對(duì)應(yīng)的分段測(cè)試信號(hào);以及 根據(jù)該模擬數(shù)字轉(zhuǎn)換器對(duì)該分段測(cè)試信號(hào)的轉(zhuǎn)換結(jié)果反映該模擬數(shù)字轉(zhuǎn)換器的測(cè)試結(jié)果。 本發(fā)明是以低成本的分段技術(shù)配合數(shù)字模擬轉(zhuǎn)換器與模擬數(shù)字轉(zhuǎn)換器形成回繞架構(gòu)來(lái)測(cè) 試模擬數(shù)字轉(zhuǎn)換器,不僅可以避免解析度配置不當(dāng)所導(dǎo)致的測(cè)試結(jié)果誤報(bào),也不需使用高 成本的高位元數(shù)字模擬轉(zhuǎn)換器來(lái)進(jìn)行測(cè)試,故本發(fā)明可兼顧測(cè)試的成本與正確性。為了能更進(jìn)一步了解本發(fā)明特征及技術(shù)內(nèi)容,請(qǐng)參閱以下有關(guān)本發(fā)明的詳細(xì)說(shuō)明 與附圖,然而附圖僅提供參考與說(shuō)明,并非用來(lái)對(duì)本發(fā)明加以限制。
圖1與圖2示意的是回繞架構(gòu)的一種實(shí)施例。
圖3示意的是本發(fā)明的測(cè)試系統(tǒng)與其運(yùn)行原理。圖4推廣圖3中分段電路的運(yùn)行情形。圖5示意的是圖3中分段電路的實(shí)施例。圖6為本發(fā)明測(cè)試系統(tǒng)運(yùn)行流程的一種實(shí)施例。上述附圖中的附圖標(biāo)記說(shuō)明如下10、10,、30數(shù)字模擬轉(zhuǎn)換器 12、32模擬數(shù)字轉(zhuǎn)換器20測(cè)試系統(tǒng)22縮放電阻網(wǎng)絡(luò)24電平調(diào)整電阻網(wǎng)絡(luò) 36分段電路38合成分析電路600流程602-616 步驟C 電容Vcc工作電壓GND地端電壓DiO、Di數(shù)字輸入DiO (n) -DiO (n_l)、Di (n_2) -Di (η)測(cè)試數(shù)碼AtO測(cè)試信號(hào)At基本測(cè)試信號(hào)As、As (1) -As ⑵、As (1) -As (k_l) /As (k) -As ⑷分段測(cè)試信號(hào)DoO、Do、Do (I)-Do (2)數(shù)字輸出LoO (n-2) -LoO (η)、Lo (n_2) -Lo (η)量化階層Dr合成輸出App、App/L、App/L(l)-App/L(K)峰值范圍overlap 部分重疊OP運(yùn)算放大器Ra、Rb、Rs、Rv、Req 電阻SL(l)-SL(k-l)/SL(k) -SL(K)直流電平N1-N3 節(jié)點(diǎn)
具體實(shí)施例方式請(qǐng)參考圖1與圖2 ;這兩圖示意的是數(shù)字模擬轉(zhuǎn)換器與模擬數(shù)字轉(zhuǎn)換器形成回繞架構(gòu)用以測(cè)試模擬數(shù)字轉(zhuǎn)換器的一種實(shí)施例。在圖1中,是以相同位元數(shù)的數(shù)字模擬轉(zhuǎn)換 器10來(lái)測(cè)試模擬數(shù)字轉(zhuǎn)換器12。在數(shù)字模擬轉(zhuǎn)換器中,其數(shù)字輸入的位元數(shù)可用來(lái)代表數(shù) 字模擬轉(zhuǎn)換器的特性之一。譬如說(shuō),10位元數(shù)字模擬轉(zhuǎn)換器能將10位元數(shù)字輸入轉(zhuǎn)換為對(duì) 應(yīng)的模擬輸出;換句話說(shuō),模擬輸出中可以有1024(即2的10次方)種不同的信號(hào)強(qiáng)度變 化。同理,對(duì)模擬數(shù)字轉(zhuǎn)換器來(lái)說(shuō),其數(shù)字輸出的位元數(shù)也可代表模擬數(shù)字轉(zhuǎn)換器的特性之 一。舉例來(lái)說(shuō),10位元模擬數(shù)字轉(zhuǎn)換器能根據(jù)1024個(gè)量化階層將模擬輸入的信號(hào)強(qiáng)度量化 /轉(zhuǎn)換為對(duì)應(yīng)的10位元數(shù)字輸出。在圖1中,即是以相同位元數(shù)的數(shù)字模擬轉(zhuǎn)換器10與模 擬數(shù)字轉(zhuǎn)換器12來(lái)形成回繞架構(gòu);為方便討論,以下假設(shè)數(shù)字模擬轉(zhuǎn)換器10與模擬數(shù)字轉(zhuǎn) 換器12均為10位元,且數(shù)字模擬轉(zhuǎn)換器10輸出的峰值范圍等于模擬數(shù)字轉(zhuǎn)換器12的額 定輸入范圍。在以圖1的回繞架構(gòu)進(jìn)行測(cè)試時(shí),會(huì)在數(shù)字輸入DiO中以周期性連續(xù)遞變的測(cè)試數(shù)碼饋入至數(shù)字模擬轉(zhuǎn)換器10。譬如說(shuō),配合10位元的數(shù)字模擬轉(zhuǎn)換器10,數(shù)字輸入DiO 中的測(cè)試數(shù)碼會(huì)周期性地從0、1、2···遞增至1023再?gòu)?023、1022···遞減至0,周而復(fù)始。就 如圖1中示意的波形時(shí)序,數(shù)字輸DiO的波形(其橫軸為時(shí)間,圖示中標(biāo)示為t;縱軸為數(shù)字 數(shù)值,圖示中標(biāo)示為“value”)會(huì)因?yàn)橹芷谛赃f變的測(cè)試數(shù)碼而呈現(xiàn)階梯狀的周期性升降。接收數(shù)字輸入DiO后,數(shù)字模擬轉(zhuǎn)換器10會(huì)將其轉(zhuǎn)換為對(duì)應(yīng)的模擬測(cè)試信號(hào) AtO。圖1中也示意了測(cè)試信號(hào)AtO的波形,其橫軸為時(shí)間,縱軸為模擬信號(hào)的信號(hào)強(qiáng)度 (amplitude,圖不中標(biāo)不為amp) 0在圖1的回繞架構(gòu)下,數(shù)字模擬轉(zhuǎn)換器10所提供的模擬測(cè)試信號(hào)AtO會(huì)直接傳輸 至模擬數(shù)字轉(zhuǎn)換器12,由模擬數(shù)字轉(zhuǎn)換器12將其轉(zhuǎn)換為對(duì)應(yīng)的數(shù)字輸出DoO。分析數(shù)字輸 入DoO,就可測(cè)試模擬數(shù)字轉(zhuǎn)換器12的轉(zhuǎn)換功能表現(xiàn)是否符合預(yù)期。不過(guò),由于圖1實(shí)施例是以相同位元數(shù)的數(shù)字模擬轉(zhuǎn)換器與模擬數(shù)字轉(zhuǎn)換器來(lái)形 成回繞架構(gòu),故在進(jìn)行測(cè)試時(shí),即使模擬數(shù)字轉(zhuǎn)換器的功能正常,但數(shù)字輸入中某些數(shù)值相 鄰的測(cè)試數(shù)碼還是會(huì)在回繞架構(gòu)中被分別對(duì)應(yīng)到數(shù)值不相鄰的數(shù)字輸出;這種情形的發(fā)生 會(huì)被錯(cuò)誤地解讀為模擬數(shù)字轉(zhuǎn)換器的數(shù)碼遺失(missing code) 0就如圖1中所示,由于數(shù)字模擬與模擬數(shù)字的轉(zhuǎn)換位元數(shù)相同,當(dāng)數(shù)字輸入DiO 中的兩個(gè)數(shù)值相鄰的測(cè)試數(shù)碼DiO (n-1)與DiO (η)被轉(zhuǎn)換為模擬測(cè)試信號(hào)AtO后,模擬 數(shù)字轉(zhuǎn)換器12也會(huì)依照相鄰的量化階層LoO (η-1)與LoO (η)來(lái)將測(cè)試信號(hào)AtO量化 (quantize) 0不過(guò),在量化時(shí),由于噪聲或電路運(yùn)行中的微細(xì)誤差,測(cè)試數(shù)碼DiO (n_l)有可 能被對(duì)應(yīng)至量化階層LoO (n-2)或LoO (n-1);同理,測(cè)試數(shù)碼DiO (η)則有可能被對(duì)應(yīng)至量 化階層LoO(n)或更高的量化階層。而這種不確定性就會(huì)導(dǎo)致測(cè)試結(jié)果的誤判。譬如說(shuō), 若測(cè)試數(shù)碼DiO (n-1)被對(duì)應(yīng)至量化階層LoO (n-2)而測(cè)試數(shù)碼DiO (η)被對(duì)應(yīng)至量化階層 LoO (η),則模擬數(shù)字轉(zhuǎn)換器12的數(shù)字輸出DoO中就不會(huì)出現(xiàn)量化階層LoO (η_1)的數(shù)值。 由于數(shù)字輸入DiO是連續(xù)遞變的,若數(shù)字輸出DoO中遺失了量化階層LoO (n-1)的數(shù)值,就 會(huì)被解讀為模擬數(shù)字轉(zhuǎn)換器12發(fā)生了數(shù)碼遺失。不過(guò),這其實(shí)不是因?yàn)槟M數(shù)字轉(zhuǎn)換器 12的功能失常,而是因?yàn)榛乩@架構(gòu)解析度配置不當(dāng),反而使測(cè)試結(jié)果無(wú)法明確地真正反映 模擬數(shù)字轉(zhuǎn)換器12的運(yùn)行情形。因此,要以圖1中的回繞架構(gòu)來(lái)正確地進(jìn)行測(cè)試,數(shù)字模擬轉(zhuǎn)換器10的解析度應(yīng) 該要高于模擬數(shù)字轉(zhuǎn)換器12的解析度。關(guān)于此種實(shí)施例,請(qǐng)參考圖2。在圖2的回繞測(cè)試 架構(gòu)中,是改以一個(gè)位元數(shù)較高的數(shù)字模擬轉(zhuǎn)換器10’來(lái)測(cè)試一個(gè)位元數(shù)較低的模擬數(shù)字 轉(zhuǎn)換器12。譬如說(shuō),可用一個(gè)12位元數(shù)字模擬轉(zhuǎn)換器10’來(lái)和10位元模擬數(shù)字轉(zhuǎn)換器12 形成回繞測(cè)試架構(gòu)。在進(jìn)行測(cè)試時(shí),配合12位元數(shù)字模擬轉(zhuǎn)換器10’,數(shù)字輸入DiO中的測(cè)試數(shù)碼會(huì)周期性地從0、1…遞增至4095,再由4095、4094等依序遞減至0。數(shù)字模擬轉(zhuǎn)換器10,會(huì)將 此數(shù)字輸入DiO轉(zhuǎn)換為模擬的測(cè)試信號(hào)AtO,再由模擬數(shù)字轉(zhuǎn)換器12將其轉(zhuǎn)換為數(shù)字輸出 DoO0就如圖2中的波形時(shí)序所示意的,由于數(shù)字輸入DiO中的位元數(shù)較高,相鄰測(cè)試數(shù)碼 DiO (n-1)與DiO(n)之間的差異會(huì)小于相鄰量化階層LoO (n_l)與LoO (η)間的差異,這樣就 能確定使模擬數(shù)字轉(zhuǎn)換器12中的每一個(gè)量化階層都至少有一個(gè)測(cè)試數(shù)碼與其對(duì)應(yīng)。事實(shí) 上,每個(gè)量化階層應(yīng)該都有多個(gè)測(cè)試數(shù)碼與其對(duì)應(yīng),噪聲等因素可能會(huì)使某一量化階層對(duì) 應(yīng)的測(cè)試數(shù)碼較多或較少,譬如說(shuō),量化階層LoO (η)可能有5個(gè)相鄰的測(cè)試數(shù)碼與其對(duì)應(yīng),量化階層LoO(n-l)可能有3個(gè)對(duì)應(yīng)的相鄰測(cè)試數(shù)碼。然而,每一量化階層還是都至少有一 個(gè)測(cè)試數(shù)碼與其對(duì)應(yīng),以避免解析度的錯(cuò)誤搭配所導(dǎo)致的數(shù)碼遺失誤判,也使測(cè)試結(jié)果能 明確地反映模擬數(shù)字轉(zhuǎn)換器12的運(yùn)行情形。不過(guò),由于圖2中實(shí)施例需以較高位元數(shù)的數(shù)字模擬轉(zhuǎn)換器來(lái)形成回繞測(cè)試架 構(gòu),故其成本較高,占用的布局面積、功率消耗與系統(tǒng)資源也都比較多,不利于實(shí)施。為克服圖1與圖2實(shí)施例的缺點(diǎn),本發(fā)明將以分段測(cè)試技術(shù)來(lái)改進(jìn)回繞測(cè)試架構(gòu)。 請(qǐng)參考圖3 ;圖3示意的就是本發(fā)明測(cè)試系統(tǒng)的一實(shí)施例20。一般來(lái)說(shuō),用來(lái)進(jìn)行信號(hào)處理 的芯片/集成電路中都會(huì)整合有數(shù)字模擬轉(zhuǎn)換器與模擬數(shù)字轉(zhuǎn)換器,本發(fā)明即可利用數(shù)字 模擬轉(zhuǎn)換器與模擬數(shù)字轉(zhuǎn)換器形成回繞架構(gòu)以測(cè)試模擬數(shù)字轉(zhuǎn)換器。在本發(fā)明測(cè)試系統(tǒng)20 中,就是以一數(shù)字模擬轉(zhuǎn)換器30、一模擬數(shù)字轉(zhuǎn)換器32以及耦接于兩者之間的分段電路36 來(lái)形成一回繞測(cè)試架構(gòu)。在進(jìn)行測(cè)試時(shí),數(shù)字模擬轉(zhuǎn)換器30可視為一模擬信號(hào)電路,用來(lái)將測(cè)試數(shù)碼形成 的數(shù)字輸入Di轉(zhuǎn)換為一模擬的基本測(cè)試信號(hào)At。分段電路36則用來(lái)縮放(scale)基本 測(cè)試信號(hào)At的信號(hào)強(qiáng)度并疊加分段直流電平于其上,以 產(chǎn)生對(duì)應(yīng)的模擬分段測(cè)試信號(hào)As。 根據(jù)模擬數(shù)字轉(zhuǎn)換器32對(duì)分段測(cè)試信號(hào)As的轉(zhuǎn)換結(jié)果,本發(fā)明測(cè)試系統(tǒng)20就可以反映對(duì) 模擬數(shù)字轉(zhuǎn)換器32的測(cè)試結(jié)果。在圖3中,即是以位元數(shù)相同的例子來(lái)說(shuō)明本發(fā)明測(cè)試系統(tǒng)20的運(yùn)行情形,譬如 說(shuō)是以10位元數(shù)字模擬轉(zhuǎn)換器30來(lái)測(cè)試同樣是10位元的模擬數(shù)字轉(zhuǎn)換器32。為方便討 論,以下假設(shè)數(shù)字模擬轉(zhuǎn)換器30輸出的峰值范圍等于模擬數(shù)字轉(zhuǎn)換器32的額定輸入范圍。就如圖3中的波形時(shí)序所示,當(dāng)在進(jìn)行測(cè)試時(shí),為配合10位元數(shù)字模擬轉(zhuǎn)換器30, 可在數(shù)字輸入Di中以0到1023間周期性連續(xù)遞變(遞增/遞減)的測(cè)試數(shù)碼輸入至數(shù) 字模擬轉(zhuǎn)換器30 ;而數(shù)字模擬轉(zhuǎn)換器30就會(huì)將此數(shù)字輸入Di轉(zhuǎn)換為模擬的基本測(cè)試信號(hào) At,其峰值范圍(信號(hào)最高點(diǎn)至最低點(diǎn)間的強(qiáng)度差異)可標(biāo)示為App。基本測(cè)試信號(hào)At會(huì)被傳輸至分段電路36中。分段電路36將依據(jù)一縮放比率1/ L縮放基本測(cè)試信號(hào)At的峰值范圍,以使基本測(cè)試信號(hào)At在縮放后的峰值范圍App/L小于 縮放前的峰值范圍App ;另外,分段電路36還可依序?qū)⒍鄠€(gè)(圖3中以兩個(gè)作為代表)不同 的分段直流電平疊加至縮放后的基本測(cè)試信號(hào)At,以分別提供對(duì)應(yīng)的分段測(cè)試信號(hào)As(I) 及As (2),并使分段測(cè)試信號(hào)As (1)與As (2)所分別對(duì)應(yīng)的信號(hào)擺動(dòng)范圍有部分重疊(圖3 中標(biāo)示為overlap),也使兩擺動(dòng)范圍的并集能涵蓋基本測(cè)試信號(hào)At原本的峰值范圍App, 就如圖3中的波形時(shí)序所示。模擬分段測(cè)試信號(hào)As(I)及As(2)可視為一分段測(cè)試信號(hào)As的不同部分。模擬數(shù) 字轉(zhuǎn)換電路32接收分段測(cè)試信號(hào)As(I)與As(2)后,可將其轉(zhuǎn)換為對(duì)應(yīng)的數(shù)字輸出Do(I) 及Do (2)(兩者也可視為一數(shù)字輸出Do的不同部分)。經(jīng)由一合成分析電路38的運(yùn)行,數(shù) 字輸出Do(I)及Do (2)可被重新組合成一個(gè)數(shù)字的合成輸出Dr。根據(jù)此合成輸出Dr,就可 分析/判斷/測(cè)試模擬數(shù)字轉(zhuǎn)換器32的功能運(yùn)行情形。其中,部分重疊overlap的設(shè)計(jì)就 是為了方便合成分析電路38能將數(shù)字輸出Do(I)及Do(2)合成為合成輸出Dr。由于分段 測(cè)試信號(hào)As(I)與As (2)的信號(hào)擺動(dòng)范圍有部分重疊,故數(shù)字輸出Do(I)與Do (2)中也會(huì) 有數(shù)值相同的數(shù)碼。而合成分析電路38就可根據(jù)這些數(shù)值相同的數(shù)碼將數(shù)字輸出Do(I) 與Do (2)組合起來(lái)成為數(shù)字的合成輸出Dr。
由圖3的各個(gè)波形時(shí)序圖可進(jìn)一步了解本發(fā)明運(yùn)行的原理。在數(shù)字輸入Di中,相 鄰的各個(gè)測(cè)試數(shù)碼Di (n-2)至Di (η)會(huì)被轉(zhuǎn)換為基本測(cè)試信號(hào)At中的不同模擬信號(hào)強(qiáng)度; 這些信號(hào)強(qiáng)度間的差異會(huì)經(jīng)由分段電路36的運(yùn)行而被縮放為1/L并反映于分段測(cè)試信號(hào) As(I)與As⑵中,因?yàn)榉侄坞娐?6會(huì)以1/L的縮放比率而將基本測(cè)試信號(hào)At縮放為分 段測(cè)試信號(hào)As (1)與As (2)。這樣一來(lái),即使模擬數(shù)字轉(zhuǎn)換器32的量化階層解析度(譬如 說(shuō)是量化階層Lo(n-l)與Lo (η)間的差異)和數(shù)字輸入Di的解析度(譬如說(shuō)是測(cè)試數(shù)碼 Di(n-l)與Di (η)間的差異)相同,當(dāng)模擬數(shù)字轉(zhuǎn)換器32在將分段測(cè)試信號(hào)As (1)與As (2) 轉(zhuǎn)換為數(shù)字輸出Do(I)與Do(2)時(shí),一個(gè)量化階層仍然會(huì)至少有一個(gè)測(cè)試數(shù)碼與其對(duì)應(yīng),其 效果就類(lèi)似于圖2中的例子。換句話說(shuō),分段電路36的縮放分段運(yùn)行等效上就是在增進(jìn)基 本測(cè)試信號(hào)At的解析度;即使數(shù)字模擬轉(zhuǎn)換器30與模擬數(shù)字轉(zhuǎn)換器32的位元數(shù)相同,本 發(fā)明仍可避免在回繞測(cè)試架構(gòu)下誤報(bào)數(shù)碼遺失,順利無(wú)誤地達(dá)到測(cè)試的目的。本發(fā)明分段電路36的運(yùn)行情形可推廣如圖4所示。在以N位元數(shù)字模擬轉(zhuǎn)換器 30搭配M位元的模擬數(shù)字轉(zhuǎn)換器32的回繞架構(gòu)下,分段電路36可依據(jù)數(shù)字模擬轉(zhuǎn)換器30 所提供的基本測(cè)試信號(hào)At依序提供K個(gè)(K為大于1的定值常數(shù))分段測(cè)試信號(hào)As⑴至 As(K)0針對(duì)第k個(gè)(k等于1到K)分段測(cè)試信號(hào)As (k),分段電路36是以一縮放比率1/ L(k)來(lái)縮放基本測(cè)試信號(hào)At,并將K個(gè)相異的分段直流電平(可由直流電平SL⑴至SL(K) 來(lái)示意)分別疊加于縮放后的基本測(cè)試信號(hào),以形成這K個(gè)分段測(cè)試信號(hào)As (1)至As (K)。 譬如說(shuō),若基本測(cè)試信號(hào)At的峰值范圍為App,則分段測(cè)試信號(hào)As (k)的峰值范圍則會(huì)因?yàn)?分段電路36的縮放而改變?yōu)锳pp/L(k);另外,直流電平SL(k)則將分段測(cè)試信號(hào)As (k)的 信號(hào)擺動(dòng)范圍平移,使分段測(cè)試信號(hào)As (k)的信號(hào)擺動(dòng)范圍可由SL(k)至SL(k)+App/L(k) 的這個(gè)范圍來(lái)加以定義。由于兩分段測(cè)試信號(hào)As (k-Ι)與As(k)所對(duì)應(yīng)的直流電平SL(k-l) 與SL(k)是相異的,各分段測(cè)試信號(hào)As (k-1)與As(k)的擺動(dòng)范圍也是相異的。在設(shè)定上述的分段電路時(shí),縮放比率1/L(k)與各直流電平SL(k)的數(shù)值設(shè)計(jì)會(huì)使 任兩個(gè)相鄰分段測(cè)試信號(hào)As (k-Ι)與As(k)的擺動(dòng)范圍有部分重疊,且所有分段測(cè)試信號(hào) As(I)至As (K)的擺動(dòng)范圍可并集涵蓋基本測(cè)試信號(hào)在縮放前的擺動(dòng)范圍。要強(qiáng)調(diào)的是,縮 放比率1/L(k)可以是隨k改變的,也就是說(shuō),不同分段測(cè)試信號(hào)As (k)所對(duì)應(yīng)的縮放比率 1/L(k)可以相異的,且縮放比率1/L(k)可以大于1或小于1。延續(xù)圖3/圖4的實(shí)施例,請(qǐng)參考圖5,其所示意的是本發(fā)明分段電路36的一種實(shí) 施例。分段電路36運(yùn)行于直流工作電壓Vcc與地端電壓GND之間,其內(nèi)設(shè)有一縮放電阻網(wǎng) 絡(luò)22、一電平調(diào)整電阻網(wǎng)絡(luò)24以及一運(yùn)算放大器0P??s放電阻網(wǎng)絡(luò)22中包括有兩個(gè)電阻 Ra與Rs ;電阻Ra的一端耦接于節(jié)點(diǎn)W,另一端則用來(lái)接收模擬的基本測(cè)試信號(hào)At,電阻Rs 則耦接于節(jié)點(diǎn)W與N2之間。運(yùn)算放大器OP有兩輸入端(圖5中分別標(biāo)示為“ + ”與“_”), 并在節(jié)點(diǎn)N2有一輸出端,分段電路36產(chǎn)生的分段測(cè)試信號(hào)As (k)即可由此輸出。電平調(diào) 整電阻網(wǎng)絡(luò)24中則包括有電阻Req、Rb、Rv與一電容C ;電阻Req的一端耦接于運(yùn)算放大器 OP的一個(gè)輸入端,另一端則耦接于節(jié)點(diǎn)N3。電阻Rb耦接于工作電壓Vcc與節(jié)點(diǎn)N3之間, 電阻Rv與電容C則耦接于節(jié)點(diǎn)N3與地端電壓GND之間。在分段電路36中,縮放電阻網(wǎng)絡(luò)22與運(yùn)算放大器OP的組合可視為一縮放電路, 用來(lái)縮放基本測(cè)試信號(hào)At ;電平調(diào)整電阻網(wǎng)絡(luò)24與運(yùn)算放大器OP的組合則可視為一電平 疊加電路,用來(lái)將分段直流電平疊加至縮放后的基本測(cè)試信號(hào)以分別產(chǎn)生各分段測(cè)試信號(hào)As (k)。其中,電阻Ra與Rs的阻值可設(shè)定前述的縮放比率1/L ;事實(shí)上,電阻Ra與Rs的阻 值比率可決定縮放比率1/L。因此,電阻Rs可以是一個(gè)可變電阻,改變其阻值就能調(diào)整縮放 比率1/L。另一方面,在電平調(diào)整電阻網(wǎng)絡(luò)24中,電阻Rv可以是一可變電阻;依序改變電 阻Rv的阻值,就可以調(diào)整各分段測(cè)試信號(hào)As (k)的分段直流電平,將各分段測(cè)試信號(hào)As (k) 的信號(hào)擺動(dòng)范圍平移至適當(dāng)?shù)奈恢?。要?qiáng)調(diào)的是,圖5僅為本發(fā)明分段電路36的一種實(shí)施 例,其他各種具有相同功能的等效電路都可用來(lái)實(shí)現(xiàn)本發(fā)明分段電路36。延續(xù)本發(fā)明于圖3/圖4的實(shí)施例,本發(fā)明測(cè)試系統(tǒng)20進(jìn)行測(cè)試的情形也可由圖 6中的流程600來(lái)說(shuō)明。流程600中有下列步驟步驟602 開(kāi)始以本發(fā)明測(cè)試系統(tǒng)20進(jìn)行測(cè)試。步驟604 以測(cè)試數(shù)碼作為數(shù)字輸入饋入至數(shù)字模擬轉(zhuǎn)換器30中,由數(shù)字模擬轉(zhuǎn) 換器30轉(zhuǎn)換產(chǎn)生對(duì)應(yīng)的模擬基本測(cè)試信號(hào)At。步驟606 由分段電路36縮放基本測(cè)試信號(hào)At,并將一對(duì)應(yīng)的分段直流電平疊加 于其上,以產(chǎn)生一對(duì)應(yīng)的分段測(cè)試信號(hào)As (k)。就如前面討論過(guò)的,分段電路36可根據(jù)分段 測(cè)試信號(hào)的總數(shù)K來(lái)設(shè)定縮放比率1/L與各個(gè)分段直流電平。步驟608 接收分段測(cè)試信號(hào)As(k)后,模擬數(shù)字轉(zhuǎn)換器32便可將其轉(zhuǎn)換為一對(duì) 應(yīng)的數(shù)字輸出DO (k)。步驟610 判斷是否已經(jīng)對(duì)所有K個(gè)分段測(cè)試信號(hào)完成處理。若否,則可進(jìn)行至步 驟612 ;若是,則可進(jìn)行至步驟614。步驟612 更新k之值,繼續(xù)回到步驟606及608以針對(duì)次一個(gè)分段測(cè)試信號(hào)取得 對(duì)應(yīng)的數(shù)字輸出。步驟614 由合成分析電路38收集所有K個(gè)數(shù)字輸出Do(K)以組合出合成輸出Dr, 并據(jù)此來(lái)分析模擬數(shù)字轉(zhuǎn)換器32的功能表現(xiàn)。步驟616:結(jié)束測(cè)試。在流程600及圖3的實(shí)施例中,合成分析電路38泛指各種用來(lái)進(jìn)行合成與測(cè)試結(jié) 果分析的裝置/電路/工具的組合。譬如說(shuō),本發(fā)明測(cè)試系統(tǒng)20中的模擬數(shù)字轉(zhuǎn)換器32 可直接將各個(gè)數(shù)字輸出Do (k)輸出至芯片/集成電路之外,由外接的電腦系統(tǒng)來(lái)進(jìn)行數(shù)字 輸出的合成與分析;在此情形下,合成分析電路38就由此外接電腦系統(tǒng)來(lái)實(shí)現(xiàn)。或者,合成 分析電路38的部分功能是以芯片/集成電路內(nèi)置的電路來(lái)實(shí)現(xiàn),其他的功能則由外接的裝 置(像是電腦系統(tǒng)或是另一個(gè)芯片)來(lái)實(shí)現(xiàn)。另外,合成分析電路38也可以和測(cè)試系統(tǒng)20 一起整合于一芯片/集成電路中。總結(jié)來(lái)說(shuō),本發(fā)明是以低成本的分段技術(shù)配合數(shù)字模擬轉(zhuǎn)換器與模擬數(shù)字轉(zhuǎn)換器 形成回繞架構(gòu)來(lái)測(cè)試模擬數(shù)字轉(zhuǎn)換器,不僅可以避免解析度配置不當(dāng)所導(dǎo)致的測(cè)試結(jié)果誤 報(bào),也不需使用高成本的高位元數(shù)字模擬轉(zhuǎn)換器來(lái)進(jìn)行測(cè)試,故本發(fā)明可兼顧測(cè)試的成本 與正確性。綜上所述,雖然本發(fā)明已以較佳實(shí)施例揭示如上,然而其并非用以限定本發(fā)明,任 何本領(lǐng)域普通技術(shù)人員,在不脫離本發(fā)明的精神和范圍內(nèi),當(dāng)可作各種更動(dòng)與潤(rùn)飾,因此本 發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
一種測(cè)試系統(tǒng),用來(lái)以回繞架構(gòu)測(cè)試一模擬數(shù)字轉(zhuǎn)換器,其包含有一模擬信號(hào)電路,用來(lái)提供一模擬的基本測(cè)試信號(hào);以及一分段電路,用來(lái)縮放該基本測(cè)試信號(hào)的信號(hào)強(qiáng)度并疊加一分段直流電平以產(chǎn)生一對(duì)應(yīng)的分段測(cè)試信號(hào),使該測(cè)試系統(tǒng)得以根據(jù)該模擬數(shù)字轉(zhuǎn)換器對(duì)該分段測(cè)試信號(hào)的轉(zhuǎn)換結(jié)果反映該模擬數(shù)字轉(zhuǎn)換器的測(cè)試結(jié)果。
2.如權(quán)利要求1的測(cè)試系統(tǒng),其中該模擬信號(hào)電路為一數(shù)字模擬轉(zhuǎn)換器,其將一數(shù)字 輸入轉(zhuǎn)換為該模擬的基本測(cè)試信號(hào)。
3.如權(quán)利要求1的測(cè)試系統(tǒng),其中該分段電路依序?qū)⒍鄠€(gè)不同的分段直流電平疊加至 縮放后的基本測(cè)試信號(hào)以分別提供多個(gè)對(duì)應(yīng)的分段測(cè)試信號(hào),使該測(cè)試系統(tǒng)得以根據(jù)該模 擬數(shù)字轉(zhuǎn)換器對(duì)所述多個(gè)分段測(cè)試信號(hào)的轉(zhuǎn)換結(jié)果反映該模擬數(shù)字轉(zhuǎn)換器的測(cè)試結(jié)果。
4.如權(quán)利要求3的測(cè)試系統(tǒng),其中,當(dāng)該分段電路提供所述多個(gè)分段測(cè)試信號(hào)時(shí),使至 少兩個(gè)分段測(cè)試信號(hào)的擺動(dòng)范圍有部分重疊。
5.如權(quán)利要求1的測(cè)試系統(tǒng),其中,該分段電路包含有一縮放電路,耦接于該模擬信號(hào)電路,用來(lái)縮放該模擬信號(hào)電路所提供的基本測(cè)試信 號(hào);以及一電平疊加電路,耦接于該縮放電路與該模擬數(shù)字轉(zhuǎn)換器之間,用來(lái)將該分段直流電 平疊加至縮放后的基本測(cè)試信號(hào)以產(chǎn)生該分段測(cè)試信號(hào)。
6.如權(quán)利要求1的測(cè)試系統(tǒng),其中,該分段電路包含有一縮放電阻網(wǎng)絡(luò),其包含有兩個(gè)電阻;而該分段電路根據(jù)該兩電阻決定一縮放比率,使 該分段電路得以依據(jù)該縮放比率縮放該基本測(cè)試信號(hào);一電平調(diào)整電阻網(wǎng)絡(luò),其包含有一可變電阻,該電平調(diào)整電阻網(wǎng)絡(luò)根據(jù)該可變電阻的 值調(diào)整該分段直流電平;一運(yùn)算放大器,其具有兩輸入端,分別耦接于該縮放電阻網(wǎng)絡(luò)與該電平調(diào)整電阻網(wǎng)絡(luò), 使該運(yùn)算放大器得以輸出該分段測(cè)試信號(hào)。
7.—種測(cè)試方法,用來(lái)以回繞架構(gòu)測(cè)試一模擬數(shù)字轉(zhuǎn)換器;該方法包含有提供一模擬的基本測(cè)試信號(hào);縮放該基本測(cè)試信號(hào)的信號(hào)強(qiáng)度并疊加一分段直流電平以產(chǎn)生一對(duì)應(yīng)的分段測(cè)試信 號(hào);以及根據(jù)該模擬數(shù)字轉(zhuǎn)換器對(duì)該分段測(cè)試信號(hào)的轉(zhuǎn)換結(jié)果反映該模擬數(shù)字轉(zhuǎn)換器的測(cè)試結(jié)果。
8.如權(quán)利要求7的測(cè)試方法,其中,在提供該基本測(cè)試信號(hào)時(shí),利用一數(shù)字模擬轉(zhuǎn)換器 將一數(shù)字輸入轉(zhuǎn)換為該模擬的基本測(cè)試信號(hào)。
9.如權(quán)利要求7的測(cè)試方法,其依序?qū)⒍鄠€(gè)不同的分段直流電平疊加至縮放后的基本 測(cè)試信號(hào)以分別提供多個(gè)對(duì)應(yīng)的分段測(cè)試信號(hào),以根據(jù)該模擬數(shù)字轉(zhuǎn)換器對(duì)所述多個(gè)分段 測(cè)試信號(hào)的轉(zhuǎn)換結(jié)果反映該模擬數(shù)字轉(zhuǎn)換器的測(cè)試結(jié)果。
10.如權(quán)利要求9的測(cè)試方法,其另包含有在提供所述多個(gè)分段測(cè)試信號(hào)時(shí),使至少兩個(gè)分段測(cè)試信號(hào)的擺動(dòng)范圍部分重疊。
全文摘要
本發(fā)明提供一種基于回繞架構(gòu)的模擬數(shù)字轉(zhuǎn)換器測(cè)試系統(tǒng)與方法,以測(cè)試一M位元的模擬數(shù)字轉(zhuǎn)換器。本發(fā)明以一N位元數(shù)字模擬轉(zhuǎn)換器將數(shù)字輸入轉(zhuǎn)換為一基本測(cè)試信號(hào),并使用一分段電路縮放該基本測(cè)試信號(hào)并疊加分段直流電平以提供對(duì)應(yīng)的分段測(cè)試信號(hào),以根據(jù)該模擬數(shù)字轉(zhuǎn)換器對(duì)該分段測(cè)試信號(hào)的轉(zhuǎn)換結(jié)果測(cè)試該模擬數(shù)字轉(zhuǎn)換器。本發(fā)明可利用低成本的實(shí)用回繞架構(gòu)來(lái)達(dá)到測(cè)試的目的。
文檔編號(hào)H03M1/10GK101834605SQ20101016398
公開(kāi)日2010年9月15日 申請(qǐng)日期2010年4月12日 優(yōu)先權(quán)日2010年4月12日
發(fā)明者賴宗裕 申請(qǐng)人:智原科技股份有限公司