專利名稱：數(shù)字pll電路、半導(dǎo)體集成電路、顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及生成具有期望的振蕩頻率的振蕩時(shí)鐘的數(shù)字PLL電路。
背景技術(shù)：
在現(xiàn)有技術(shù)中，公知被數(shù)字化的PLL電路(例如，專利文獻(xiàn)1等)。專利文獻(xiàn)1的數(shù)字PLL電路與參考時(shí)鐘同步地累計(jì)計(jì)算頻率控制字碼(frequency control word)來獲取累計(jì)值，并且與輸出時(shí)鐘同步地對相位值進(jìn)行累加(increment)。并且，該數(shù)字PLL電路將累計(jì)值和相位值之差作為相位誤差值來計(jì)算，并根據(jù)該相位誤差值來控制輸出時(shí)鐘的頻率。由此，控制輸出時(shí)鐘的頻率，以使輸出時(shí)鐘的頻率相對參考時(shí)鐘的頻率的倍率與頻率控制字碼所示的值一致。例如，在基于IOOMHz的參考時(shí)鐘生成225MHz 的輸出時(shí)鐘的情況下，將頻率控制字碼設(shè)定為“2. 25”。并且，專利文獻(xiàn)1的數(shù)字PLL電路為了檢測參考時(shí)鐘與輸出時(shí)鐘的微小相位誤差(比輸出時(shí)鐘的1周期還小的相位誤差)而具備時(shí)間數(shù)字轉(zhuǎn)換器(Time to Digital Converter)。時(shí)間數(shù)字轉(zhuǎn)換器包括由級聯(lián)連接的多個(gè)反相器構(gòu)成的延遲電路；與參考時(shí)鐘的上升沿同步地分別保存多個(gè)反相器的輸出的多個(gè)寄存器；基于多個(gè)寄存器的輸出檢測參考時(shí)鐘的上升沿和輸出時(shí)鐘的上升沿之間的時(shí)間差的沿檢測器。通過該時(shí)間數(shù)字轉(zhuǎn)換器，以各反相器的延遲時(shí)間為最小單位，檢測微小相位誤差。先行技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1 JP特開2002-76886號公報(bào)但是，在專利文獻(xiàn)1的數(shù)字PLL電路中，為了通過時(shí)間數(shù)字轉(zhuǎn)換器檢測微小相位誤差，必須將延遲電路的總延遲時(shí)間(各反相器的延遲時(shí)間的總合)設(shè)置得比輸出時(shí)鐘的1 周期還長，因此很難降低數(shù)字PLL電路的電路面積和功耗。此外，為了將各反相器的輸出設(shè)置成時(shí)間上的等間隔，必須使各反相器間的布線長度相等，因此數(shù)字PLL電路的設(shè)計(jì)難度增加。此外，因?yàn)橛赡M元件構(gòu)成的反相器中存在元件偏差，因此很難將全部設(shè)置為相同的延遲量。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能夠以比現(xiàn)有技術(shù)更小的面積和更低的功耗檢測微小相位誤差的數(shù)字PLL電路。根據(jù)本發(fā)明的一個(gè)方式，數(shù)字PLL電路是生成具有期望的振蕩頻率的振蕩時(shí)鐘的電路，該數(shù)字PLL電路具備相位比較電路，其對基準(zhǔn)時(shí)鐘和所述振蕩時(shí)鐘各自的過渡次數(shù)進(jìn)行計(jì)數(shù)，并將所述基準(zhǔn)時(shí)鐘的過渡次數(shù)達(dá)到預(yù)先設(shè)定的基準(zhǔn)計(jì)數(shù)值為止的期間設(shè)定為相位比較期間，并且將目標(biāo)計(jì)數(shù)值、與所述相位比較期間內(nèi)的所述振蕩時(shí)鐘的過渡次數(shù)之差作為相位誤差值來檢測，其中，所述目標(biāo)計(jì)數(shù)值是根據(jù)所述期望的振蕩頻率相對所述基準(zhǔn)時(shí)鐘的頻率的倍率值、和所述基準(zhǔn)計(jì)數(shù)值而得到的值；平滑化電路，其對由所述相位比較電路檢測出的相位誤差值進(jìn)行平滑化；和數(shù)字控制振蕩電路，其根據(jù)由所述平滑化電路進(jìn)行平滑化之后的相位誤差值，控制所述振蕩時(shí)鐘的頻率。通過這樣構(gòu)成，能夠以比現(xiàn)有技術(shù)更小的面積和更低的功耗檢測基準(zhǔn)時(shí)鐘和振蕩時(shí)鐘的微小相位誤差(比振蕩時(shí)鐘的1周期還短的相位誤差)。所述相位比較電路也可以包括期間設(shè)定部，其對所述基準(zhǔn)時(shí)鐘的過渡次數(shù)進(jìn)行計(jì)數(shù)，并檢測所述基準(zhǔn)時(shí)鐘的過渡次數(shù)達(dá)到了所述基準(zhǔn)計(jì)數(shù)值的情況；振蕩計(jì)數(shù)部，其響應(yīng)于所述期間設(shè)定部的計(jì)數(shù)開始，開始對所述振蕩時(shí)鐘的過渡次數(shù)進(jìn)行計(jì)數(shù)，并響應(yīng)于所述期間設(shè)定部的達(dá)到檢測，將所述振蕩時(shí)鐘的過渡次數(shù)的計(jì)數(shù)值作為振蕩計(jì)數(shù)值來輸出；目標(biāo)設(shè)定部，其將在所述基準(zhǔn)計(jì)數(shù)值上乘以所述倍率值而得到的值設(shè)定為所述目標(biāo)計(jì)數(shù)值； 和誤差計(jì)算部，其將來自所述振蕩計(jì)數(shù)部的振蕩計(jì)數(shù)值與由所述目標(biāo)設(shè)定部設(shè)定的目標(biāo)計(jì)數(shù)值之差作為所述相位誤差值來輸出。根據(jù)本發(fā)明的一個(gè)方式，數(shù)字PLL電路是生成具有期望的振蕩頻率的振蕩時(shí)鐘的電路，該數(shù)字PLL電路具備多個(gè)相位比較電路，分別與多個(gè)基準(zhǔn)時(shí)鐘對應(yīng)，對與自身對應(yīng)的基準(zhǔn)時(shí)鐘和所述振蕩時(shí)鐘各自的過渡次數(shù)進(jìn)行計(jì)數(shù)，將與自身對應(yīng)的基準(zhǔn)時(shí)鐘的過渡次數(shù)達(dá)到預(yù)先設(shè)定的基準(zhǔn)計(jì)數(shù)值為止的期間設(shè)定為相位比較期間，并且將目標(biāo)計(jì)數(shù)值與所述相位比較期間內(nèi)的所述振蕩時(shí)鐘的過渡次數(shù)之差作為相位誤差值來檢測，其中，所述目標(biāo)計(jì)數(shù)值是根據(jù)所述期望的振蕩頻率相對與自身對應(yīng)的基準(zhǔn)時(shí)鐘的頻率的倍率值、和所述基準(zhǔn)計(jì)數(shù)值而得到的值；平滑化電路，其對由所述多個(gè)相位比較電路的每一個(gè)檢測出的相位誤差值的合計(jì)值進(jìn)行平滑化；和數(shù)字控制振蕩電路，其根據(jù)由所述平滑化電路進(jìn)行平滑化之后的相位誤差值的合計(jì)值，控制所述振蕩時(shí)鐘的頻率。通過這樣構(gòu)成，能夠以比現(xiàn)有技術(shù)更小的面積和更低的功耗檢測基準(zhǔn)時(shí)鐘和振蕩時(shí)鐘的微小相位誤差，能夠正確地調(diào)整振蕩時(shí)鐘的頻率。(發(fā)明效果)如上所述，能夠以比現(xiàn)有技術(shù)更小的面積和更低的功耗檢測基準(zhǔn)時(shí)鐘和振蕩時(shí)鐘的微小相位誤差，能夠正確地調(diào)整振蕩時(shí)鐘的頻率。


圖1是表示實(shí)施方式1的數(shù)字PLL電路的結(jié)構(gòu)例的圖。圖2是用于說明圖1所示的相位比較電路的動作的圖。圖3是表示實(shí)施方式2的數(shù)字PLL電路的結(jié)構(gòu)例的圖。圖4是表示實(shí)施方式3的數(shù)字PLL電路的結(jié)構(gòu)例的圖。圖5是表示實(shí)施方式4的數(shù)字PLL電路的結(jié)構(gòu)例的圖。圖6是用于說明實(shí)施方式4的變形例的圖。圖7是用于說明增益調(diào)整電路的圖。圖8是用于說明具備圖1所示的數(shù)字PLL電路的半導(dǎo)體集成電路的圖。圖9是用于說明具備圖8所示的半導(dǎo)體集成電路的顯示裝置的圖。
具體實(shí)施例方式以下，參照附圖詳細(xì)說明實(shí)施方式。另外，對圖中相同或相應(yīng)的部分附加相同符號，并不再重復(fù)進(jìn)行說明。(實(shí)施方式1)圖1表示實(shí)施方式1的數(shù)字PLL電路1的結(jié)構(gòu)例。數(shù)字PLL電路1生成具有期望的振蕩頻率的振蕩時(shí)鐘CKV1，具備相位比較電路111、平滑濾波器12 (平滑化電路)和數(shù)字控制振蕩電路13。相位比較電路111對來自振蕩器10的基準(zhǔn)時(shí)鐘CKRl和振蕩時(shí)鐘CKVl各自的過渡次數(shù)(numbers of transitions)進(jìn)行計(jì)數(shù)。此外，相位比較電路111將基準(zhǔn)時(shí)鐘CKRl 的過渡次數(shù)達(dá)到預(yù)先設(shè)定的基準(zhǔn)計(jì)數(shù)值RRl為止的期間作為相位比較期間來設(shè)定，并且將根據(jù)倍率值DDl和基準(zhǔn)計(jì)數(shù)值RRl得到的目標(biāo)計(jì)數(shù)值C103與振蕩計(jì)數(shù)值C102 (相位比較期間內(nèi)的振蕩時(shí)鐘CKVl的過渡次數(shù))之差作為相位誤差值PPl來檢測。另外，倍率值DDl 相當(dāng)于期望的振蕩頻率相對基準(zhǔn)時(shí)鐘CKRl的頻率的倍率值。平滑濾波器12使由相位比較電路111檢測出的相位誤差值PPl變平滑。數(shù)字控制振蕩電路13根據(jù)由平滑濾波器12進(jìn)行平滑化之后的相位誤差值，控制振蕩時(shí)鐘CKVl的頻率。例如，數(shù)字控制振蕩電路13包括時(shí)鐘生成器131，生成振蕩時(shí)鐘CKVl ；控制部132， 控制時(shí)鐘生成器131，以使相位誤差值越小振蕩時(shí)鐘CKVl的頻率越高。[相位比較電路的結(jié)構(gòu)例]接著，詳細(xì)說明圖1所示的相位比較電路111。例如，相位比較電路111包括觸發(fā)生成器101、可變相位累積器102、目標(biāo)生成器103、誤差值生成器104、誤差平均濾波器105。觸發(fā)生成器101 (期間設(shè)定部)開始對基準(zhǔn)時(shí)鐘CKRl的過渡次數(shù)計(jì)數(shù)的同時(shí)輸出最初的觸發(fā)信號S101。此外，若觸發(fā)生成器101的計(jì)數(shù)值達(dá)到基準(zhǔn)計(jì)數(shù)值RRl，則觸發(fā)生成器101輸出下一個(gè)觸發(fā)信號S101，并且使自身的計(jì)數(shù)值復(fù)位，再次開始對基準(zhǔn)時(shí)鐘CKRl的過渡次數(shù)進(jìn)行計(jì)數(shù)?？勺兿辔焕鄯e器102(振蕩計(jì)數(shù)部)響應(yīng)于最初的觸發(fā)信號SlOl的輸出后，開始對振蕩時(shí)鐘CKVl的過渡次數(shù)進(jìn)行計(jì)數(shù)。此外，可變相位累積器102響應(yīng)于下一個(gè)觸發(fā)信號的輸出后，將自身的計(jì)數(shù)值作為振蕩計(jì)數(shù)值C102來進(jìn)行輸出，并且使自身的計(jì)數(shù)值復(fù)位， 再次開始對振蕩時(shí)鐘CKVl的過渡次數(shù)進(jìn)行計(jì)數(shù)。目標(biāo)生成器103(目標(biāo)設(shè)定部)將在基準(zhǔn)計(jì)數(shù)值RRl上乘以倍率值DDl而得到的值設(shè)定為目標(biāo)計(jì)數(shù)值C103。S卩，在振蕩時(shí)鐘CKVl的頻率等于期望的振蕩頻率的情況下，目標(biāo)計(jì)數(shù)值C103相當(dāng)于從可變相位累積器102輸出的振蕩計(jì)數(shù)值C102。誤差值生成器104(誤差計(jì)算部)將來自可變相位累積器102的振蕩計(jì)數(shù)值C102 與由目標(biāo)生成器103設(shè)定的目標(biāo)計(jì)數(shù)值C103之差作為相位誤差值來輸出。誤差平均濾波器105對來自誤差值生成器104的相位誤差值實(shí)施平均化處理，并將通過平均化處理得到的結(jié)果作為相位誤差值PPl來輸出。另外，也可以不經(jīng)過誤差平均濾波器105，而是將由誤差值生成器104得到的相位誤差值作為相位誤差值PPl來輸出。[相位比較電路的動作]在此，參照圖2說明圖1所示的相位比較電路111的動作。另外，在此，將基準(zhǔn)時(shí)鐘 CKRl的頻率設(shè)為“100MHz”，將期望的振蕩頻率設(shè)為“225MHz”，將倍率值DDl設(shè)為“2. 25( = 225/100) ”。此外，將基準(zhǔn)計(jì)數(shù)值RRl設(shè)為“4”，將目標(biāo)計(jì)數(shù)值C102設(shè)為“9( = 4X2. 25) ”。首先，觸發(fā)生成器101開始對基準(zhǔn)時(shí)鐘CKRl的過渡次數(shù)(這里是指上升沿的產(chǎn)生次數(shù))進(jìn)行計(jì)數(shù)的同時(shí)輸出觸發(fā)信號S101?？勺兿辔焕鄯e器102響應(yīng)于觸發(fā)信號SlOl的輸出之后，開始對振蕩時(shí)鐘CKVl的過渡次數(shù)進(jìn)行計(jì)數(shù)。接著，若觸發(fā)生成器101的計(jì)數(shù)值達(dá)到“4”，則觸發(fā)生成器101輸出觸發(fā)信號SlOl。并且，觸發(fā)生成器101輸出觸發(fā)信號SlOl 的同時(shí)使自身的計(jì)數(shù)值復(fù)位，再次開始對基準(zhǔn)時(shí)鐘CKRl的過渡次數(shù)進(jìn)行計(jì)數(shù)。另一方面， 可變相位累積器102響應(yīng)于觸發(fā)信號SlOl的輸出之后，將計(jì)數(shù)值“9”作為振蕩計(jì)數(shù)值C102 來輸出。并且，可變相位累積器102輸出振蕩計(jì)數(shù)值C102的同時(shí)使自身的計(jì)數(shù)值復(fù)位，在此開始對振蕩時(shí)鐘CKVl的過渡次數(shù)進(jìn)行計(jì)數(shù)。由此，將從觸發(fā)信號SlOl的輸出到下一個(gè)觸發(fā)信號SlOl的輸出為止的期間(相位比較期間)內(nèi)的振蕩時(shí)鐘CKVl的過渡次數(shù)作為振蕩計(jì)數(shù)值C102來輸出。如圖2所示，在振蕩時(shí)鐘CKVl的頻率等于期望的振蕩頻率(或者大致相等)的情況下，振蕩計(jì)數(shù)值C102等于目標(biāo)計(jì)數(shù)值“9”。另一方面，在振蕩時(shí)鐘CKVl的頻率大于期望的振蕩頻率的情況下，振蕩計(jì)數(shù)值C102大于目標(biāo)計(jì)數(shù)值C103，相位誤差值PPl表示正的值。 此外，在振蕩時(shí)鐘CKVl的頻率小于期望的振蕩頻率的情況下，振蕩計(jì)數(shù)值C102小于目標(biāo)計(jì)數(shù)值C103，相位誤差值PPl表示負(fù)的值。并且，振蕩時(shí)鐘CKVl的頻率與期望的振蕩頻率之差越大，振蕩計(jì)數(shù)值C102與目標(biāo)計(jì)數(shù)值C103之差就越大。如以上所述，通過將振蕩計(jì)數(shù)值C102與目標(biāo)計(jì)數(shù)值C103之差作為相位誤差值來進(jìn)行檢測，能夠檢測基準(zhǔn)時(shí)鐘CKRl與振蕩時(shí)鐘CKVl之間的微小相位誤差(比振蕩時(shí)鐘 CKVl的1周期還小的相位誤差)。由此，能夠在不利用時(shí)間數(shù)字轉(zhuǎn)換器的情況下檢測微小相位誤差，因此與現(xiàn)有技術(shù)相比，能夠以更小的面積和更低的功耗檢測微小相位誤差，能夠正確地調(diào)整振蕩時(shí)鐘CKVl的頻率。(實(shí)施方式2)圖3表示實(shí)施方式2的數(shù)字PLL電路2的結(jié)構(gòu)例。數(shù)字PLL電路2除了圖1所示的PLL電路1的結(jié)構(gòu)外，還具備選擇器201、202、203和調(diào)度程序(scheduler) 204。選擇器201 (基準(zhǔn)時(shí)鐘選擇部)響應(yīng)于調(diào)度程序204的控制，選擇η個(gè)(η是2以
上的整數(shù))基準(zhǔn)時(shí)鐘CKR1、CKR2.....CKfoi中的任一個(gè)，并提供給相位比較電路111?；鶞?zhǔn)
時(shí)鐘CKR1、CKR2、. . .、CKRn分別具有不同的頻率。選擇器202 (倍率值選擇部)響應(yīng)于調(diào)度程序204的控制，選擇η個(gè)倍率值DDI、
DD2.....DDn中的任一個(gè)，并提供給相位比較電路111。倍率值DD1、DD2.....DDn分別對應(yīng)
于基準(zhǔn)時(shí)鐘CKR1、CKR2、· · ·、CKRn。例如，在基準(zhǔn)時(shí)鐘CKR1、CKR2、CKR3分為為“ IOOMHz ”、 “ IOMHz”、“ IMHz” 的情況下，倍率值 DD1、DD2、DD3 也可以分別表示 “2. 25”、“22· 5”、“225”。選擇器203 (基準(zhǔn)計(jì)數(shù)值選擇部)響應(yīng)于調(diào)度程序204的控制，選擇η個(gè)基準(zhǔn)計(jì)數(shù)
值RR1、RR2.....RRn中的任一個(gè)，并提供給相位比較電路111。基準(zhǔn)計(jì)數(shù)值RR1、RR2.....
RRn分別對應(yīng)于基準(zhǔn)時(shí)鐘CKRl、CKR2、. . .、CKfoi。例如，在基準(zhǔn)時(shí)鐘CKR1、CKR2、CKR3分別為“ IOOMHz ”、“ IOMHz ”、“ IMHz ”的情況下，基準(zhǔn)計(jì)數(shù)值RRl、RR2、RR3也可以分別表示“4”、 “2”、“1”。調(diào)度程序204根據(jù)相位誤差值PPl (或者通過誤差值生成器104得到的相位誤差值)的大小控制選擇器201、202、203。例如，調(diào)度程序204使選擇器201、202、203選擇基準(zhǔn)時(shí)鐘、倍率值、基準(zhǔn)計(jì)數(shù)值之后，在規(guī)定時(shí)間內(nèi)相位誤差值PPl不收斂于規(guī)定范圍(例如，看作鎖相狀態(tài)的范圍)之中的情況下，使選擇器201、202、203再次選擇基準(zhǔn)時(shí)鐘、倍率值、基準(zhǔn)計(jì)數(shù)值。由此，直到相位誤差值PPi收斂于規(guī)定范圍之中為止，以預(yù)先確定的順序切換基準(zhǔn)時(shí)鐘、倍率值、基準(zhǔn)計(jì)數(shù)值的組合。例如，以基準(zhǔn)時(shí)鐘CKR1、倍率值DDI、基準(zhǔn)計(jì)數(shù)值RRl的
組合、基準(zhǔn)時(shí)鐘CKR2、倍率值DD2、基準(zhǔn)計(jì)數(shù)值RR2的組合.....基準(zhǔn)時(shí)鐘CKfou倍率值DDru
基準(zhǔn)計(jì)數(shù)值RRn的組合這樣的順序進(jìn)行選擇。如上所述，為了搜索基準(zhǔn)時(shí)鐘、倍率值、基準(zhǔn)計(jì)數(shù)值的最佳組合，按順序切換基準(zhǔn)時(shí)鐘、倍率值、基準(zhǔn)計(jì)數(shù)值的組合，從而能夠使頻率引入特性(frequency acquisition characteristic)另外，數(shù)字PLL電路2也可以還具備同步檢測電路，該同步檢測電路檢測振蕩時(shí)鐘 CKVl的頻率與期望的振蕩頻率(例如，由用戶指定的廣播電臺的頻率)一致的情況。此時(shí)， 調(diào)度程序204也可以直到由同步檢測電路檢測出振蕩時(shí)鐘CKVl的頻率與期望的振蕩頻率一致的情況為止，切換基準(zhǔn)時(shí)鐘、倍率值、基準(zhǔn)計(jì)數(shù)值的組合。(實(shí)施方式3)圖4表示實(shí)施方式3的數(shù)字PLL電路3的結(jié)構(gòu)例。數(shù)字PLL電路3除了圖1所
示的PLL電路1的結(jié)構(gòu)之外，還具備(n-1)個(gè)相位比較電路112.....Iln0相位比較電路
112.....Iln具有與圖1所示的相位比較電路111相同的結(jié)構(gòu)。相位比較電路111、112、. . .、lln分別接受振蕩時(shí)鐘CKVl和基準(zhǔn)時(shí)鐘CKR1、
CKR2.....CKfoi。此外，在相位比較電路111、112.....Iln中分別設(shè)定基準(zhǔn)計(jì)數(shù)值RR1、
RR2、. . .、1 11、和倍率值001、002、.. .、DDn?；鶞?zhǔn)時(shí)鐘 CKR1、CKR2、. . . ,CKRn 分別具有不同的頻率?；鶞?zhǔn)計(jì)數(shù)值RRl、RR2、· · ·、RRn分別對應(yīng)于基準(zhǔn)時(shí)鐘CKRl、CKR2、· · ·、CKRn0即， 相位比較電路111、112.....11分別在不同的時(shí)刻下，檢測相位誤差值PP1、PP2.....PPn0平滑濾波器12對分別由相位比較電路111、112.....Iln檢測出的相位誤差值
PPUPP2.....PPn的合計(jì)值進(jìn)行平滑化。數(shù)字控制振蕩電路13根據(jù)由平滑濾波器12進(jìn)行
平滑化之后的相位誤差值PP1、PP2.....PPn的合計(jì)值，控制振蕩時(shí)鐘CKVl的頻率。例如，
數(shù)字控制振蕩電路13以平滑濾波器12的輸出越小則振蕩時(shí)鐘CKVl的頻率越大的方式進(jìn)行控制。通過如上所述那樣構(gòu)成，能夠加快頻率響應(yīng)特性。(實(shí)施方式4)圖5表示實(shí)施方式4的數(shù)字PLL電路4的結(jié)構(gòu)例。數(shù)字PLL電路4除了圖4所示的PLL電路3的結(jié)構(gòu)之外，還具備延遲電路41。延遲電路41通過依次使基準(zhǔn)時(shí)鐘CKRl延
遲，輸出分別具有不同的相位的基準(zhǔn)時(shí)鐘CKR2.....CKfoi。例如，延遲電路41包括級聯(lián)連
接的(n-1)個(gè)延遲元件401、401、...。另外，優(yōu)選延遲電路41的延遲時(shí)間(延遲元件401、 401,...的延遲時(shí)間的總和)小于或等于振蕩時(shí)鐘CKVl的1個(gè)周期。相位比較電路111、112.....Iln分別接受基準(zhǔn)時(shí)鐘CKRl和來自延遲電路41的
基準(zhǔn)時(shí)鐘CKR2、· · ·、CKfoi(延遲元件401,401, · · ·的輸出)。此外，向相位比較電路111、
112.....Iln分別提供振蕩時(shí)鐘CKVl，設(shè)定相同的基準(zhǔn)計(jì)數(shù)值RRl和相同的倍率值DDl。即，
相位比較電路111、112.....Iln分別在不同的時(shí)刻下檢測相位誤差值PPl、PP2.....PPn0通過如上所述那樣構(gòu)成，能夠高精度地檢測相位誤差。(實(shí)施方式4的變形例)另外，如圖6所示，數(shù)字PLL電路4也可以取代圖5所示的延遲電路41，而具備延遲電路42。延遲電路42依次使振蕩時(shí)鐘CKVl延遲，從而輸出振蕩時(shí)鐘CKV2、. . .、CKVn。 例如，延遲電路42包括級聯(lián)連接的(n-1)個(gè)延遲元件402、402、...。另外，優(yōu)選，延遲電路 42的延遲時(shí)間(延遲元件402、402、...的延遲時(shí)間的總和)小于或等于振蕩時(shí)鐘CKVl的 1個(gè)周期。相位比較電路111、112、· · ·、lln分別接受振蕩時(shí)鐘CKVl和來自延遲電路42的振蕩時(shí)鐘CKV2、· · ·、CKVn(延遲元件402,402, · · ·的輸出)。此外，向相位比較電路111、
112.....Iln分別提供相同的基準(zhǔn)時(shí)鐘CKRl，并設(shè)定相同的基準(zhǔn)計(jì)數(shù)值RRl和相同的倍率
值 DDI。通過如上所述那樣構(gòu)成，可以不使用多個(gè)振蕩器。(增益調(diào)整電路)數(shù)字PLL電路1、2、3、4也可以還具備圖7所示的增益調(diào)整電路51。例如，增益調(diào)整電路51包括符號判定部501、增益控制部502、乘法器503。符號判定部501在每次更新相位誤差值PPl時(shí)，判定相位誤差值PPl的符號是正還是負(fù)。增益控制部502基于符號判定部501的判定結(jié)果，輸出增益值G502。例如，增益控制部502在同一判定結(jié)果的連續(xù)次數(shù)越多于規(guī)定次數(shù)(即，越接近鎖相狀態(tài))時(shí)，就越減少增益值G502。此外，若提供復(fù)位信號 RESET,則增益控制部502輸出表示“ 1 ”的增益值G502。例如，在搭載PLL電路的系統(tǒng)處于穩(wěn)定狀態(tài)(例如，處于鎖相狀態(tài)而時(shí)鐘穩(wěn)定的狀態(tài)、相位誤差值大致為0的狀態(tài)、電波沒有被干擾且可接收的狀態(tài)等)的情況下，提供復(fù)位信號RESET。乘法器503在相位誤差值PPl 上乘以增益值G502，將該乘法運(yùn)算結(jié)果作為相位誤差值PPPl而輸出給平滑濾波器12。如上所述，增益調(diào)整電路51對相位誤差值PPl反復(fù)執(zhí)行符號判定處理，根據(jù)同一判定結(jié)果的連續(xù)次數(shù)來增減相位誤差值PP1。由此，能夠縮短從非鎖相狀態(tài)到鎖相狀態(tài)的過渡時(shí)間，并且能夠抑制從鎖相狀態(tài)到非鎖相狀態(tài)的過渡。此外，在被提供了復(fù)位信號RESET的情況下，增益調(diào)整電路51不增加相位誤差值 PPl而是直接將相位誤差值PPl作為相位誤差值PPPl來輸出。由此，能夠抑制因不需要的增益控制而產(chǎn)生的功耗的增大。另外，在圖4、圖5、圖6所示的數(shù)字PLL電路中應(yīng)用增益調(diào)整電路51的情況下，增益調(diào)整電路51也可以對相位誤差值PP1、PP2.....PPn的合計(jì)值執(zhí)行上述的增益控制。(半導(dǎo)體集成電路、顯示裝置)此外，如圖8所示，數(shù)字PLL電路1、2、3、4也可以被搭載于半導(dǎo)體集成電路。圖8 所示的半導(dǎo)體集成電路60除了數(shù)字PLL電路1之外還具備信號處理電路601。信號處理電路601與來自數(shù)字PLL電路1的振蕩時(shí)鐘CKVl同步地處理輸入信號Sin，從而輸出輸出信號Sout。另外，可以經(jīng)由無線通信路徑提供輸入信號Sin，也可以經(jīng)由有線通信路徑(例如，光纖、同軸電纜、電力線路等)提供輸入信號Sin。并且，如圖9所示，半導(dǎo)體集成電路60也可以被搭載于顯示裝置(例如，等離子電視、液晶電視、移動電話等)或通信裝置(例如，收音機(jī)等)。圖9所示的顯示裝置70除了半導(dǎo)體集成電路60之外還具備圖像再生電路701 (例如，顯示器)。圖像再生電路701根據(jù)來自半導(dǎo)體集成電路60的輸出信號Sout (圖像信號)，再生圖像。(產(chǎn)業(yè)上的可利用性)如上所述，上述的數(shù)字PLL電路能夠以小面積和低功耗檢測微小相位誤差，所以作為搭載在顯示裝置或通信裝置等中的時(shí)鐘生成電路很有用。符號說明1、2、3、4 數(shù)字 PLL 電路111、112、· · ·、lln 相位比較電路12 平滑濾波器13 數(shù)字控制振蕩電路101觸發(fā)生成器(期間設(shè)定部)102可變相位累積器(振蕩計(jì)數(shù)部)103目標(biāo)生成器(目標(biāo)設(shè)定部)104誤差值生成器(誤差計(jì)算部)105誤差平均濾波器201選擇器(基準(zhǔn)時(shí)鐘選擇部)202選擇器(倍率值選擇部)203 選擇器(基準(zhǔn)計(jì)數(shù)值)204 調(diào)度程序41、42延遲電路51 增益調(diào)整電路60 半導(dǎo)體集成電路601 信號處理電路70 顯示裝置701 圖像再生電路
權(quán)利要求
1.一種數(shù)字PLL電路，是生成具有期望的振蕩頻率的振蕩時(shí)鐘的電路，該數(shù)字PLL電路的特征在于，具備相位比較電路，其對基準(zhǔn)時(shí)鐘和所述振蕩時(shí)鐘各自的過渡次數(shù)進(jìn)行計(jì)數(shù)，并將所述基準(zhǔn)時(shí)鐘的過渡次數(shù)達(dá)到預(yù)先設(shè)定的基準(zhǔn)計(jì)數(shù)值為止的期間設(shè)定為相位比較期間，并且將目標(biāo)計(jì)數(shù)值、與所述相位比較期間內(nèi)的所述振蕩時(shí)鐘的過渡次數(shù)之差作為相位誤差值來檢測，其中，所述目標(biāo)計(jì)數(shù)值是根據(jù)所述期望的振蕩頻率相對所述基準(zhǔn)時(shí)鐘的頻率的倍率值、 和所述基準(zhǔn)計(jì)數(shù)值而得到的值；平滑化電路，其對由所述相位比較電路檢測出的相位誤差值進(jìn)行平滑化；和數(shù)字控制振蕩電路，其根據(jù)由所述平滑化電路進(jìn)行平滑化之后的相位誤差值，控制所述振蕩時(shí)鐘的頻率。
2.根據(jù)權(quán)利要求1所述的數(shù)字PLL電路，其特征在于， 所述相位比較電路包括期間設(shè)定部，其對所述基準(zhǔn)時(shí)鐘的過渡次數(shù)進(jìn)行計(jì)數(shù)，并檢測所述基準(zhǔn)時(shí)鐘的過渡次數(shù)達(dá)到了所述基準(zhǔn)計(jì)數(shù)值的情況；振蕩計(jì)數(shù)部，其響應(yīng)于所述期間設(shè)定部的計(jì)數(shù)開始，開始對所述振蕩時(shí)鐘的過渡次數(shù)進(jìn)行計(jì)數(shù)，并響應(yīng)于所述期間設(shè)定部的達(dá)到檢測，將所述振蕩時(shí)鐘的過渡次數(shù)的計(jì)數(shù)值作為振蕩計(jì)數(shù)值來輸出；目標(biāo)設(shè)定部，其將在所述基準(zhǔn)計(jì)數(shù)值上乘以所述倍率值而得到的值設(shè)定為所述目標(biāo)計(jì)數(shù)值；和誤差計(jì)算部，其將來自所述振蕩計(jì)數(shù)部的振蕩計(jì)數(shù)值與由所述目標(biāo)設(shè)定部設(shè)定的目標(biāo)計(jì)數(shù)值之差作為所述相位誤差值來輸出。
3.根據(jù)權(quán)利要求1所述的數(shù)字PLL電路，其特征在于， 該數(shù)字PLL電路還具備基準(zhǔn)時(shí)鐘選擇部，其在分別具有不同的頻率的多個(gè)基準(zhǔn)時(shí)鐘之中選擇任一個(gè)時(shí)鐘并提供給所述相位比較電路；倍率值選擇部，其在分別與所述多個(gè)基準(zhǔn)時(shí)鐘對應(yīng)的多個(gè)倍率值之中選擇任一個(gè)值并提供給所述相位比較電路；和基準(zhǔn)計(jì)數(shù)值選擇部，其在分別與所述多個(gè)基準(zhǔn)時(shí)鐘對應(yīng)的多個(gè)基準(zhǔn)計(jì)數(shù)值之中選擇任一個(gè)值并提供給所述相位比較電路。
4.根據(jù)權(quán)利要求1所述的數(shù)字PLL電路，其特征在于，該數(shù)字PLL電路還具備增益調(diào)整電路，其增減由所述相位比較電路檢測出的相位誤差值之后，提供給所述平滑化電路。
5.根據(jù)權(quán)利要求4所述的數(shù)字PLL電路，其特征在于，所述增益調(diào)整電路反復(fù)執(zhí)行判定由所述相位比較電路檢測出的相位誤差值的符號是正還是負(fù)的處理，并根據(jù)同一判定結(jié)果的連續(xù)次數(shù)，增減所述相位誤差值之后提供給所述平滑化電路。
6.根據(jù)權(quán)利要求4所述的數(shù)字PLL電路，其特征在于，在被提供了復(fù)位信號的情況下，所述增益調(diào)整電路不通過所述相位比較電路增減相位誤差值，而是直接提供給所述平滑化電路。
7.一種數(shù)字PLL電路，是生成具有期望的振蕩頻率的振蕩時(shí)鐘的電路，該數(shù)字PLL電路的特征在于，具備多個(gè)相位比較電路，分別與多個(gè)基準(zhǔn)時(shí)鐘對應(yīng)，對與自身對應(yīng)的基準(zhǔn)時(shí)鐘和所述振蕩時(shí)鐘各自的過渡次數(shù)進(jìn)行計(jì)數(shù)，將與自身對應(yīng)的基準(zhǔn)時(shí)鐘的過渡次數(shù)達(dá)到預(yù)先設(shè)定的基準(zhǔn)計(jì)數(shù)值為止的期間設(shè)定為相位比較期間，并且將目標(biāo)計(jì)數(shù)值與所述相位比較期間內(nèi)的所述振蕩時(shí)鐘的過渡次數(shù)之差作為相位誤差值來檢測，其中，所述目標(biāo)計(jì)數(shù)值是根據(jù)所述期望的振蕩頻率相對于自身對應(yīng)的基準(zhǔn)時(shí)鐘的頻率的倍率值、和所述基準(zhǔn)計(jì)數(shù)值而得到的值；平滑化電路，其對由所述多個(gè)相位比較電路的每一個(gè)檢測出的相位誤差值的合計(jì)值進(jìn)行平滑化；和數(shù)字控制振蕩電路，其根據(jù)由所述平滑化電路進(jìn)行平滑化之后的相位誤差值的合計(jì)值，控制所述振蕩時(shí)鐘的頻率。
8.根據(jù)權(quán)利要求7所述的數(shù)字PLL電路，其特征在于，所述多個(gè)基準(zhǔn)時(shí)鐘分別具有不同的頻率。
9.根據(jù)權(quán)利要求7所述的數(shù)字PLL電路，其特征在于，所述多個(gè)基準(zhǔn)時(shí)鐘分別具有不同的相位。
10.根據(jù)權(quán)利要求7所述的數(shù)字PLL電路，其特征在于，所述數(shù)字PLL電路還具備延遲電路，其通過依次使來自所述數(shù)字控制振蕩電路的振蕩時(shí)鐘延遲，從而生成多個(gè)延遲振蕩時(shí)鐘，所述多個(gè)相位比較電路的每一個(gè)對應(yīng)于來自所述數(shù)字控制振蕩電路的振蕩時(shí)鐘、或者所述多個(gè)延遲振蕩時(shí)鐘的任一個(gè)時(shí)鐘。
11.一種半導(dǎo)體集成電路，其特征在于，具備權(quán)利要求1 10的任一項(xiàng)所述的數(shù)字PLL電路；和信號處理電路，其與來自所述數(shù)字PLL電路的振蕩時(shí)鐘同步地處理信號。
12.—種顯示裝置，其特征在于，具備權(quán)利要求11所述的半導(dǎo)體集成電路；和圖像再生電路，其根據(jù)由所述半導(dǎo)體集成電路處理的信號，再生圖像。
全文摘要
本發(fā)明提供一種數(shù)字PLL電路、半導(dǎo)體集成電路、顯示裝置。相位比較電路(111)對基準(zhǔn)時(shí)鐘(CKR1)和振蕩時(shí)鐘(CKV1)各自的過渡次數(shù)進(jìn)行計(jì)數(shù)，并將基準(zhǔn)時(shí)鐘的過渡次數(shù)達(dá)到基準(zhǔn)計(jì)數(shù)值(RR1)為止的期間設(shè)定為相位比較期間，并且將目標(biāo)計(jì)數(shù)值(C103)與相位比較期間內(nèi)的振蕩時(shí)鐘的過渡次數(shù)(振蕩計(jì)數(shù)值(C102))之差作為相位誤差值(PP1)來檢測，其中，目標(biāo)計(jì)數(shù)值(C103)是根據(jù)期望的振蕩頻率相對基準(zhǔn)時(shí)鐘(CKR1)的頻率的倍率值(DD1)、和基準(zhǔn)計(jì)數(shù)值(RR1)而得到的值。平滑化電路(12)對相位誤差值(PP1)進(jìn)行平滑化。數(shù)字控制振蕩電路(13)根據(jù)由平滑化電路進(jìn)行平滑化之后的相位誤差值，控制振蕩時(shí)鐘(CKV1)的頻率。
文檔編號H03D13/00GK102460973SQ20098015976
公開日2012年5月16日 申請日期2009年11月2日 優(yōu)先權(quán)日2009年6月10日
發(fā)明者岡本好史, 毛利浩喜, 瀨上史明 申請人:松下電器產(chǎn)業(yè)株式會社